JPH08137709A

JPH08137709A - 情報処理システム

Info

Publication number: JPH08137709A
Application number: JP6280683A
Authority: JP
Inventors: Takumi Maruyama; 巧丸山
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-11-15
Filing date: 1994-11-15
Publication date: 1996-05-31

Abstract

(57)【要約】【目的】バス、メモリ、情報処理系等を二重化してな
る情報処理システムに関し、システムの一部が停止した
場合にもサービス中断を回避できるフォールトトレラン
トシステムが構築できる情報処理システムを提供するこ
とを目的とする。【構成】情報処理系とそれに対応するメモリ間を互い
にローカルバスで接続し、メモリにメモリ制御部及び拡
張部を設け、拡張部により拡張ローカルバスを介して自
系の情報処理系及び他の情報処理系とそれに対応するメ
モリとを接続することにより、相方の情報処理系が直接
的に他方の情報処理系に属するメモリにアクセスできる
構成とすると共に、拡張ローカルバス側に通信制御部を
設けた構成とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は情報処理システムに係
り、特に、バス、メモリ、情報処理系等を二重化してな
る情報処理システムに関する。近年の情報処理サービス
・システムは、高級化、高機能化しており、それととも
に、信頼度の面から、システム・バスの二重化、メモリ
の二重化、システムの二重化等により、ダウンしにく
い、あるいはダウンしない様なフォールト・トレラント
機能を持った、システムの構築が重要である。

【０００２】また、各種サービス提供のための、運用プ
ログラムやサービス・データの容量増加もあって、シス
テムの持つメモリは大容量化し、そこに各種データをロ
ードして運用する事により、汎用的でかつ柔軟なサービ
スのできる情報処理システムの構築が要求されている。

【０００３】

【従来の技術】図２１に従来の一例のブロック構成図を
示す。情報処理システム２０１はシステム０系２０２及
びシステム１系２０３により二重化され、入出力制御部
２０４ _-1〜２０４_-n，２０５_-1〜２０５_-nの監視制御を
行っている。システム０系２０２及びシステム１系２０
３は情報を処理するＭＰＵ２０６，情報を記憶するメモ
リ部２０７，システムバス２０８を拡張するバス拡張部
２０９より構成される。

【０００４】メモリ部２０７にはメモリ交差コントロー
ラ２１０を有し、互いの系のメモリ部２０７をメモリ交
差バス２１１により接続し、互いの系で情報を共有でき
るよう構成されていた。

【０００５】

【発明が解決しようとする課題】しかるに、従来のこの
種の情報処理システムでは、運用系のＭＰＵやメモリの
故障、抜けが発生した場合に、必ず系切り替えが起こ
り、その間サービスが停止する等の問題点があった。ま
た、従来の情報処理システムではシステムが正常に運用
されているかどうかを、例えば運用系ＭＰＵが定期的に
ＷＤＴ（ウォッチドグタイマ）をクリアすることにより
判断する方法がとられるが、処理プログラムの構成や処
理過負荷等により異常動作中にＷＤＴクリアは実行され
ていたり、正常動作中でのＷＤＴタイム・アウトによる
異常検出等によってサービスが停止するといった状態が
起る等の問題点があった。

【０００６】また、システムバス調停部とバス拡張部が
一体となった構成では、バス調停部の故障に対して、障
害復旧動作としてのボード交換作業により、バス調停が
できなくなるため、系切り替えの必要があり、サービス
が停止する等の問題点があった。さらに従来のシステム
ではメモリ部とメモリ交差部が一つのボードに一体的に
搭載された構成であったため、メモリ交差部の故障に対
しても、サービスが停止してしまう等の問題点があっ
た。

【０００７】本発明は上記の点に鑑みてなされたもので
システムの一部が停止した場合にもサービス中断を回避
できるフォールトトレラントシステムが構築できる情報
処理システムを提供することを目的とする。

【０００８】

【課題を解決するための手段】図１に本発明の原理図を
示す。本発明の情報処理システム１は情報を処理する情
報処理手段２と、情報を記憶する情報記憶手段３と、情
報記憶手段を制御する情報記憶制御手段４とを有する複
数の情報処理系５_-1〜５_-nより構成され、複数の情報処
理系５_-1〜５_-nの情報処理手段を夫々自系の情報記憶制
御手段４を介して自系の情報記憶手段３に接続すると共
に他系の情報処理系の情報記憶制御手段４を介して他系
の情報処理系の情報記憶手段３に接続してなる。

【０００９】請求項２は、前記複数の情報処理系の前記
情報処理手段及び前記情報記憶手段に前記複数の情報処
理系の前記情報処理手段及び前記情報記憶手段を接続す
る拡張ローカルバスを接続する拡張手段を有してなる。
請求項３は、前記複数の情報処理系の前記情報処理手段
のうち拡張ローカルバスを使用した情報処理手段の通信
を制御する情報制御手段を有してなる。

【００１０】請求項４は、前記複数の情報処理系の前記
情報処理手段の各システムバスを拡張システムバスを介
して接続する拡張制御手段と、前記複数の情報処理系の
情報処理手段のシステムバスに接続され、前記システム
バスの調停を行なう拡張調停手段とを有してなる。請求
項５は、前記拡張制御手段はシステムバス、相手方シス
テムバス使用時に他の情報処理手段による相手方システ
ムバスの使用を抑止する構成としてなる。

【００１１】

【作用】本発明の請求項１によれば、各情報処理系の情
報処理手段は他系の情報記憶手段と他系の情報記憶制御
手段を介して接続されているため、一つの情報処理手段
がフォールトしても情報処理手段がフォールトした情報
処理系の情報記憶手段に記憶された情報をその情報記憶
手段を制御する情報記憶制御手段を介して他の情報処理
手段が取得できるため、他の情報処理系を介して中断な
くサービスの提供が可能となる。

【００１２】請求項２によれば、複数の情報処理系の情
報処理手段及び情報記憶手段に複数の情報処理系の情報
処理手段及び情報記憶手段を接続する拡張ローカルバス
を接続する拡張手段を設けることにより、一つの情報記
憶手段の障害に対して、システムダウンとせずに他の情
報記憶手段にアクセスしてサービスが係属できる。請求
項３によれば、複数の情報処理系の情報処理手段のうち
拡張ローカルバスを使用する情報処理手段の動作を確認
する動作確認手段を設けることにより、非運用の情報処
理系の動作の確認が行なえるため、非運用系の情報ょり
系を施錠に待機でき、運用系の情報処理系に異常が生じ
た場合に非運用系の情報処理系に処理動作が切替った場
合にも確実に動作を行なうことができる。

【００１３】請求項４によれば、複数の情報処理系の情
報処理手段の各システムバスを拡張システムバスを介し
て接続する拡張制御手段と、拡張制御手段とは別体で設
けられ、複数の情報処理系の情報処理手段のシステムバ
スに接続され、システムバスの調停を行なう拡張調停手
段とを設けることにより、システムバスの制御と調停と
を別々に行なえ、どちらか一方が故障しても一方により
接続システムバスの制御又は調停が必ず行なわれるた
め、システムダウンを起こすことなく、処理が可能とな
り、システムの信頼性を向上させることができる。

【００１４】請求項５によれば、拡張制御手段はシステ
ムバス、相手方システムバス使用時に他の情報処理手段
による相手方システムバスの使用を抑止する構成とする
ことにより、システムバス上でデータが衝突することが
なく確実なデータのやりとたが行なえ、システムの信頼
性を向上させることができる。

【００１５】

【実施例】図２に本発明の一実施例のブロック構成図を
示す。本実施例では情報処理系を二重化した入出力制御
部を監視する監視システムを構成する情報処理システム
について説明する。本実施例の情報処理システム１１は
第１の情報処理系１２及び第２の情報処理系１３により
二重化されている。

【００１６】第１の情報処理系１２は情報を処理するＭ
ＰＵ（マイクロプロセッサユニット）１４，ＭＰＵ１４
とシステムバス１５を介して接続され、ＭＰＵ１４に処
理すべき情報を供給すると共にＭＰＵ１４で処理された
情報を外部装置に出力する入出力制御部１６_-1〜１
６_-m，ＭＰＵ１４とローカルバス１７を介して接続され
ると共に拡張ローカルバス１８を介してＭＰＵ１４及び
第２の情報処理系１３と接続され、ＭＰＵ１４又は第２
の情報処理系１３で処理すべき情報又は処理された情報
を格納するメインメモリボードＭＥＭ１９，システムバ
ス１５に接続され、システムバス１５の第２の情報処理
系１３とのバス使用権の調停を行なうバス調停コントロ
ーラ（ＢＡ）２０，システムバス１５を第２の情報処理
系１３との接続を行なうシステム拡張バス２１に接続す
ると共に、排他制御ライン２２を介して入出力制御部１
６_-1〜１６_-mと接続され、入出力制御部１６_-1〜１６_-m
のシステムバス使用権の排他制御を行なうシステムバス
拡張コントローラ２３より構成される。

【００１７】ＭＰＵ１４はプログラム等が記憶されたＲ
ＯＭ（リードオンリメモリ）３２，ＲＯＭ３２に記憶さ
れたプログラム等に応じて情報処理を実行するＣＰＵ３
３，ＣＰＵ３３により処理される情報が一時的に記憶さ
れるＲＡＭ（ランダムアクセスメモリ）３４，ローカル
バス１７，システムバス１５と接続されると共にＲＯＭ
３２，ＣＰＵ３３，ＲＡＭ３４と接続され、情報を伝送
するローカルバス３５，ローカルバス３５を拡張ローカ
ルバス１８に接続する拡散部３６，ローカルバス３５と
拡張ローカルバス１８との間の通信制御を行なう通信制
御部３７より構成される。

【００１８】メインメモリボード１９は情報を記憶する
ＲＡＭ部３８，ＲＡＭ部３８への情報の書込み及びＲＡ
Ｍ部３８からの情報の読み出しを制御するＲＡＭコント
ローラ３９，ＲＡＭコントローラ３９と拡張ローカルバ
ス１８との接続を行なう拡張部４０より構成される。第
２の情報処理系１３は第１の情報処理系１２と同じ構成
であり、情報を処理するＭＰＵ（マイクロプロセッサユ
ニット）２４，ＭＰＵ２４とシステムバス２５を介して
接続され、ＭＰＵ２４に処理すべき情報を供給すると共
にＭＰＵ２４で処理された情報を外部装置に出力する入
出力制御部２６_-1〜２６_-m，ＭＰＵ２４とローカルバス
２７を介して接続されると共に拡張ローカルバス１８を
介してＭＰＵ２４及び第１の情報処理系１２と接続さ
れ、ＭＰＵ２４又は第１の情報処理系１２で処理すべき
情報又は処理された情報を格納するメインメモリボード
ＭＥＭ２８，システムバス２５に接続され、システムバ
ス２５の第１の情報処理系１２とのバス使用権の調停を
行なうバス調停コントローラ（ＢＡ）２９，システムバ
ス２５を第１の情報処理系２３との接続を行なうシステ
ム拡張バス２１に接続すると共に、排他制御ライン３０
を介して入出力制御部２６_-1〜２６_-mと接続され、入出
力制御部２６_-1〜２６_-mのシステムバス使用権の排他制
御を行なうシステムバス拡張コントローラ３１より構成
される。

【００１９】ＭＰＵ２４は処理プログラム等が記憶され
たＲＯＭ（リードオンリメモリ）４１，ＲＯＭ４１に記
憶された処理プログラム等に応じて情報処理を実行する
ＣＰＵ４２，ＣＰＵ４２により処理される情報が一時的
に記憶されるＲＡＭ（ランダムアクセスメモリ）４３，
ローカルバス４４，システムバス２５と接続されると共
にＲＯＭ４１，ＣＰＵ４２，ＲＡＭ４３と接続され、情
報を伝送するローカルバス４４，ローカルバス４４を拡
張ローカルバス１８に接続する拡散部４５，ローカルバ
ス４４と拡張ローカルバス１８との間の通信制御を行な
う通信制御部４６より構成される。

【００２０】メインメモリボード２８は情報を記憶する
ＲＡＭ部４７，ＲＡＭ部４７への情報の書込み及びＲＡ
Ｍ部４７からの情報の読み出しを制御するＲＡＭコント
ローラ４８，ＲＡＭコントローラ４８と拡張ローカルバ
ス１８との接続を行なう拡張部４９より構成される。図
３に本発明の一実施例のＭＰＵ１４，２４のインタフェ
ースの構成図を示す。同図中、５１はＭＰＵ１４，２４
中の通信制御部３７，４６に相当するＤＰＲＡＭ（デュ
アルポートランダムアクセスメモリ），５２は拡張部３
６に相当する拡張時用インタフェース部、５３はローカ
ルバス３５，４４とローカルバス１７，２７との間に接
続されるノーマル時用インタフェース部を示す。

【００２１】ＤＰＲＡＭ５１は一方のポートがローカル
バス３５，４４と接続され、非運用とＤＰＲＡＭアクセ
ス要求とのアンド論理に応じてＭＰＵ１４，２４側がイ
ネーブルされ、非運用と他系からのＤＰＲＡＭアクセス
要求とのアンド論理出力（ＳＦＯＮ）に応じて拡張ロー
カルバス１８側がイネーブルされる。拡張時用インタフ
ェース部５２はバッファ５２ａ，５２ｂ，５２ｃ，５２
ｄよりなり、バッファ５２ａ，５２ｂはアドレスの供
給、バッファ５２ｃ，５２ｄはデータの供給を制御す
る。

【００２２】バッファ５２ａは運用制御信号、他系有効
信号、メインメモリ部１９，２８へのアクセス信号のア
ンド論理及び、運用制御信号、ＤＰＲＡＭアクセス信号
のアンド論理及び運用制御信号、他系二重書き有効信号
のアンド論理のＯＲ論理によりイネーブルされる。ま
た、ここで使用される信号のうちＯＲゲート５４により
運用制御信号、他系有効信号、メモリアクセス信号のア
ンド論理と運用制御信号、他系二重書き有効信号のアン
ド論理とのＯＲ論理を取った信号が自系メインメモリ部
（ＭＥＭ）１９，２８に排他信号ＥＸＯＮとして供給さ
れる。

【００２３】また、バッファ５２ｂはアドレスが供給さ
れ、運用状態に応じてアドレスのＤＰＲＡＭ５１及びデ
コーダ５５への供給を制御する。運用状態が非運用のと
き、アドレスがイネーブルされる。デコーダ５５はバッ
ファ５２ｂを介して供給されるアドレスに応じてＤＰＲ
ＡＭへのアクセス信号を生成する。

【００２４】バッファ５２ｃは非運用制御信号と他系か
らのＤＰＲＡＭアクセス信号とのアンド論理に応じてＤ
ＰＲＡＭ５１から読み出されたデータ及びＤＰＲＡＭ５
１に書込むデータの供給制御を行っている。バッファ５
２ｄは運用制御信号、他系有効信号、ＭＥＭ（メモリ）
アクセス信号のアンド論理及び運用制御信号、ＤＰＲＡ
Ｍアクセス信号のアンド論理及び運用制御信号、他系二
重書き有効信号のアンド論理のＯＲ論理が供給され、デ
ータの供給を制御する。

【００２５】また、ローカルバス３５，４４からのアド
レス及びデータはデコーダ５６に供給され、アドレスに
応じて自系使用可セット信号を生成し、データに応じて
他系使用可セット信号を生成するデコーダ５６で生成さ
れた自系、他系使用可セット信号はバッファ５７に供給
される。バッファ５７は運用制御信号に応じてＭＥＭ１
９，２８への自系使用可セット信号「Ｓ＊ＳＥＴ」及び
他系使用可セット信号「Ｍ＊ＳＥＴ」の供給を制御す
る。

【００２６】自系ＭＥＭ（メモリ），及び他系ＭＥＭ
（メモリ）からは自系使用可セット信号「Ｓ＊ＳＥ
Ｔ」、他系使用可セット信号「Ｍ＊ＳＥＴ」に応じて自
系メモリ使用可通知信号「Ｓ＊ＯＫ」及び他系メモリ使
用可通知信号「Ｍ＊ＯＫ」が供給される。なお、ＭＰＵ
１４，２４は、電源ＯＮ，システムリセット、ＭＰＵ間
の双方向通信等の手段による運用系選択ロジックにより
（特に図示はしない）、システム（ＭＰＵ）の運用／非
運用が決定され、ＭＥＭに処理プログラム、データ・ベ
ース、管理情報等が吸い上げられ、それとともに、メモ
リのコピーを行い非運用系のＭＥＭを、運用系の内容と
一致させておく。また，Ｉ／Ｏ部１６_-1〜１６_-m，２４
_-1〜２４_-m，も運用系の制御を行う事でサービスが開始
される。そして、非運用系のＭＰＵは内部のローカルプ
ログラムにより、運用系に対し、チェック（割り込み
等）をかけ、運用系のＭＰＵが拡張ローカルバス経由
で、通信制御部（双方向メモリ：ＤＰＲＡＭ等）のコマ
ンド解析とレスポンス返送（ステータス等）し、非運用
系が正常性を常時チェックできるシステムで運用され
る。

【００２７】このとき、ＭＰＵ１４，２４の運用／非運
用は、上記の方法で決定され、その状態が、例えばラッ
チして自系の運用／非運用制御の信号（ＡＣＴＯＮ）と
され、運用系に決定したＭＰＵからのメモリ選択は図４
（Ａ）に示される論理により決定される。図４（Ｂ）に
図４（Ａ）の論理を得るためのロジックを示す。初期状
態においては、自他系メモリＭＥＭは使用不可状態にあ
るため、運用系ＭＰＵには自系メモリＭＥＭのバッファ
が有効となっており、メモリＭＥＭにファイルロードを
行う際に、拡張ローカルバス経由で、他系ＭＥＭへのメ
モリのコピー制御を意識せずに行われ、正常終了したな
らば、自／他系使用可セットをＯＮする。ロードされた
各種ファイルに対してメモリ構築して、サービスを開始
できる。

【００２８】当然、他系のメモリは図５に示すような条
件でコピー制御される。この状態になると、自系メモリ
ＭＥＭが故障した瞬間に図５（Ａ）の論理に示す様に、
他系にアクセスのためのバッファが有効となり、故障し
た瞬間の正常動作すべき内容が他系メモリＭＥＭに格納
されているため、システム停止することなくサービスが
継続できる。

【００２９】メモリＭＥＭ故障としては、一般的にメモ
リのビットエラーがあり、継続してメモリＭＥＭを使用
する事は、信頼性の点から良くないため。エラーしたメ
モリ素子の搭載されているメモリボードを交替させる必
要があるが、上記制御によりシステムを停止せずにこれ
に対応する。また、ＭＰＵ間通信のための双方向メモリ
（デュアル・ポート・メモリ：ＤＰＲＡＭ等）を搭載
し、自系に向いているポートと他系に向いているポート
は、上述した図４に示す様な制御をする。これにより運
用系となったＭＰＵは他系のＤＰＲＡＭにしかアクセス
できず、非運用系は自系のＤＰＲＡＭにしかアクセスで
きない。非運用系からの監視においては、自系に向いて
いるポートに対してチェックのコマンドを書き込む。書
き込みに対してＤＰＲＡＭまたは外付け回路等で運用系
に割り込みをかける。または、運用系はルックインで他
系ＤＰＲＡＭの状態を読み出しても良い。運用系は非運
用系からのコマンド有りと認識すると、解析後に対応し
たレスポンス・ステータス等を他系ＤＰＲＡＭに返送す
る。返送された事を契機に非運用ＭＰＵはそれをチェッ
クし、正常であれば、次のコマンドを任意のタイミング
で再度送信する。以上の様に、他系アクセスのための拡
張ローカルバスを使用する権利を完全に運用系に与え、
バス使用権の衝突する事なくシステムの正常性をチェッ
クできる。運用系からの制御においては、システム運用
上のローカルな情報（例えば、スタックの状態、内部レ
ジスタの状態、プログラムカウンタ値等）を他系に書き
込み、他系起動のコマンドをセットし、非運用状態に遷
移する。非運用系は本情報と起動コマンド受信により、
運用系の実行していたプログラムを引き続き実行可能と
なり、システムの切り替え要求等があった時でも、シス
テム停止せずに実施できる。

【００３０】図６はメインメモリ部ＭＥＭのインタフェ
ース構成図である。メモリ制御部３９，４８の配下にメ
モリ本体（ここではダイナミックランダムアクセスメモ
リ：ＤＲＡＭ）３８，４７を配置し、メモリ制御部３
９，４８は通常／拡張ローカルバス１８からのアクセス
に対するメモリ本体との通信及び、メモリの内容のリフ
レッシュの制御を行うものである。

【００３１】図６のバッファ７７ａ，７７ｂ，７８ａ，
７８ｂの運用制御信号、自系有効信号、メモリアクセス
信号、自系二重書き有効信号の論理により、通常アクセ
ス時は自系ＭＰＵからのアクセス（ノーマル時）か、他
系ＭＰＵからのアクセス（拡張時）が選択される。ま
た、フリップフロップ７９により自系ＭＰＵと他系ＭＰ
Ｕからの自系／他系使用可セットがそれぞれ交差する様
にしてメモリＭＥＭの使用可通知をセットできる様にな
っているが、この制御は運用系のみが制御できる構成で
あるため問題にはならない。さらに、メモリＭＥＭ異常
に対して、通知「ＭＥＭＯＫ」をインバータ８０を介し
てフリップフロップ７９のリセット端子に供給しておく
ことによりリセットする事で、ＭＰＵに対してのメモリ
ボード交替が迅速に行える。

【００３２】図１７はＢＥＸのインタフェース構成図で
ある。自系システムバスと他系ＢＥＸとのインタフェー
スを設け、通常時は自系のバス（アドレス）をモニタし
ている。図８にＢＥＸのインタフェースの動作説明図を
示す。ここで、もし運用系ＢＥＸの配下にあるＩ／Ｏ部
が、異常等により非運用になった場合、図８（Ａ）に示
すように排他制御ラインの通知により、他系Ｉ／Ｏ部を
アクセスできる様に、アドレス，モニタ／出力制御が実
施される。

【００３３】まず、Ｉ／Ｏ部へのアクセスが開始された
時、自系Ｉ／Ｏ部の非運用を上記によりバス拡張部は認
識し、自系を制御側として他系のシステムバス拡張部Ｂ
ＥＸに拡張システムバス使用要求（ＢＸＲＥＱ）を送信
するとともに、他系のシステムバス拡張部ＢＥＸへの出
力方向にバッファを切り替える。拡張システムバス使用
要求ＢＸＲＥＱを受信したシステムバス拡張制御部ＢＥ
Ｘ（ここでは非運用系）は、システムバス調停部ＢＡに
対して自系のシステムバス使用要求（ＢＲＥＱ−ｘ）を
送出し、ＢＡからのバス使用許可（ＢＡＣＫ−ｘ）を受
信すると同時に拡張システムバスの使用許可（ＢＸＡＣ
Ｋ）を、要求元ＢＥＸに送信し、入力方向にバッファを
切り換える。ＢＸＡＣＫを受信したＢＥＸは自系のアド
レス、データを他系ＢＥＸに渡し、他系ＢＥＸから該当
のＩ／Ｏにアクセスされる事により通信が行われる。

【００３４】逆に、Ｉ／Ｏから他系ＭＰＵ，ＭＥＭにア
クセスが開始された時も同様の手順で通信が行われる。
ここで、自系と他系のシステムバス使用権の排他制御を
行うために、他系バスの使用要求中か否かを、他系ＢＡ
からのシステムバス要求中（ＲＱＡＬＬ）として、他系
ＢＥＸに送信し、受信したＢＥＸがシステムバス使用要
求ＢＲＥＱ−ｘに反映することで、自系ＭＰＵ→他系Ｉ
／Ｏ部と他系Ｉ／Ｏ部→自系ＭＰＵ系のアクセス衝突を
回避する。すなわち、自系アクセスでも他系アクセスで
も、結果的には１本のシステムバスである事から、他系
のバス使用中＝他系からアクセスまたは他系へのアクセ
ス＝自系バスの使用不可という状態である事を意味す
る。

【００３５】また、バス拡張制御部にポート制御端子
（ＰＥ）を設け、自系ＢＥＸが正常／異常を、他系ＢＥ
Ｘにそれぞれ接続する。これにより、他系のＢＥＸの異
常を知り、不要な他系とのアクセスを禁止する事が可能
となる。図９は、入出力制御部１６_-1〜１６_-n，２６_-1
〜２６_-nのインタフェース構成例である。

【００３６】図９（Ａ）の様に、システムバスに接続さ
れるバッファに対して自己制御（セルフ異常）と運用系
ＭＰＵ内部からの運用／非運用制御により、Ｉ／Ｏのバ
ス組み込み、切離しが実施されるもので、初期状態は切
離されているが、運用ＭＰＵが自・他系Ｉ／Ｏをバスに
接続して制御をする時に図９に示すようにＩ／Ｏ毎に設
定されたビットをＯＮする事で、Ｉ／Ｏが正常であれ
ば、自系が優先的に使用されるものである。ここで、Ｉ
／Ｏが異常あるいは、ＭＰＵから切離しされると、その
瞬間からＢＥＸの機能により他系Ｉ／Ｏが選択される様
になる。

【００３７】ＭＰＵは内部での異常制御後に、再開させ
る時は正常な他系Ｉ／Ｏを組み込む事により、制御アド
レスの変換することなく、継続処理が可能となる。ま
た、運用側ＭＰＵのみＩ／Ｏ制御ビットをアクセスでき
るから、信号の衝突はなく、運用ＭＰＵが非運用ＭＰＵ
に対して、自・他系ｂｉｔを反転させて更新しておけ
ば、例えばＭＰＵの切り替わりにおいても、Ｉ／Ｏ選択
の不一致とはならない。

【００３８】図１０にはメモリコピー機能のための制御
論理回路構成図、図１１に、自・他系システムバスの排
他制御論理動作説明図、図１２は各ブロック間の主要な
信号の渡しを、ＢＷＢ（バック・ワイヤリング・ボー
ド）のイメージで記述したものである。図１０に示すよ
うにメモリコピー制御論理回路はエンコーダ１０１，デ
コーダ１０２，バッファ１０３，１０４，インバータ１
０５，ＡＮＤゲート１０６，ＯＲゲート１０７，１０
８，インターバルカウンタ１０９より構成され、バス使
用要求ＢＲＥＱを供給し、バス使用許可が優先順に与え
られる。このとき、バス要求中ＲＱＡＬＬにより、バス
要求中か否かが判断される。

【００３９】まず、図１１，図１２に示すようにＩ／Ｏ
へのアクセスが開始された時、自系Ｉ／Ｏ非運用を上記
によりバス拡張部は認識し、自系を制御側として他系Ｂ
ＥＸに拡張システムバス使用要求を送信（ＢＸＲＥＱ出
力）するとともに、他系ＢＥＸへの出力方向にバッファ
を切り替える。ＢＸＲＥＱを受信したＢＥＸ（ここでは
非運用系）は、ＢＡに対して自系のシステムバス使用要
求（ＢＲＥＱ−ｘ）を送出し、ＢＡからのバス使用許可
（ＢＡＣＫ−ｘ）を受信すると同時に拡張システム・バ
スの使用許可（ＢＸＡＣＫ）を、要求元ＢＥＸに送信
し、入力方向にバッファを切り替える。ＢＸＡＣＫを受
信したＢＥＸは自系のアドレス、データを他系ＢＥＸに
渡し、他系ＢＥＸから該当のＩ／Ｏにアクセスされる事
により通信が行われる。

【００４０】逆に、Ｉ／Ｏから他系ＭＰＵ，メモリＭＥ
Ｍにアクセスが開始された時も同様の手順で通信が行わ
れる。ここで、自系と他系のシステムバス使用権の排他
制御を行うために、他系バスの使用要求中か否かを、他
系ＢＡからのシステムバス要求中（ＲＱＡＬＬ）とし
て、他系ＢＥＸに送信し、受信したＢＥＸがシステムバ
ス使用要求ＢＲＥＱ−ｘに反映することで、ＭＰＵ→他
系Ｉ／Ｏと他系Ｉ／Ｏ→ＭＰＵ系のアクセス衝突を回避
する。すなわち、自系アクセスでも他系アクセスでも、
結果的には１本のシステムバスである事から、他系のバ
ス使用中＝他系からアクセスまたは他系へのアクセス＝
自系バスの使用不可という状態である事を意味する。

【００４１】また、バス拡張制御部にポート制御（Ｐ
Ｅ）を設け、自系ＢＥＸが正常／異常を、他系ＢＥＸに
それぞれ接続する。これにより、他系のＢＥＸの異常を
知り、不要な他系とのアクセスを禁止する事が可能とな
る。図１３はメモリＭＡＰ，Ｉ／Ｏ・ＭＡＰの例であ
り、メインメモリ部（ＭＥＭ）の空間は、前述の様に自
系か他系を同一アドレスでアクセスできる事、ＤＰＲＡ
Ｍは、運用時・非運用時にそれぞれ非運用ＭＰＵ側のＤ
ＰＲＡＭを同一アドレスでそれぞれのポートをアクセス
できる事、及び、運用／非運用の制御により、同一アド
レスで自／他系のＩ／Ｏを制御できる事を示している。

【００４２】図１４乃至図２０に本発明の一実施例の運
用例を説明するための図を示す。今、非運用系のＭＰＵ
が故障して復旧させるために、ＭＰＵ交換作業の必要性
が生じた時、図１４に示すようにシステムは運用のまま
でＭＰＵを抜くがメモリコピーは実行可能であるからＭ
ＰＵが挿入された場合の再度メモリのコピー制御をする
必要が無いし、図１５に示すようにその直後にＭＰＵの
切り替えが起こった場合でも、即座に再開が可能とな
る。

【００４３】図１６は他系でメモリ障害が起こった場合
の状態であるが、サービス（運用動作）には影響を与え
ない。ただ、メモリのコピー制御が抑止されるだけであ
る。障害復旧後に、再度メモリのコピー制御を実施す
る。図１７は運用系のＭＥＭ障害が起こった場合の状態
である。拡張ローカルバスを経由して、他系のＭＥＭア
クセスをできる事により、異常となった瞬間から、即座
に次の処理を継続して実行できる。すなわち、システム
停止を伴わない再開が可能である。異常となったメモリ
ボードが交換されると、他系のメモリＭＥＭから拡張ロ
ーカルバスのコピー制御で情報が書き込まれ、再度自系
のメモリで処理を継続できる。

【００４４】図１８は運用系ＢＥＸの障害が発生した場
合である。このケースは、バス拡張ができない（アドレ
スモニタ無効）状態であるがサービス（運用動作）には
何ら影響を及ぼさない。図１９は運用系のＩ／Ｏ部が障
害となった状態である。この場合は、バス拡張により、
他系のＩ／Ｏ部を、あたかも自系のＩ／Ｏ部である様に
使用する事を可能とし、システム停止する事なく運用を
継続できる。

【００４５】図２０はメモリ系、Ｉ／Ｏ系が他系で運用
されている状態を示す。本来は自系のシステムに閉じて
運用されるものであるが、最悪の場合、本状態になり得
る。ただし自系のメモリ系、Ｉ／Ｏ系が復旧し、メモリ
のコピー制御が終了すれば、その時点で自系への切り戻
しが可能であるため、問題とはならない。以上、本実施
例によれば、従来ＭＰＵ側ボードに搭載されていたＲＡ
Ｍコントローラをメインメモリ部ＭＥＭ側ボードに搭載
し、その間をローカルバスで接続する。これにより、メ
モリ二重書き制御が単純化される。すなわち、ＭＰＵの
有無に係らず拡張バス経由のメモリのコピー制御により
システム間のメモリ内容の一致性が保証できるため、従
来の様にＭＰＵ挿抜に同期させてメモリのコピー制御を
する必要が無くなり、ＭＰＵ挿入に対して即時、系切り
替えが可能な状態に移行できる。

【００４６】また、ＭＰＵとＭＥＭに相手系とのアクセ
ス可能な様に拡張部を搭載し、システム間に拡張ローカ
ルバスを設ける事である。これにより以下に述べる機能
が実現できる。すなわち、自系メインメモリ障害に対し
て、システムダウンとせずに他系のメインメモリ部ＭＥ
Ｍをアクセスしてサービスが継続できる事である。これ
は、自系のメインメモリ部ＭＥＭが故障した場合に、系
切り替えによるサービス再開しかできなかった従来のシ
ステムに対し信頼性が向上する事になる。また、自系Ｍ
ＰＵの故障による系切り替えに対しても、メモリコピー
されているかいないかによって、他系のＭＰＵが自系／
他系のメインメモリ部ＭＥＭをアクセスしてサービス再
開できるのに対し、従来のシステムはメモリコピーされ
ていなければ、系切り替えによるサービス再開もできな
い事から、本実施例によれば、従来に比べて信頼性は格
段に向上する。

【００４７】また、通信制御部３７，４６を搭載し、非
運用ＭＰＵが運用中のＭＰＵに対して正常動作をしてい
るかのチェック用に、通信制御部３７，４６に対してコ
マンド形式の割り込みをかけることにより、運用ＭＰＵ
がその結果なんらかのアクションを起こせれば、正常運
用中と判断できる。ここで、コマンド形式とは、ＭＰＵ
間で予め定義されて、例えば任意のメモリを読んで、値
をレスポンスとして返すとか、外部に見える制御レジス
タの任意のビットをＯＮ／ＯＦＦさせるといった処理を
運用ＭＰＵに対して行わせるもので、非運用ＭＰＵ側で
その状態をチェックする事により正常性の確認ができ
る。これは、従来システムが、非運用ＭＰＵを停止さ
せ、運用ＭＰＵだけの正常性チェック（ＷＤＴ，パリテ
ィ等）による監視機能に対し、非運用ＭＰＵが自律的な
チェックを行うため、任意のポイントでチェックでき
る。また、運用ＭＰＵの正常性チェック異常となる前に
故障を検出して系切り替え等の動作が実施でき、システ
ムの信頼性を向上させることができる。

【００４８】さらに、システムバス調停部（ＢＡ）とシ
ステムバス拡張制御部（ＢＥＸ）の分離により、各々の
システムバスはシステムバス拡張制御部ＢＥＸの故障や
未実装に対しても正常にアクセス可能とする事ができ、
正常にサービスが提供できる。従来は、システムバス拡
張制御部ＢＥＸ相当部の故障に対してはシステムバス調
停部ＢＡ相当部も一緒に交換する必要があり、交換時に
システムダウンを招くのに対し、本実施例では一方が故
障や未実装でもアクセスは正常に行なえ、システムダウ
ンを起こすことがないため、従来のものに比べはるかに
信頼度は増す。これには、半導体技術の進歩に伴うＬＳ
Ｉ化でコンパクトなバス調停コントローラ部ＢＡ相当部
やシステムバス拡張制御部ＢＥＸ相当部が実現できるた
め、１ブロックに各種の機能（ここでは、システムバス
調停部ＢＡとシステムバス拡張制御部ＢＥＸ）を搭載で
きる場合でも、システム構成上はシステムバス拡張制御
部ＢＥＸとそれ以外のシステム制御に係わるブロックを
明確に区別する事で実現され、また、ＢＡも独立に構成
する事で、自・他系システムバス１５の調停が他ブロッ
クの状態に依存せずに制御可能となる。

【００４９】また、二重化されたＩ／Ｏに対して排他制
御ラインをシステムバス拡張部ＢＥＸに接続し、両ＭＰ
Ｕがアクセスする自系Ｉ／Ｏと他系Ｉ／Ｏを同様のアド
レス空間にそれぞれ配置する事で、Ｉ／Ｏの管理をシン
プルにできるもので、従来、自・他系Ｉ／Ｏは固定のア
ドレスに割り付けられているため、ＭＰＵが自・他系を
常に認識して制御していたのに比べ、正常なＩ／Ｏのア
クセスや、管理をする時に、常に１種類のＩ／Ｏで済
み、自系、他系区別なく、管理、制御が単純化される。

【００５０】また、メインメモリ部ＭＥＭ側にＲＡＭコ
ントローラが搭載されているがために、サービス拡張に
合わせて、処理プログラム、データベースが増加し、メ
モリを拡張する場合でも、ローカルバスのインタフェー
スに合わせておけば、簡単にシステムが拡張できる。以
上、説明した様に、何らかの異常発生に対して、システ
ム停止せず運用サービスを提供する事が可能であり、保
守者が異常発生に対して、システム停止に陥る様な、多
重故障（両ＭＰＵ異常、両ＭＥＭ異常、両ＢＡ異常等）
となる前に適切な復旧作業を行う事で、フォールトトレ
ラントなシステムが実現される。

【００５１】

【発明の効果】上述の如く、本発明の請求項１によれ
ば、各情報処理系の情報処理手段は他系の情報記憶手段
と他系の情報記憶制御手段を介して接続されているた
め、一つの情報処理手段がフォールトしても情報処理手
段がフォールトした情報処理系の情報記憶手段に記憶さ
れた情報をその情報記憶手段を制御する情報記憶制御手
段を介して他の情報処理手段が取得できるため、他の情
報処理系を介して中断なくサービスの提供が可能とな
り、システムの信頼性を向上させることができる等の特
長を有する。

【００５２】請求項２によれば、複数の情報処理系の情
報処理手段及び情報記憶手段に複数の情報処理系の情報
処理手段及び情報記憶手段を接続する拡張ローカルバス
を接続する拡張手段を設けることにより、一つの情報記
憶手段の障害に対して、システムダウンとせずに他の情
報記憶手段にアクセスしてサービスが継続でき、システ
ムの信頼性を向上させることができる等の特長を有す
る。

【００５３】請求項３によれば、複数の情報処理系の情
報処理手段のうち拡張ローカルバスを使用する情報処理
手段の動作を確認する動作確認手段を設けることによ
り、非運用の情報処理系の動作の確認が行なえるため、
非運用系の情報処理系を正常に待機でき、運用系の情報
処理系に異常が生じた場合に非運用系の情報処理系に処
理動作が切替った場合にも確実に動作を行なうことがで
き、システムの信頼性を向上させることができる等の特
長を有する。

【００５４】請求項４によれば、複数の情報処理系の情
報処理手段の各システムバスを拡張システムバスを介し
て接続する拡張制御手段と、拡張制御手段とは別体で設
けられ、複数の情報処理系の情報処理手段のシステムバ
スに接続され、システムバスの調停を行なう拡張調停手
段とを設けることにより、システムバスの制御と調停と
を別々に行なえ、拡張制御手段のどちらか一方が故障し
ても、システムダウンを起こすことなく、処理が可能と
なり、システムの信頼性を向上させることができる等の
特長を有する。

【００５５】請求項５によれば、拡張制御手段はシステ
ムバス、相手方システムバス使用時に他の情報処理手段
による相手方システムバスの使用を抑止する構成とする
ことにより、システムバス上でデータが衝突することが
なく確実なデータのやりとたが行なえ、システムの信頼
性を向上させることができる等の特長を有する。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】本発明の一実施例のブロック構成図である。

【図３】本発明の一実施例のＭＰＵのインタフェース構
成図である。

【図４】本発明の一実施例のＭＰＵのインタフェース制
御論理を説明するための図である。

【図５】本発明の一実施例のＭＰＵのインタフェース制
御論理を説明するための図である。

【図６】本発明の一実施例のＭＥＭのインタフェース構
成図である。

【図７】本発明の一実施例のバス拡張制御部のインタフ
ェース構成図である。

【図８】本発明の一実施例のバス拡張制御部の動作説明
図である。

【図９】本発明の一実施例のＩ／Ｏインタフェースの構
成図である。

【図１０】本発明の一実施例のＢＥＸ排他制御の論理構
成図である。

【図１１】本発明の一実施例の排他制御調停動作説明図
である。

【図１２】本発明の一実施例の制御線受け渡し図であ
る。

【図１３】本発明の一実施例のメモリ空間／制御空間Ｍ
ＡＰ構成図である。

【図１４】本発明の一実施例のシステム二重化の運用モ
ード説明図である。

【図１５】本発明の一実施例のシステム二重化の運用モ
ード説明図である。

【図１６】本発明の一実施例のシステム二重化の運用モ
ード説明図である。

【図１７】本発明の一実施例のシステム二重化の運用モ
ード説明図である。

【図１８】本発明の一実施例のシステム二重化の運用モ
ード説明図である。

【図１９】本発明の一実施例のシステム二重化の運用モ
ード説明図である。

【図２０】本発明の一実施例のシステム二重化の運用モ
ード説明図である。

【図２１】従来の一例の構成図である。

【符号の説明】

１情報処理システム２情報処理手段３情報記憶手段４情報記憶制御手段５情報処理系

Claims

【特許請求の範囲】

【請求項１】情報を処理する情報処理手段と、情報を記憶する情報記憶手段と、該情報記憶手段を制御
する情報記憶制御手段とを有する情報処理系を複数有す
る情報処理システムにおいて、複数の情報処理系の情報処理手段を夫々自系の情報記憶
制御手段を自系の情報記憶手段に設け、前記情報処理手
段と前記情報記憶制御手段とをローカルバスで接続する
ことを特徴とする情報処理システム。
【請求項２】前記複数の情報処理系の前記情報処理手
段及び前記情報記憶手段に前記複数の情報処理系の前記
情報処理手段及び前記情報記憶手段を接続する拡張ロー
カルバスを接続する拡張手段を有することを特徴とする
請求項１記載の情報処理システム。
【請求項３】前記複数の情報処理系の前記情報処理手
段のうち拡張ローカルバスを使用する情報処理手段の通
信を制御する情報制御手段を有することを特徴とする請
求項２記載の情報処理システム。
【請求項４】前記複数の情報処理系の前記情報処理手
段の各システムバスを拡張システムバスを介して接続す
る拡張制御手段と、前記拡張制御手段とは別体に設けられ、前記複数の情報
処理系の情報処理手段のシステムバスに接続され、前記
システムバスの調停を行なう拡張調停手段とを有する請
求項３又は４記載の情報処理システム。
【請求項５】前記拡張制御手段はシステムバス、相手
方システムバス使用時に他の情報処理手段による相手方
システムバスの使用を抑止することを特徴とする請求項
４記載の情報処理システム。