JPH0358160A - バス制御方式 - Google Patents
バス制御方式Info
- Publication number
- JPH0358160A JPH0358160A JP1195018A JP19501889A JPH0358160A JP H0358160 A JPH0358160 A JP H0358160A JP 1195018 A JP1195018 A JP 1195018A JP 19501889 A JP19501889 A JP 19501889A JP H0358160 A JPH0358160 A JP H0358160A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- control
- cancel
- line
- line group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 10
- 230000010365 information processing Effects 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract 2
- 238000006731 degradation reaction Methods 0.000 abstract 2
- 230000002159 abnormal effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 102100022734 Acyl carrier protein, mitochondrial Human genes 0.000 description 1
- 101100290380 Caenorhabditis elegans cel-1 gene Proteins 0.000 description 1
- 101000678845 Homo sapiens Acyl carrier protein, mitochondrial Proteins 0.000 description 1
- 101000611240 Homo sapiens Low molecular weight phosphotyrosine protein phosphatase Proteins 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバス制御方式に関し、特に情報処理装置を構成
する主記憶装置，演算処理装置，入出力制御装置，診断
処理装置などの各装置を相互に接続して、各装置間で情
報の送受を行う共通制御バスのバス制御方式に関する。
する主記憶装置，演算処理装置，入出力制御装置，診断
処理装置などの各装置を相互に接続して、各装置間で情
報の送受を行う共通制御バスのバス制御方式に関する。
従来の共通制御バスのバス制御方式は、バス使用権を得
て動作するバス動作に＠害が発生した場合、ｔたはバス
要求を行った装置内で障害が発生して動作中のバス動作
が不要になった場合、またはバス要求を行った装置の事
情によシ動作中のバス動作を取消したい場合などにかい
ても、動作中のバス動作を中止することが出来なかった
。
て動作するバス動作に＠害が発生した場合、ｔたはバス
要求を行った装置内で障害が発生して動作中のバス動作
が不要になった場合、またはバス要求を行った装置の事
情によシ動作中のバス動作を取消したい場合などにかい
ても、動作中のバス動作を中止することが出来なかった
。
上述した従来のバス制御方式は、要求したバス動作が不
要になったとしても、動作中のバス動作を取消す機構が
無く、動作中のバス動作で規定されたバス使用時間の間
バスを専有してし１うために、共通制御バスの能力が低
下し、結果として情報処理装置の性能が低下するという
欠点を有している。
要になったとしても、動作中のバス動作を取消す機構が
無く、動作中のバス動作で規定されたバス使用時間の間
バスを専有してし１うために、共通制御バスの能力が低
下し、結果として情報処理装置の性能が低下するという
欠点を有している。
本発明のバス制御方式は、バス要求線とバス使用許可線
と動作指示線群と番地指示線群と読出し書込みデータ線
群とバス動作表示・制御線群とを有する情報処理装置内
の共通制御バスを対象とするバス制御方式において、前
記共通制御バスの使用権を得て動作中のバス動作を取消
すキャンセル指示を送るキャンセル信号線と、前記バス
動作表示・制御線群を監視するバス監視回路と、バス要
求を行う装置内の障害状況を監視する障害監視回路と、
バス要求を行う前記装置内の動作を制御する動作制御部
とを具備し、バス使用権を得て動作中のバス動作を前記
バス監視回路，前記障害監視回路，前記動作制御部の何
れかよ少の指示によう前記キャンセル信号線にキャンセ
ル信号を送って動作中のバス動作を取消すことによシ構
戒されている。
と動作指示線群と番地指示線群と読出し書込みデータ線
群とバス動作表示・制御線群とを有する情報処理装置内
の共通制御バスを対象とするバス制御方式において、前
記共通制御バスの使用権を得て動作中のバス動作を取消
すキャンセル指示を送るキャンセル信号線と、前記バス
動作表示・制御線群を監視するバス監視回路と、バス要
求を行う装置内の障害状況を監視する障害監視回路と、
バス要求を行う前記装置内の動作を制御する動作制御部
とを具備し、バス使用権を得て動作中のバス動作を前記
バス監視回路，前記障害監視回路，前記動作制御部の何
れかよ少の指示によう前記キャンセル信号線にキャンセ
ル信号を送って動作中のバス動作を取消すことによシ構
戒されている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のバス制御方式の一実施例を示す情報処
理装置のブロック図である。
理装置のブロック図である。
第１図の情報処理装置は、主記憶装置１，診断処理装置
２，演算処理装置３，入出力制御装置４からなる各装置
によシ構成されている。
２，演算処理装置３，入出力制御装置４からなる各装置
によシ構成されている。
そして、各装置１，２，３．４は、バス要求線とバス使
用許可線と動作指示線群と番地指示線群と読出し書込み
データ線群とバス動作表示・制御線群とからなる共通制
御バス（以後、８−Ｂ，ＵＳと呼ぶ）１０によυ接続さ
れてＬ−Ｆ）、８−Ｂｕｓ １ ０を介して各装置２，
３． ４から主記憶装置１に対する読出し書込み動作
や各装置１，２，３．４間での通信動作が行われている
。なか、Ｓ−ＢＵ８１０に対するバス使用許可制御は、
主記憶装置１によシ制御されている。
用許可線と動作指示線群と番地指示線群と読出し書込み
データ線群とバス動作表示・制御線群とからなる共通制
御バス（以後、８−Ｂ，ＵＳと呼ぶ）１０によυ接続さ
れてＬ−Ｆ）、８−Ｂｕｓ １ ０を介して各装置２，
３． ４から主記憶装置１に対する読出し書込み動作
や各装置１，２，３．４間での通信動作が行われている
。なか、Ｓ−ＢＵ８１０に対するバス使用許可制御は、
主記憶装置１によシ制御されている。
次に、演算処理装置３を例として８−ＢＵＳＩＯの動作
を説明する。演算処理装置３内のＳ−ＢＵＳ制御回路ｌ
５は、８−ＢＵＳＩＯを使用する為の各種の制御を行っ
ている。また、バス監視回路１１は、８−ＢＵ８１０内
のバス動作表示・制御線群を監視し、演算処理装置３の
要求した８−ＢＵ８１０の動作に異常があるかないかを
監視する。一方、障害監視回路１２は、演算処理装置３
の内部の動作に異常があるかないかを監視する。そして
、動作制御部１３は、演算処理装置３の動作を制御する
マイクロ・シーケンス回路を含む制御部である。
を説明する。演算処理装置３内のＳ−ＢＵＳ制御回路ｌ
５は、８−ＢＵＳＩＯを使用する為の各種の制御を行っ
ている。また、バス監視回路１１は、８−ＢＵ８１０内
のバス動作表示・制御線群を監視し、演算処理装置３の
要求した８−ＢＵ８１０の動作に異常があるかないかを
監視する。一方、障害監視回路１２は、演算処理装置３
の内部の動作に異常があるかないかを監視する。そして
、動作制御部１３は、演算処理装置３の動作を制御する
マイクロ・シーケンス回路を含む制御部である。
なか、８−ＢＵＳ制御回路１５，バス監袂回路１１，障
害監視回路１２，動作制御部１３は、演算処理装置３内
にのみ図示しているが他の制御装置１，２，４内にも同
様に存在する。１た、演算回路１４は、演算処理装置３
の各種の演算を行う演算回路である。一方、アドレスバ
ス１００は、演算処理装置３の内部で共通に使用される
番地情報を制御するバスでアシ、データバス２００は、
演算処理装置３の内部で共通に使用されるデータ情報を
制御するバスである。さらに、キャンセル信号線１０７
は、８−ＢＵ８１０上の動作を取消す指示を行う信号線
である。
害監視回路１２，動作制御部１３は、演算処理装置３内
にのみ図示しているが他の制御装置１，２，４内にも同
様に存在する。１た、演算回路１４は、演算処理装置３
の各種の演算を行う演算回路である。一方、アドレスバ
ス１００は、演算処理装置３の内部で共通に使用される
番地情報を制御するバスでアシ、データバス２００は、
演算処理装置３の内部で共通に使用されるデータ情報を
制御するバスである。さらに、キャンセル信号線１０７
は、８−ＢＵ８１０上の動作を取消す指示を行う信号線
である。
第２図は第１図のＳ−ＢＵ８１０上の動作の一例を示す
タイミングチャートである。
タイミングチャートである。
第２図中の１０１はバス要求線（以後、ＲＥＱ１０１と
呼ぶ）、１０２はバス使用許可線（以後、ＡＣＰ１０２
と呼ぶ）、１０３ぱ番地指示線群（以後、Ａｄｄｒｅｓ
ｓ １ ０ ３と呼ぶ）、１０４は動作指示線群（以後
、Ｃｏｒｒｍａｎｄ １ ０ ４と呼ぶ）、１０５は読
出し書込みデータ線群（以後、Ｄａｔａｌ０５と呼ぶ）
、ｌＯ６はバス動作表示・制御線群（以後、８ｔａｔｕ
ｓｌ Ｏ ６と呼ぶ）、１０７はキャンセル信号線（以
後、Ｃａｎｃｅｌ １ ０ ７と呼ぶ）であシ、第２図
はそれぞれの信号線上に送られる信号の動作を示してい
る。１た、１２０はＳ−ＢＵ８動作の各タイミングを示
すステージｔ−ｈわしている。
呼ぶ）、１０２はバス使用許可線（以後、ＡＣＰ１０２
と呼ぶ）、１０３ぱ番地指示線群（以後、Ａｄｄｒｅｓ
ｓ １ ０ ３と呼ぶ）、１０４は動作指示線群（以後
、Ｃｏｒｒｍａｎｄ １ ０ ４と呼ぶ）、１０５は読
出し書込みデータ線群（以後、Ｄａｔａｌ０５と呼ぶ）
、ｌＯ６はバス動作表示・制御線群（以後、８ｔａｔｕ
ｓｌ Ｏ ６と呼ぶ）、１０７はキャンセル信号線（以
後、Ｃａｎｃｅｌ １ ０ ７と呼ぶ）であシ、第２図
はそれぞれの信号線上に送られる信号の動作を示してい
る。１た、１２０はＳ−ＢＵ８動作の各タイミングを示
すステージｔ−ｈわしている。
次に第１図及び第２図を参照してＳ−ＢＵＳＩＯのバス
制御動作の一例を説明する。
制御動作の一例を説明する。
第２図のステージ１２０のタイミングＳ１において、例
えば、演算処理装置３が主記憶装置１の読出し動作を行
うために、ＲＥＱ１０１にてバス要求を行う。Ｓ−ＢＵ
ＳＩＯ上でこのバス要求が受付可能であれば、主記憶装
置１よシ次のタイミングＳ２で演算処理装置３にＡＣＰ
１０２の応答を返してバス使用許可が与えられる。
えば、演算処理装置３が主記憶装置１の読出し動作を行
うために、ＲＥＱ１０１にてバス要求を行う。Ｓ−ＢＵ
ＳＩＯ上でこのバス要求が受付可能であれば、主記憶装
置１よシ次のタイミングＳ２で演算処理装置３にＡＣＰ
１０２の応答を返してバス使用許可が与えられる。
そこで、バス使用権を与えられた演算処理装置３は、タ
イミングＳ３にて、主記憶装置１へのアクセス番地情報
をＡｄｄｒｅｓｓ １ ０ ３に、読出し指示をＣｏｒ
ｒｒｎａｎｄ １ ０ ４に、それぞれ乗せて主記憶装
置１へ送出する。
イミングＳ３にて、主記憶装置１へのアクセス番地情報
をＡｄｄｒｅｓｓ １ ０ ３に、読出し指示をＣｏｒ
ｒｒｎａｎｄ １ ０ ４に、それぞれ乗せて主記憶装
置１へ送出する。
そして、主記憶装置１ぱ、Ａｄｄｒｅｓｓ １ ０ ３
及びＣｏｒｒｙｎａｎｄ ｌ Ｑ ４の情報を受け取ｂ
１読出し動作を開始するが、受け取り時にデータのバリ
ティエラーを検出すると、タイミングＳ４にＳｔａｔｕ
ｓ １ ０ ６によｂｍ害を検出した事を演算処理装置
３に報告する。主記憶装置１がデータのバリティエラー
を検出しない時には、読出した読出しデータをタイミン
グＳ５でＤａｔａｌ０５に乗せて演算処理装置３へ送出
する。
及びＣｏｒｒｙｎａｎｄ ｌ Ｑ ４の情報を受け取ｂ
１読出し動作を開始するが、受け取り時にデータのバリ
ティエラーを検出すると、タイミングＳ４にＳｔａｔｕ
ｓ １ ０ ６によｂｍ害を検出した事を演算処理装置
３に報告する。主記憶装置１がデータのバリティエラー
を検出しない時には、読出した読出しデータをタイミン
グＳ５でＤａｔａｌ０５に乗せて演算処理装置３へ送出
する。
なか、読出し動作で主記憶装置１内で障害が発生した場
合に、タイミング８５１たはＳ６で主記憶装［１で障害
があった事をＳｔａｔｕｓ １ ０ ６によシ演算処理
装置３へ報告する。上記のように、正常動作時には、演
算処理装置３から主記憶装置１の読出しの為の８−ＢＵ
ＳＩＯの使用時間は、タイミングＳ１からＳ６までであ
シ、この期間には、演算処理装置３以外の各装置からの
８−ＢＵＳＩＯの使用要求は受付けられないこととなる
。
合に、タイミング８５１たはＳ６で主記憶装［１で障害
があった事をＳｔａｔｕｓ １ ０ ６によシ演算処理
装置３へ報告する。上記のように、正常動作時には、演
算処理装置３から主記憶装置１の読出しの為の８−ＢＵ
ＳＩＯの使用時間は、タイミングＳ１からＳ６までであ
シ、この期間には、演算処理装置３以外の各装置からの
８−ＢＵＳＩＯの使用要求は受付けられないこととなる
。
そして、次の受付けは、タイミングＳ７に可能であシ、
他の装置が８−ＢＵＳＩＯに対してバス要求を行ってい
れば、要求した装置へのＡＣＰ１０２上のバス使用許可
は、タイミングＳ７の１３１の位置で行われる。
他の装置が８−ＢＵＳＩＯに対してバス要求を行ってい
れば、要求した装置へのＡＣＰ１０２上のバス使用許可
は、タイミングＳ７の１３１の位置で行われる。
筐た、タイ（ｙグＳ４で、Ａｄｄｒｅｓｓ １ ０ ３
またはＣｏｒｒｍａｎｄ １ ０ ４の受取シデータに
バリティエラーが有りＳｔａｔｕｓ １ ０ ６にて報
告があった場合には、演算処理装置３内のバス監視回路
ｌ１がこの障害報告を検出し、接続線２０を介してＳ−
ＢＵＳ制御回路１５に障害報告を行う。
またはＣｏｒｒｍａｎｄ １ ０ ４の受取シデータに
バリティエラーが有りＳｔａｔｕｓ １ ０ ６にて報
告があった場合には、演算処理装置３内のバス監視回路
ｌ１がこの障害報告を検出し、接続線２０を介してＳ−
ＢＵＳ制御回路１５に障害報告を行う。
そこで、Ｓ−ＢＵ８制御回路１０は、障害報告を受付け
ると、接続線３１を介して、タイミング８４に、Ｃａｎ
ｃｅｌ １ ０ ７上の報告１３２が主記憶装置１へ報
告される。この場合には、８−ＢＵＳＩＯ上での動作は
、タイミングＳ４にて終了するので、演算処理装置３以
外の制御装置よシのバス要求は、ＡＣＰ１０２上でタイ
ミングＳ５の１３０の位置に応答可能となる。
ると、接続線３１を介して、タイミング８４に、Ｃａｎ
ｃｅｌ １ ０ ７上の報告１３２が主記憶装置１へ報
告される。この場合には、８−ＢＵＳＩＯ上での動作は
、タイミングＳ４にて終了するので、演算処理装置３以
外の制御装置よシのバス要求は、ＡＣＰ１０２上でタイ
ミングＳ５の１３０の位置に応答可能となる。
以上、バス監視回路１１によ！）Ｓ−ＢＵＳＩＯ上の動
作を取消す動作の一例を説明したが、障害監袂回路１２
または動作制御部１３によシ動作中の８−ＢＵＳＩＯ上
の動作を取消す方法もこれと同様であシ、接続ＩｆＭ２
１または２２を介して指示される。
作を取消す動作の一例を説明したが、障害監袂回路１２
または動作制御部１３によシ動作中の８−ＢＵＳＩＯ上
の動作を取消す方法もこれと同様であシ、接続ＩｆＭ２
１または２２を介して指示される。
以上説明したように、本発明のバス制御方式は、共通制
御バスにキャンセル信号線を新たに追加することによシ
、バス監視回路，障害監視回路，動作制御部の何れかの
指示でキャンセル信号線を駆動し、共通制御バス上のバ
ス動作を早めに取消して共通制御バスの性能低下を防ぐ
ことができるという効果を有している。
御バスにキャンセル信号線を新たに追加することによシ
、バス監視回路，障害監視回路，動作制御部の何れかの
指示でキャンセル信号線を駆動し、共通制御バス上のバ
ス動作を早めに取消して共通制御バスの性能低下を防ぐ
ことができるという効果を有している。
第１図は本発明のバス制御方式の一実施例を示す情報処
理装置のブロック図、第２図は第１図の８−ＢＵＳＩＯ
上の動作の一例を示すタイミングチャートである． １・・・主記憶装置、２・・・診断処理装置、３・・・
演算処理装置、４・・・入出力制御装置、１０・・・８
−ＢＵ８，ｌ１・・・バス監視回路、１２・・・障害監
視回路、１３・・・動作制御部、１４・・・演算回路、
１５・・・８−ＢＵ８制御回路、２０，２１，２２，３
０，３１，４０．４１，４５，４６，５０．５１・・・
接続線、１００・・・アドレスバス、１０１・・・ＲＥ
Ｑ，１０２・・・ＡＣＰ１ １０３・−・Ａｄｄｒｅｓ
ｓ ， １ ０ ４゜−Ｃｏｒｒｍａｎｄ ， ｌ Ｑ
５−Ｄａ ｔａ ，１０６・・・Ｓｔａｔｕｓ １１
０ ７・・・キャンセル信号線（Ｃａｎｃｅｌ）、１
２ ０−・・ステージ、２００−・・データバス。
理装置のブロック図、第２図は第１図の８−ＢＵＳＩＯ
上の動作の一例を示すタイミングチャートである． １・・・主記憶装置、２・・・診断処理装置、３・・・
演算処理装置、４・・・入出力制御装置、１０・・・８
−ＢＵ８，ｌ１・・・バス監視回路、１２・・・障害監
視回路、１３・・・動作制御部、１４・・・演算回路、
１５・・・８−ＢＵ８制御回路、２０，２１，２２，３
０，３１，４０．４１，４５，４６，５０．５１・・・
接続線、１００・・・アドレスバス、１０１・・・ＲＥ
Ｑ，１０２・・・ＡＣＰ１ １０３・−・Ａｄｄｒｅｓ
ｓ ， １ ０ ４゜−Ｃｏｒｒｍａｎｄ ， ｌ Ｑ
５−Ｄａ ｔａ ，１０６・・・Ｓｔａｔｕｓ １１
０ ７・・・キャンセル信号線（Ｃａｎｃｅｌ）、１
２ ０−・・ステージ、２００−・・データバス。
Claims (1)
- バス要求線とバス使用許可線と動作指示線群と番地指示
線群と読出し書込みデータ線群とバス動作表示・制御線
群とを有する情報処理装置内の共通制御バスを対象とす
るバス制御方式において、前記共通制御バスの使用権を
得て動作中のバス動作を取消すキャンセル指示を送るキ
ャンセル信号線と、前記バス動作表示・制御線群を監視
するバス監視回路と、バス要求を行う装置内の障害状況
を監視する障害監視回路と、バス要求を行う前記装置内
の動作を制御する動作制御部とを具備し、バス使用権を
得て動作中のバス動作を前記バス監視回路、前記障害監
視回路、前記動作制御部の何れかよりの指示により前記
キャンセル信号線にキャンセル信号を送ることにより動
作中のバス動作を取消すことを特徴とするバス制御方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1195018A JPH0358160A (ja) | 1989-07-26 | 1989-07-26 | バス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1195018A JPH0358160A (ja) | 1989-07-26 | 1989-07-26 | バス制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0358160A true JPH0358160A (ja) | 1991-03-13 |
Family
ID=16334166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1195018A Pending JPH0358160A (ja) | 1989-07-26 | 1989-07-26 | バス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0358160A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007534052A (ja) * | 2004-03-26 | 2007-11-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積回路及びトランザクション撤回方法 |
-
1989
- 1989-07-26 JP JP1195018A patent/JPH0358160A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007534052A (ja) * | 2004-03-26 | 2007-11-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積回路及びトランザクション撤回方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0746322B2 (ja) | 障害装置特定システム | |
| JPH0358160A (ja) | バス制御方式 | |
| JP3127941B2 (ja) | 二重化装置 | |
| JP2794041B2 (ja) | マルチプロセッサシステムの自己診断方法 | |
| JPH08286943A (ja) | データ処理装置の異常検出装置 | |
| JPS621051A (ja) | バス制御装置 | |
| JPS6159558A (ja) | Ｄｍａ診断方式 | |
| JP2946541B2 (ja) | 二重化制御システム | |
| JP3291729B2 (ja) | 二重化計算機システム | |
| JP3012402B2 (ja) | 情報処理システム | |
| JPS60134942A (ja) | 異常状態におけるバツクアツプシステム | |
| JPH07114521A (ja) | マルチマイクロコンピュータシステム | |
| JPH0152774B2 (ja) | ||
| JPH0275043A (ja) | 情報処理装置 | |
| JPS5870670A (ja) | 二重系の交換機の障害情報転送方式 | |
| JPS5918741B2 (ja) | 自動診断方式 | |
| JPS61123235A (ja) | デ−タ伝送システム | |
| JPH06103251A (ja) | 情報処理装置の監視制御方式 | |
| JPH07271626A (ja) | ディジタル制御システム | |
| JPS58149530A (ja) | 共通バス制御方式 | |
| JPH04281543A (ja) | 障害処理装置 | |
| JPS6086629A (ja) | 処理装置バツクアツプ方法 | |
| JPH1021156A (ja) | 入出力機器制御方法 | |
| JPH01169542A (ja) | 診断プロセッサ | |
| JPH10333729A (ja) | 数値制御装置 |