JPS58149530A - 共通バス制御方式 - Google Patents
共通バス制御方式Info
- Publication number
- JPS58149530A JPS58149530A JP57031814A JP3181482A JPS58149530A JP S58149530 A JPS58149530 A JP S58149530A JP 57031814 A JP57031814 A JP 57031814A JP 3181482 A JP3181482 A JP 3181482A JP S58149530 A JPS58149530 A JP S58149530A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- unit
- common bus
- control
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、共通バス方式を適用した装置（例えハ、マイ
クロコンピュータ）における共通バス制御方式に関する
ものである。
クロコンピュータ）における共通バス制御方式に関する
ものである。
一般に、共通バス方式を適用した装置における共通バス
制御方式は、それを構成する各ユニツＩ・の共通バスに
接続される部分にバスバッファ回路を設け、共通バス上
の制御信号と上記各ユニット内のバス制御機能とにより
、上記各ユニットが、そのバスバッファ回路を制御して
共通バスの使用権が得られたときにのみ、データ等を共
通バスへ送出することかできるようになっている。
制御方式は、それを構成する各ユニツＩ・の共通バスに
接続される部分にバスバッファ回路を設け、共通バス上
の制御信号と上記各ユニット内のバス制御機能とにより
、上記各ユニットが、そのバスバッファ回路を制御して
共通バスの使用権が得られたときにのみ、データ等を共
通バスへ送出することかできるようになっている。
第１図は、従来の共通バス制御方式の一例の方式構成図
であって、１は、共通バス、ＩＡ、ＩＢ。
であって、１は、共通バス、ＩＡ、ＩＢ。
ＩＣ，ＩＤは、共通バス１を構成し、それぞれ、各１ビ
ツト、合計４ビツトのデータを伝送するためのデータバ
ス、ＩＥは、同じく、同所要数の制御信号線からなる制
御バス、２−１．２−２．２−３は、それぞれ、共通バ
スｌに接続されて各種所定の機能を有するユニットであ
って、共通バス１に関しては均等の回路を有するも、２
１は、その各所望の機能を実現するための機能回路、２
２は、同制御パスＩＢ、機能回路２１の状態に応じてバ
スインタフェースを制御するバス制御回路、２３Ａ、２
３Ｂ、２３Ｃ，２３Ｄは、同バスバッファ回路に係シ、
機能口＃５２１からの出力信号Ａ。
ツト、合計４ビツトのデータを伝送するためのデータバ
ス、ＩＥは、同じく、同所要数の制御信号線からなる制
御バス、２−１．２−２．２−３は、それぞれ、共通バ
スｌに接続されて各種所定の機能を有するユニットであ
って、共通バス１に関しては均等の回路を有するも、２
１は、その各所望の機能を実現するための機能回路、２
２は、同制御パスＩＢ、機能回路２１の状態に応じてバ
スインタフェースを制御するバス制御回路、２３Ａ、２
３Ｂ、２３Ｃ，２３Ｄは、同バスバッファ回路に係シ、
機能口＃５２１からの出力信号Ａ。
Ｂ、Ｃ，Ｄに対応して設けられたトライステートバスバ
ッファである。なお、本図において、共通バス１内のア
ドレスバスおヨヒユニット２−２゜２−３内の上記各回
路については、図示を省略しである。
ッファである。なお、本図において、共通バス１内のア
ドレスバスおヨヒユニット２−２゜２−３内の上記各回
路については、図示を省略しである。
例えば、ユニッｌ−２−１がデータバスＩＡ〜ＩＤへデ
ータの出力をするときは、まず、（幾能回路２１からバ
ス使用要求信号ＢＡをバス制御回路２２へ送出するっ バスｉＩ制御回路２２け、上記信号ＢＡを受けると、制
御バスＩＥにょシ、バス使用要求をしてバス使用権が得
られた後、その出力であるゲート信号Ｅを” ｉ ”か
ら０″にする。
ータの出力をするときは、まず、（幾能回路２１からバ
ス使用要求信号ＢＡをバス制御回路２２へ送出するっ バスｉＩ制御回路２２け、上記信号ＢＡを受けると、制
御バスＩＥにょシ、バス使用要求をしてバス使用権が得
られた後、その出力であるゲート信号Ｅを” ｉ ”か
ら０″にする。
トレニよシ、各トライステートバスバッファ２３Ａ〜２
３Ｄは、高インピーダンスの電気的切断状態から低イン
ピーダンスの動作状態となシ、機能回路２１からの各出
力信号Ａ−Ｄは、それぞれ、データバスＩＡ〜ＩＤへ送
出すれる。
３Ｄは、高インピーダンスの電気的切断状態から低イン
ピーダンスの動作状態となシ、機能回路２１からの各出
力信号Ａ−Ｄは、それぞれ、データバスＩＡ〜ＩＤへ送
出すれる。
このような従来方式においては、例えば、ユニット２−
１の１−．９能回路２１丑たはバス制御卸回路２２の一
部に障害が発生すると、上記ゲート信号カ” ｏ ”と
なってトライステートバスバッファ２３Ａ〜２３Ｄが動
作状態とし、その間、データバスＩＡ〜ＩＤが専有され
るので、正常な他ノユニツｌ−２−２，２−３に対し、
そのバス使用を妨げ、またはデルタバスＩＡ〜ＩＤを介
して悪影響を与え、装置全体へ障害の波及をせしめてし
まうおそれがある。
１の１−．９能回路２１丑たはバス制御卸回路２２の一
部に障害が発生すると、上記ゲート信号カ” ｏ ”と
なってトライステートバスバッファ２３Ａ〜２３Ｄが動
作状態とし、その間、データバスＩＡ〜ＩＤが専有され
るので、正常な他ノユニツｌ−２−２，２−３に対し、
そのバス使用を妨げ、またはデルタバスＩＡ〜ＩＤを介
して悪影響を与え、装置全体へ障害の波及をせしめてし
まうおそれがある。
本発明の目的（ｒ−１、上記した従来技術の欠点をなり
シ、共通バスに接続されたユニットに障害が発生しても
、その影響を他のユニットに与えないようにすることが
できる共通バス制御方式を提供することにある。
シ、共通バスに接続されたユニットに障害が発生しても
、その影響を他のユニットに与えないようにすることが
できる共通バス制御方式を提供することにある。
本発明の特徴は、共通バスに接続されたバス監視制御ユ
ニットが、上記共通バスのデータバス捷たは制御バスを
介し、上記共通バスに接続された各種所定の機能を有す
る各ユニットの状態を監視することにより、障害となっ
たユニットを検出したときは、そのユニットに対して当
該バスバッファ回路のゲート信号を閉塞するように制御
する共通バス制御方式にある。
ニットが、上記共通バスのデータバス捷たは制御バスを
介し、上記共通バスに接続された各種所定の機能を有す
る各ユニットの状態を監視することにより、障害となっ
たユニットを検出したときは、そのユニットに対して当
該バスバッファ回路のゲート信号を閉塞するように制御
する共通バス制御方式にある。
以下、本発明の実施例を図に基づいて説明する。
第２図は、本発明に係る共通バス制御方式の一実施例の
方式構成図である。
方式構成図である。
ここで、２Ａ、、２Ｂ、２Ｃは、それぞれ、第１図のユ
ニツｌ−２−１，２−２，２−３に対応し、これらと同
様に各種所定の機能を有するユニットであって、ゲート
２４が付加されたもの、３Ｖ′ｉ、バス監視制御ユニッ
ト、１１は、制御信号線であって、その１１Ａ、、１．
１Ｂ、Ｉ ＩＣは、それぞれ、ユニツ）２Ａ、２Ｂ、２
Ｃに対するものである。
ニツｌ−２−１，２−２，２−３に対応し、これらと同
様に各種所定の機能を有するユニットであって、ゲート
２４が付加されたもの、３Ｖ′ｉ、バス監視制御ユニッ
ト、１１は、制御信号線であって、その１１Ａ、、１．
１Ｂ、Ｉ ＩＣは、それぞれ、ユニツ）２Ａ、２Ｂ、２
Ｃに対するものである。
なお、その他の符号は、第１図における同符号のものと
均等のものである。
均等のものである。
まず、各ユニッ）２Ａ〜２８に障害がない場合、バス監
視制御ユニット３は、それらに対する各制御信号線４Ａ
〜４Ｃを状態” ｏ ”としておくので、例えば、ユニ
ツ）２Ａにおいて、ゲルト２４が開けられた状態になっ
ており、第１図の従来例と同様に、トライステートバス
バッファ２３Ａ〜２３Ｄに対すゲート信号Ｅが閉塞され
ずにデータバスＩＡ〜ＩＤへデータを送出することかで
きる。
視制御ユニット３は、それらに対する各制御信号線４Ａ
〜４Ｃを状態” ｏ ”としておくので、例えば、ユニ
ツ）２Ａにおいて、ゲルト２４が開けられた状態になっ
ており、第１図の従来例と同様に、トライステートバス
バッファ２３Ａ〜２３Ｄに対すゲート信号Ｅが閉塞され
ずにデータバスＩＡ〜ＩＤへデータを送出することかで
きる。
次に、例えばユニツ）２Ａに障害が発生すると、バス監
視制御ユニット３ｔＩｉ、データバスＩＤがパリティビ
ット用のものとすれば、そのパリティエラーを監視する
ことにより、または制御バスＩＥ上の制御信号の規則性
を監視することにより、その異常に基づいてユニット２
Ａに係る障害発生を検出し、当該制御信号線４Ａを状態
“１″にする。
視制御ユニット３ｔＩｉ、データバスＩＤがパリティビ
ット用のものとすれば、そのパリティエラーを監視する
ことにより、または制御バスＩＥ上の制御信号の規則性
を監視することにより、その異常に基づいてユニット２
Ａに係る障害発生を検出し、当該制御信号線４Ａを状態
“１″にする。
これにより、ユニッ）２Ａのゲート２４が閉じラレ、ト
ライステートバスバフ７７２３Ａ〜２３Ｄぽ、そのゲー
ト信号Ｅが閉塞されるので、高インピーダンス状態とな
り、データバスＩＡ〜ＩＤから電気的に切断される。
ライステートバスバフ７７２３Ａ〜２３Ｄぽ、そのゲー
ト信号Ｅが閉塞されるので、高インピーダンス状態とな
り、データバスＩＡ〜ＩＤから電気的に切断される。
したがって、ユニツ）２Ｂ、２ＣＵ、ユニット２Ａの障
害の影響を受けることなく、所望の時にバス１を使用す
ることができ、装置全体に障害が波及することもない。
害の影響を受けることなく、所望の時にバス１を使用す
ることができ、装置全体に障害が波及することもない。
以上、詳？ｍに説明したように、本発明によれば、共通
バスに接続されたユニットに障害が発生しても、その影
響を他のユニットに与ることがなく、装置全体の稼動性
、信頼性を向上しうる共通バス制御方式が得られ、その
効果は顕著である。なお、若干のハードウェアの追加が
必要となるが、これは上記効果によって補って余りある
ものである。
バスに接続されたユニットに障害が発生しても、その影
響を他のユニットに与ることがなく、装置全体の稼動性
、信頼性を向上しうる共通バス制御方式が得られ、その
効果は顕著である。なお、若干のハードウェアの追加が
必要となるが、これは上記効果によって補って余りある
ものである。
第１図は、従来の共通バス制御方式の一例の方式構成図
、第２図は、本発明に係る共通バス制御方式の一実施例
の方式構成図である。 ■・・共通バス、ＩＡ〜ＩＤ・・データバス、ＩＥ・・
・制御バス、２Ａ〜２Ｃ・・・ユニット、２１・・・機
能回路、２２・・バス制御回路、２３Ａ〜２３１）・・
トライス−ｒ−トバスバツファ、２４・・）ｙ’−Ｉ−
１’３・・バス監視制御卸ユニット、４・・・制御信号
線。 代理人 弁理士 福田幸作 （ほか１名）
、第２図は、本発明に係る共通バス制御方式の一実施例
の方式構成図である。 ■・・共通バス、ＩＡ〜ＩＤ・・データバス、ＩＥ・・
・制御バス、２Ａ〜２Ｃ・・・ユニット、２１・・・機
能回路、２２・・バス制御回路、２３Ａ〜２３１）・・
トライス−ｒ−トバスバツファ、２４・・）ｙ’−Ｉ−
１’３・・バス監視制御卸ユニット、４・・・制御信号
線。 代理人 弁理士 福田幸作 （ほか１名）
Claims (1)
- １、共通バスに接続されたバス監視制御ユニットが、上
記共通バスのデータバスまたは制御バスを介し、上記共
通バスに接続された各種所定の機能を有する各ユニット
の状態を監視することにより、障害となったユニットを
検出したときは、そのユニットに対して当該バスバッフ
ァ回路のゲート信号を閉塞するように制御することを特
徴とする共通バス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57031814A JPS58149530A (ja) | 1982-03-02 | 1982-03-02 | 共通バス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57031814A JPS58149530A (ja) | 1982-03-02 | 1982-03-02 | 共通バス制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58149530A true JPS58149530A (ja) | 1983-09-05 |
Family
ID=12341554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57031814A Pending JPS58149530A (ja) | 1982-03-02 | 1982-03-02 | 共通バス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58149530A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6174052A (ja) * | 1984-09-19 | 1986-04-16 | Toshiba Corp | デ−タ処理装置 |
| JPS6180348A (ja) * | 1984-09-27 | 1986-04-23 | Mitsubishi Electric Corp | バス切換装置 |
-
1982
- 1982-03-02 JP JP57031814A patent/JPS58149530A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6174052A (ja) * | 1984-09-19 | 1986-04-16 | Toshiba Corp | デ−タ処理装置 |
| JPS6180348A (ja) * | 1984-09-27 | 1986-04-23 | Mitsubishi Electric Corp | バス切換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0279396A2 (en) | Cache memory having self-error checking and sequential verification circuits | |
| JPS58149530A (ja) | 共通バス制御方式 | |
| JPH01245719A (ja) | パリティチェック制御装置 | |
| US4066883A (en) | Test vehicle for selectively inserting diagnostic signals into a bus-connected data-processing system | |
| JP4392025B2 (ja) | 障害条件に対するオートノミック・バスの再構成 | |
| US7000170B2 (en) | Method and apparatus for generating CRC/parity error in network environment | |
| JPS6235144B2 (ja) | ||
| US4623888A (en) | Multi-function control interface circuit | |
| JP2908135B2 (ja) | マイクロプロセッサの故障検出装置 | |
| EP0400930A2 (en) | Realtime redundant operating system | |
| JPS6321217B2 (ja) | ||
| JP2005070822A (ja) | 情報処理装置 | |
| JP3296020B2 (ja) | 共有メモリの監視方法 | |
| JPS61134846A (ja) | 電子計算機システム | |
| JPH0358160A (ja) | バス制御方式 | |
| JPS59135527A (ja) | システムバス方式 | |
| JPS6238958A (ja) | 装置選択エラ−検出方式 | |
| JPS5847055B2 (ja) | 情報処理装置の故障診断方法 | |
| JPH03126149A (ja) | バスシステム診断方式 | |
| JPH05235912A (ja) | 二重化処理装置 | |
| JPH06131289A (ja) | 機番設定方式 | |
| JPS61283940A (ja) | 共通バス制御方式 | |
| JPS6282453A (ja) | 入出力制御システム | |
| JPS5947656A (ja) | 系間信号交絡方式 | |
| JPH03217944A (ja) | 二重化装置 |