JP2009026080A - バスシステム及びバス障害対処方法 - Google Patents

Abstract

【課題】バスシステム及びバス障害対処方法に関し、通常の運用動作中にアドレス信号の誤り発生の検出及び障害アドレス線の特定を行い、アドレス障害発生時、それまでアクセスしていたメモリ領域にアドレス障害発生後も引き続きアクセス可能とする。
【解決手段】バスマスター１−１から送信されたアドレス信号をバススレーブ１−２のアドレスラッチ／返送部１−２１で保持した後、アドレスバスを通して該アドレス信号をバスマスター１−１へ返送し、バスマスター１−１は返送されたアドレス信号をアドレス照合部１−１２で照合し、アドレス信号のエラーが各アドレス線の何れに発生したかを特定し、特定した障害アドレス線の情報を、障害アドレス通知線／冗長アドレス線１−３を介してバススレーブ１−２に通知し、バスマスター１−１及びバススレーブ１−２のアドレス線切り替え部１−１４，１−２３で障害アドレス線を冗長アドレス線に切り替える。
【選択図】図１

Description

本発明は、バスシステム及びバス障害対処方法に関し、例えば、通信・情報処理装置／システム等において、プロセッサ機能を有するバスマスターとメモリ装置等のバススレーブとの間を接続するバスの障害に対処するバスシステム及びバス障害対処方法に関する。

ここで、バスマスターとは、バスの使用を要求するユニットであり、バス使用権を獲得した後、ライトアクセスにおいてはバススレーブとなるデータ転送先（書き込み先）ユニットのアドレス信号をアドレスバスに送信してライトデータをデータバスに送出し、リードアクセスにおいてはバススレーブとなるデータ転送元（読み出し元）ユニットのアドレス信号をアドレスバスに送信してリードデータをデータバスから取り込む。

何れのユニットもバスマスター及びバススレーブになり得る。ライトアクセスにおいてはバスマスターがデータ転送元ユニット、バススレーブがデータ転送先ユニットとなり、リードアクセスにおいては、バスマスターがデータ転送先ユニット、バススレーブがデータ転送元ユニットとなる。

従来のバスシステムでは、アドレスバス等のバス障害のチェックを、バススレーブのメモリ装置等の障害チェックの一貫として行い、アドレスバスに所定のアドレス信号を送信してバススレーブのメモリ領域の所定アドレスへデータ信号を書き込み、該データ信号を該メモリ領域から読み出して元データと照合することにより、バスの障害チェックを行っていた。

図８は従来のバスシステムでのバス障害チェックの構成例を示す。バスマスター（以下単に「マスター」と記す）８−１は、バススレーブ（以下単に「スレーブ」と記す）８−２のメモリ領域の全アドレスを表すアドレス信号を、先頭アドレス（例えば、オール‘０’）から最終アドレス（例えば、オール‘１’）までアドレスバス上に順々に送信し、各アドレスに書き込むデータ信号を、例えばオール‘０’からオール‘１’までインクリメントデータ生成部８−１１で順々にインクリメントして生成してデータバス上に送信し、スレーブ８−２側のメモリ領域に書き込んでいく（ステップＳ１）。

そして、マスター８−１は、スレーブ８−２の全メモリ領域に書き込んだデータ信号を、書き込み時と同様に順々にアドレスバス上にアドレス信号を送信して読み出し、読み出したデータ信号を、インクリメントデータ生成部８−１１で生成されるデータ信号と照合部８−１２で照合し（ステップＳ２）、一致するか否かを判定してエラーの検出を行う。

また、マスター８−１は、上述のアドレス順とは逆に、最終アドレス（例えば、オール‘１’）から先頭アドレス（例えば、オール‘０’）の順に、オール‘０’からオール‘１’までのインクリメントデータを生成してスレーブ８−２に書き込み（ステップＳ３）、書き込んだデータ信号を書き込み時と同様の順序で順次読み出し、読み出したデータ信号を、インクリメントデータ生成部８−１１で生成されるデータ信号と照合部８−１２で照合し（ステップＳ４）、一致するか否かを判定してエラーの検出を行う。

上述の従来のバス障害検出は、一般に、電源立ち上げ後の初期チェックとして行うものであり、実動作時にアドレスバスに異常が発生しても、該バス障害を実動作中に検出することはできないものであった。また、上述のようなエラー検出によりバス障害を検出し、障害アドレス線を特定した場合、該障害に対する対処法として、従来は、予めアドレスバスを余分なアドレス線を含む冗長な構成とし、また、メモリ領域も冗長アドレス領域を含む構成とし、障害が検出されたアドレス線を冗長アドレス線に切り替えて、冗長アドレス領域にアクセスする構成としていた。

図９に従来のアドレス障害に対する構成例を示す。同図（ａ）に示す構成例において、マスター８−１とスレーブ８−２との間のアドレスバスをアドレス線Ａ０〜Ａｎ及び冗長アドレス線Ａｘで構成し、マスター８−１にアドレス線切り替え信号発生部９−１とアドレス線切り替え部９−２とを設け、スレーブのメモリ領域９−３を、冗長アドレス線Ａｘによるアドレス指定領域を含む冗長領域を有する構成とする。

そして、図８で示したようにスレーブ８−２側から返送されるアドレス信号に連関したデータ信号の照合、又はスレーブ８−２側で検出したアドレス信号のパリティチェック結果又はエラー訂正コード（ＥＣＣ）チェック結果等の返送によりアドレス障害を検出すると、アドレス切り替え信号生成部９−１により、アドレス線Ａ０〜Ａｎのうちの障害アドレス線を冗長アドレス線Ａｘに切り替える切り替え信号を生成し、該切り替え信号により、アドレス線切り替え部９−２は障害アドレス線を冗長アドレス線Ａｘに切り替える。

ここでアドレス線Ａ０〜Ａｎとして、アドレス線Ａ０〜Ａ９を使用し、アドレス線Ａ９に障害が発生し、該障害アドレス線Ａ９を冗長アドレス線Ａ１０に切り替えたとする。すると、図９の（ｂ）に示すように、アドレス障害の発生前のアドレス線Ａ０〜Ａ９使用時には、メモリ領域９−３１及び９−３２が使用可能であったが、アドレス障害の発生後のアドレス線Ａ０〜Ａ８及びＡ１０使用時には、メモリ領域９−３１及び９−３３が使用可能となる。

即ち、アドレス線Ａ９に障害が発生し、アドレス線Ａ９をアドレス線Ａ１０に切り替えると、メモリ領域９−３２にアクセスすることができなくなり、その代わりにメモリ領域９−３３にアクセスすることになる。従ってメモリ領域９−３２に書き込んでいたデータを読み出したり書き替えたりすることができなくなる。

先行技術文献として、例えば下記の特許文献１には、メモリアクセスにおける障害処理方法が記載されている。同文献に記載の障害処理方法は、図１０に示すような計算機システム等において、メモリ装置１０−２では、パリティチェック回路１０−２１で書き込みアドレスのパリティチェック（又はエラー訂正符号（ＥＣＣ）チェック）により、書き込みアドレスの誤りを検出する。

また、図示省略のチェックビット生成回路により、アドレス及び書き込みデータを基にチェックビットを生成し、該チェックビットを書き込みデータとともにメモリに記憶し、該メモリの読み出し時に、読み出しデータと該チェックビットとを基に、読み出しアドレス誤りを検出する。

そして、障害処理装置１０−３は、書き込みアドレス又は読み出しアドレスの障害検出時に、障害が発生した旨及び障害発生アドレスを、メモリアクセス装置である命令処理装置１０−１に通知し、命令処理装置１０−１は、通知された障害発生アドレスに対するメモリアクセスを含む処理を終了させて次の処理に進ませ、障害が発生したアドレスは、以降の処理で使用しないようにしたものである。

また、下記の特許文献２には、メモリを複数ブロックに分けて管理し、その内の１個のブロックを予備領域とし、装置立ち上げ時診断でメモリエラーを検出した場合、予備メモリエリアをアクセスさせることにより、装置の使用を可能にした情報処理装置について記載されている。

また、下記の特許文献３には、予めメモリを使用領域と予備領域とに分割しておき、使用中のメモリ分割部にエラーが発生したとき、他のメモリ分割部にアドレスを切り替えることにより、メモリの使用されない領域を有効に利用する大容量メモリ装置について記載されている。
特開平７−９３１７１号公報 特開平５−６１７７６号公報 特開昭５７−１６２１９３号公報

アドレスバス及びメモリ領域を冗長構成とし、エラー障害が発生するアドレス線を冗長アドレス線に切り替えてメモリ領域を継続して使用する場合、図９に示したようにマスター側のみ障害アドレス線を冗長アドレス線に切り替える構成では、障害発生前までアクセスしていたメモリ領域の一部にアクセスすることができなくなり、継続した動作を行うことができなくなる。

即ち、アドレスバスの各アドレス線のうちの１本のアドレス線が異常となった場合、該アドレス線を使用することなく残りのアドレス線のみを用いて運用を継続する場合、異常アドレス線の信号ビットに該当する複数のアドレス番地のメモリ領域が使用不可能となり、１本のアドレス線に障害が発生すると、使用し得るアドレス領域が半分に減少してしまう。

本発明は、アドレス障害発生前までアクセスしていたメモリ領域にアドレス障害発生後も引き続きアクセス可能となるバスシステム及びバス障害対処方法を提供する。その際、好ましくはメモリ領域に余分な冗長領域を設ける必要がないようにする。また、別の側面では通常の運用動作中にアドレス信号の誤り発生の検出及び障害アドレス線の特定を行うことを可能にする。その際、好ましくはアドレス信号にパリティチェック符号又は誤り訂正符号等を付さなくともよいようにする。

本発明のバスシステムは、データ転送元の第１のユニットとデータ転送先の第２のユニットとがアドレスバス及びデータバスで接続されるバスシステムにおいて、前記第１又は第２のユニットから前記アドレスバス上に送信されたアドレス信号のエラーを検出し、かつ、該エラーがアドレスバスの各アドレス線の何れに発生したのかを、前記第１又は第２のユニットの何れか一方で特定する障害アドレス線特定手段と、前記障害アドレス線特定手段で特定した障害アドレス線の情報を、前記第１又は第２のユニットの他方のユニットに通知する障害アドレス線情報通知手段と、前記障害アドレス線特定手段で特定され、かつ、障害アドレス線情報通知手段で通知された障害アドレス線を、前記第１及び第２のユニットの双方でそれぞれ冗長アドレス線に切り替えるアドレス線切り替え手段とを備えたことを第１の特徴とする。

また、前記第１又は第２のユニットの一方から前記アドレスバスを介して送信され、前記第１又は第２のユニットの他方で受信されたアドレス信号を、該他方のユニットから前記一方のユニットへ前記アドレスバスを介して返送するアドレス信号返送手段と、前記第１又は第２のユニットの一方において、前記アドレスバスに送信したアドレス信号と、前記他方のユニットからアドレスバスを介して返送されたアドレス信号とを比較照合し、該比較照合の結果により、アドレス信号のエラーがアドレスバスの各アドレス線の何れに発生したかを特定する障害アドレス線特定手段とを備えたことを第２の特徴とする。

また、前記障害アドレス線情報通知手段の信号線と前記冗長アドレス線とを、同一の信号線で共用化したことを第３の特徴とする。

また、本発明のバス障害対処方法は、データ転送元の第１のユニットとデータ転送先の第２のユニットとがアドレスバス及びデータバスで接続されるバスシステムのバス障害対処方法において、前記第１又は第２のユニットの一方から前記アドレスバス上に送信されたアドレス信号を前記第１又は第２のユニットの他方で受信した後、該アドレスバスを通して該アドレス信号を前記第１又は第２の他方のユニットから一方のユニットへ返送するアドレス信号返送ステップと、前記第１又は第２のユニットの一方で、前記アドレスバス上に送信したアドレス信号と、前記他方のユニットからアドレスバスを介して返送されたアドレス信号とを比較照合し、該比較照合の結果により、アドレス信号のエラーがアドレスバスの各アドレス線の何れに発生したかを特定する障害アドレス線特定ステップと、前記アドレスエラー線特定ステップで特定した障害アドレス線の情報を、前記第１又は第２のユニットの他方に通知する障害アドレス線情報通知ステップと、前記第１又は第２のユニットの一方で障害アドレス線特定ステップにより特定した障害アドレス線を冗長アドレス線に切り替え、かつ、前記第１又は第２のユニットの他方で前記障害アドレス線情報通知ステップにより通知された障害アドレス線を冗長アドレス線に切り替えるアドレス線切り替えステップとを含むことを特徴とする。

本発明によれば、アドレス障害発生前までアクセスしていたメモリ領域にアドレス障害発生後も引き続きアクセス可能となるバスシステム及びバス障害対処方法が提供される。
また、通常の運用動作中にアドレス信号の誤り発生の検出及び障害アドレス線の特定を行うことが可能となる。

図１は本発明のバスシステムの主要部の構成例を示す。同図に示すように、バスマスター１−１及びバススレーブ１−２は、アドレス線Ａ０，Ａ１，・・・Ａｎのアドレスバス及びデータ線Ｄ０〜Ｄｎのデータバスで接続され、バスマスター１−１にアドレス生成部１−１１、アドレス照合部１−１２、アドレス線切り替え信号生成部１−１３及びアドレス線切り替え部１−１４を備え、バススレーブ１−２に、アドレスラッチ及び返送部１−２１、アドレス線切り替え信号受信・生成部１−２２及びアドレス線切り替え部１−２３及びメモリ領域１−２４を備える。

なお、バスマスター１−１は、ライトアクセスにおいてはバススレーブ１−２となるデータ転送先（書き込み先）ユニットのアドレス信号をアドレスバスに送信してライトデータをデータバスに送出し、リードアクセスにおいてはバススレーブ１−２となるデータ転送元（読み出し元）ユニットのアドレス信号をアドレスバスに送信してリードデータをデータバスから取り込む。

ライトアクセスにおいてはバスマスター１−１がデータ転送元ユニット、バススレーブ１−２がデータ転送先ユニットとなり、リードアクセスにおいては、バスマスター１−１がデータ転送先ユニット、バススレーブ１−２がデータ転送元ユニットとなる。

また、バスマスター１−１とバススレーブ１−２との間に接続される各アドレス線Ａ０，Ａ１，・・・Ａｎを、それぞれマスター１−１側のアドレス線切り替え部１−１４とスレーブ１−２側のアドレス線切り替え部１−２３とを介して接続し、そして、マスター１−１側のアドレス線切り替え部１−１４とスレーブ１−２側のアドレス線切り替え部１−２３との間に、障害アドレス線情報通知線及び冗長アドレス線１−３を設ける。

この実施例におけるバスシステムは、アドレスバスの各アドレス線Ａ０，Ａ１，・・・Ａｎをその信号方向が双方向の信号路とし、マスター１−１側からのライトアクセス又はリードアクセスのアドレス信号がスレーブ１−２側に送信されると、該アドレス信号をアドレスラッチ及び返送部１−２１で受信しラッチした後に、アドレスラッチ及び返送部１−２１は該アドレス信号をマスター１−１側に返信する。

マスター１−１側は、ライトアクセス又はリードアクセスのために自身で生成したアドレス信号と、スレーブ１−２側から返信されたアドレス信号とをアドレス照合部１−１２で照合することにより、両者の間で不一致が検出された場合は、アドレス信号にエラーが発生したこと、及びアドレス信号中の不一致が検出されたビットのアドレス線（障害アドレス線）の検出が運用中でも可能となる。

マスター１−１側は、アドレス信号エラー発生の検出時、エラーの発生したアドレス線（障害アドレス線）を示す情報をアドレス線切り替え信号生成部１−１３に通知し、アドレス線切り替え信号生成部１−１３は、該障害アドレス線を冗長アドレス線１−３に切り替えるよう指示するアドレス線切り替え信号をアドレス線切り替え部１−１４に送出するとともに、該アドレス線切り替え信号を、障害アドレス線通知線１−３を介してスレーブ１−２側に通知する。

スレーブ１−２側のアドレス線切り替え信号受信・生成部１−２２は、マスター１−１側から障害アドレス線通知線１−３を介して通知されたアドレス線切り替え信号を受信し、該信号を基に自装置のアドレス線切り替え部１−２３で障害アドレス線を冗長アドレス線に切り替えるための切り替え信号を生成し、該切り替え信号をアドレス線切り替え部１−２３に送出する。

マスター１−１側のアドレス線切り替え部１−１４と、スレーブ１−２側のアドレス線切り替え部１−２３は、それぞれ、アドレス線切り替え信号生成部１−１３，１−２２から出力される切り替え信号に従って、エラービットの発生した障害アドレス線を冗長アドレス信号線１−３に切り替える。

こうすることで、メモリ領域１−２４に余分な冗長領域を持たせておくことなく、アドレス障害が発生する前にアクセスしていたアドレス領域に対して、アドレス障害の発生後も引き続きアクセスすることが可能となる。また、冗長アドレス信号線１−３と障害アドレス線通知線１−３とを同一の信号線で共用することができ、障害アドレス線通知線及び冗長アドレス信号線１−３を、切り替えスイッチ１−１５でアドレス線切り替え信号生成部１−１３とアドレス線切り替え部１−１４とに切り替えて接続することにより、１本の信号線を兼用する構成とすることができる。

図２は本発明のバスシステムの第１の実施例の構成を示す。同実施例において、図１に示した実施形態と同様の構成要素には同一の符号を付し、重複した説明は省略する。マスター１−１側は例えばＣＰＵであり、スレーブ１−２側は例えばメモリ装置である。マスター１−１側及びスレーブ１−２側は、アドレス線Ａ０，Ａ１，・・・Ａｎのアドレスバス及びデータ線Ｄ０〜Ｄｎのデータバスで接続され、また、マスター１−１側とスレーブ１−２側との間に、障害アドレス通知線及び冗長アドレス線１−３、チップセレクト線ＣＳ、ライトイネーブル線ＷＥ、アウトプットイネーブル線ＯＥが接続される。

マスター１−１側は、アドレス生成部１−１１、アドレス照合部１−１２、アドレス照合結果通知信号生成部２−１１、アドレス線切り替え信号生成部１−１３、アドレス線切り替え部１−１４、内部メモリ２−１２、データラッチ部２−１３、アドレス信号方向制御部２−１４、チップセレクト信号生成部２−１５、ライトイネーブル信号生成部２−１６、アウトプットイネーブル信号生成部２−１７を備える。

スレーブ側１−２は、アドレス線切り替え部１−２３、メモリ領域１−２４、アドレス信号ラッチ及び返送部１−２１、アドレス線切り替え信号生成部１−２２、マスター側エラー検出情報受信部２−２１、データラッチ部２−２２、アドレス信号送信タイミング生成部２−２３、論理和出力部２−２４を備える。

上述の本発明のバスシステムの第１の実施例の動作フローを図３に示す。まず、マスター１−１側は、スレーブ１−２に対するアクセスがライトアクセスかリードアクセスを判断する（ステップ３−１）。ライトアクセスの場合は、マスター１−１側からアドレス信号、チップセレクト信号ＣＳ，ライトイネーブル信号ＷＥ及び書き込みデータを送出する（ステップ３−２）。リードアクセスの場合は、マスター１−１側からアドレス信号、チップセレクト信号ＣＳ、アウトプットイネーブル信号ＯＥを送出する（ステップ３−２’）。

次にスレーブ１−２側では、アドレスバス上に送出されたアドレス信号をアドレス信号ラッチ及び返送部１−２１により蓄積する（ステップ３−３）。また、アドレス信号送信タイミング生成部２−２３は、制御信号（チップセレクト信号ＣＳ、ライトイネーブル信号ＷＥ又はアウトプットイネーブル信号ＯＥ）を基に、アドレス信号の送信タイミング信号を生成する（ステップ３−４）。

アドレス信号ラッチ及び返送部１−２１上記のアドレス信号送信タイミング信号を用いてアドレス信号をマスター側に返送する（ステップ３−５）。マスター１−１側は、スレーブ１−２側からのアドレス信号とマスター１−１側で生成したアドレス信号とを比較照合する（ステップ３−６）。

アドレス信号の比較照合の結果、全ビット一致（ＯＫ）の場合、かつリードアクセスの場合、スレーブ１−２から読み出してマスター１−１側のデータラッチ部２−１３に蓄積した読み出しデータを、マスター１−１の内部メモリ２−１２に書き込む（ステップ３−７’）。

アドレス信号の比較照合の結果が全ビット一致（ＯＫ）の場合で、かつライトアクセスの場合、スレーブ１−２側に対し、アドレス信号チェック結果ＯＫの旨を送信し（ステップ３−７）、スレーブ１−２側で受信結果がＯＫか否かを調べ（ステップ３−８）、ＯＫの場合、スレーブ１−２側のデータラッチ部２−２２に蓄積した書き込みデータをメモリ領域１−２４に書き込む（ステップ３−９）。

アドレス信号チェックの結果、アドレス信号の何れかのビットが不一致（ＮＧ）の場合で、かつリードアクセスの場合、マスター１−１側はスレーブ側１−２から読み出してマスター１−１側のデータラッチ部２−１３に蓄積した読み出しデータを、内部メモリ２−１２に取り込むことなく廃棄する（ステップ３−８’）。また、障害アドレス線の情報とアドレス信号チェック不良（ＮＧ）の旨を、スレーブ１−２側に通知し（ステップ３−９’）、障害アドレス線を冗長アドレス線に切り替える（ステップ３−１０’）。

アドレス信号チェック結果が不良（ＮＧ）の場合でかつライトアクセスの場合、スレーブ１−２側に対し、障害アドレス線の情報とアドレスチェック結果不良（ＮＧ）の通知を行い（ステップ３−１０）、スレーブ１−２側ではデータラッチ部２−２２に蓄積した書き込みデータデータを廃棄し（ステップ３−１１）、障害アドレス線を冗長アドレス線に切り替える（ステップ３−１２）。

次に、本発明によるアドレス信号チェック及びアドレス線切り替えのタイミングについて、図４及び図５を参照して説明する。図４はアドレス信号チェックのタイミングチャートを示し、図５はアドレス線切り替えのタイミングチャートを示している。図４において、（ａ）はアドレス信号、（ｂ）はデータ信号、（ｃ）はチップセレクト信号ＣＳ、（ｄ）はライトイネーブル信号ＷＥ、（ｅ）アウトプットイネーブル信号ＯＥ、（ｆ）はアドレス信号出力方向を示している。

スレーブ１−２側のメモリ領域１−２４へのアクセス手順は、図４に示すようにマスター１−１側からアドレス信号、チップセレクト信号ＣＳ及びライトイネーブル信号ＷＥ又はアウトプットイネーブル信号ＯＥを送出し、ライトアクセス時は更に書き込みデータ信号を送出し、スレーブ１−２側はアドレス信号で示されるメモリ領域のデータ信号の読み出し又は書き込みを行う。

アドレス信号は、ライトアクセス又はリードアクセスに対し、１アクセスサイクルの前半部分にてスレーブ１−２側で取り込むため、データ信号の書き込み又は読み出しの動作以降は、スレーブ１−２側に対してアドレス信号を入力し続ける必要がない。そのため、マスター１−２側にアドレス信号を返送するタイミングとして、データ信号の書き込み又は読み出し終了後とすることができる。

そこで、ライトイネーブル信号ＷＥ又はアウトプットイネーブル信号ＯＥをチップセレクト信号ＣＳとともに用いて、アドレス信号方向制御信号を生成し、該アドレス信号方向制御信号によりアドレス信号の出力方向をマスター１−１側の方向とする制御を行う。

ライトアクセス時は、ライトイネーブル信号ＷＥの立ち上がりを検出し、またチップセレクト信号ＣＳがローレベルであるときに、アドレス信号をスレーブ１−２側からマスター１−１側へ出力する方向にアドレス信号送信方向制御を行う。リードアクセス時も同様にアウトプットイネーブル信号ＯＥの立ち上がりを検出し、チップセレクト信号ＣＳがローレベルであるときに、アドレス信号をスレーブ１−２側からマスター１−１側へ出力する方向にアドレス信号方向制御を行う。

次に図５を参照してアドレス線切り替えのタイミングについて説明する。同図の（ａ）はアドレス信号、（ｂ）はアドレス信号出力方向、（ｃ）はアドレスエラー検出結果、（ｄ）はシリアル信号によるエラー情報通知信号、（ｅ）はアドレス線切り替え動作を示している。

マスター１−１側は、図５（ａ）に示すように、通常、ライトアクセス又はリードアクセスのアクセスサイクルの後半にてアドレス信号の比較を行い、その不一致（エラー）結果の情報をスレーブ１−２側に送信するため、通常のアクセス動作を一時中断し、同図（ｄ）に示すように、障害アドレス線情報通知線及び冗長アドレス線１−３を介してシリアル信号によりスレーブ１−２側にアドレス信号比較結果（ＯＫ又はＮＧ）と障害アドレス線情報とを通知する。比較結果不良（ＮＧ）の場合、該通知の後、同図（ｅ）に示すようにアドレス線の切り替えを行う。

アドレス線の切り替え完了後は通常のアクセス動作となる。上述のアドレスチェック機能は、各アクセスサイクルで毎回行う構成とした場合、アクセス時間が長くなってしまい、データ信号の書き込み又は読み出しに要する時間が長くなってしまう。そこで、本構成によってアクセス時間が長くなってしまうのを防ぐために、一定周期毎のタイミング毎に間歇的にアドレスチェックを行う構成とすることにより、それほど長いアクセス時間となることなく、アドレスチェックを行うことが可能となる。

次に本発明の第２の実施例として、クロック同期のデバイスにおけるメモリアクセスのアドレス信号の出力方向制御について説明する。一例としてＳＤＲＡＭのアクセスタイミングについて図６及び図７を参照して説明する。図６はリード時、図７はライト時のタイミングチャートである。

図６及び図７において、(ａ)はロウアドレス及びカラムアドレスのアドレス信号、（ｂ）は読み出しデータ信号、（ｃ）はチップセレクト信号ＣＳ、（ｄ）はロウアドレスストローブ信号ＲＡＳ、（ｅ）はカラムアドレスストローブ信号ＣＡＳ、（ｆ）はライトイネーブル信号ＷＥ、（ｇ）はアドレス信号出力方向を示している。

スレーブ１−２側は、ロウアドレス及びカラムアドレスのアドレス信号を１アクセスサイクルの前半で取り込むため、カラムアドレスを取り込んだ後は、スレーブ１−２側に対し入力し続ける必要がない。そのため、アドレス信号の取り込み終了後に、マスター１−１側にアドレス信号を返信するタイミングとする。

そこで、最後のアドレス信号を取り込むカラムアドレスストローブ信号ＣＡＳを用いてアドレス信号の出力方向制御信号を生成し、該出力方向制御信号によりアドレス信号の出力方向制御を行う。カラムアドレスストローブ信号ＣＡＳの立ち上がりを検出し、またチップセレクト信号ＣＳがローレベルであるときに、アドレス信号をスレーブ１−２側からマスター１−１側に出力する出力方向制御を行い、アドレス信号をマスター１−１側に出力する。マスター１−１側でのアドレスチェック以降の動作は前述の第１の実施例と同様の動作となる。

上述の実施例によれば、アドレス障害の発生時、障害アドレス線情報をスレーブ側にも渡し、マスター側及びスレーブ側の双方で障害アドレス線を冗長アドレス線に切り替えることにより、アドレス障害の発生前と発生後とでアクセス可能なメモリ領域に変動が生じないため、メモリ領域に余分な冗長領域を設けておく必要がなく、また、アドレス障害発生前までアクセスしていたメモリ領域に、アドレス障害発生後も引き続きアクセス可能となり、運用を中断することなく、継続した動作が可能となる。

また、アドレス信号の出力方向を双方向とし、スレーブ側でアドレス信号をラッチした後、マスター側にアドレス信号を返信し、マスター側でスレーブ側から返信されたアドレス信号をチェックすることにより、アドレス信号にパリティチェック符号又は誤り訂正符号等を付することなく、アドレス信号の誤り発生の検出及び障害アドレス線の特定を行うことができる。

また、スレーブ側からマスター側へのアドレス信号の返信を、通常のリードアクセス又はライトアクセスの１アクセスサイクル内の、アドレス信号ラッチ後の任意のタイミングで行うことができるため、通常の運用動作中にアドレス障害の発生を検出することが可能となる。

移動無線通信の無線基地局等は、山間や山奥等の遠隔地に配置されることも多く、障害発生時にすぐに入局することが難しい場合がある。また、同様に海底通信用装置などは障害発生時に引き上げるのに多くの費用と時間が掛かるが、それらの通信装置において、本発明によるアドレス障害発生の検出及びアドレス線の切り替えを行う構成を備えることにより、アドレス障害に対してシステムダウンとなることなく、継続した運用動作が可能となる。

本発明のバスシステムの主要部の構成例を示す図である。 本発明のバスシステムの第１の実施例の構成を示す図である。 本発明のバスシステムの第１の実施例の動作フローを示す図である。 本発明の第１の実施例のアドレス信号チェックのタイミングチャートを示す図である。 本発明の第１の実施例のアドレス線切り替えのタイミングチャートを示す図である。 本発明の第２の実施例のアドレス信号チェックのタイミングチャートを示す図である。 本発明の第２の実施例のアドレス信号チェックのタイミングチャートを示す図である。 従来のバスシステムでのバス障害チェックの構成例を示す図である。 従来のアドレス障害に対する構成例を示す図である。 従来のメモリアクセスにおける障害処理の構成を示す図である。

符号の説明

１−１ バスマスター
１−１１ アドレス生成部
１−１２ アドレス照合部
１−１３ アドレス線切り替え信号生成部
１−１４ アドレス線切り替え部
１−１５ 切り替えスイッチ
１−２ バススレーブ
１−２１ アドレスラッチ及び返送部
１−２２ アドレス線切り替え信号受信・生成部
１−２３ アドレス線切り替え部
１−２４ メモリ領域
１−３ 障害アドレス線情報通知線及び冗長アドレス線
Ａ０，Ａ１，・・・Ａｎ アドレス線
Ｄ０〜Ｄｎ データ線

Claims (4)

1. データ転送元の第１のユニットとデータ転送先の第２のユニットとが
   アドレスバス及びデータバスで接続されるバスシステムにおいて、
   前記第１又は第２のユニットから前記アドレスバス上に送信されたアドレス信号のエラーを検出し、かつ、該エラーがアドレスバスの各アドレス線の何れに発生したのかを、前記第１又は第２のユニットの何れか一方で特定する障害アドレス線特定手段と、
   前記障害アドレス線特定手段で特定した障害アドレス線の情報を、前記第１又は第２のユニットの他方のユニットに通知する障害アドレス線情報通知手段と、
   前記障害アドレス線特定手段で特定され、かつ、障害アドレス線情報通知手段で通知された障害アドレス線を、前記第１及び第２のユニットの双方でそれぞれ冗長アドレス線に切り替えるアドレス線切り替え手段と
   を備えたことを特徴とするバスシステム。
2. データ転送元の第１のユニットとデータ転送先の第２のユニットとがアドレスバス及びデータバスで接続されるバスシステムにおいて、
   前記第１又は第２のユニットの一方から前記アドレスバスを介して送信され、前記第１又は第２のユニットの他方で受信されたアドレス信号
   を、該他方のユニットから前記一方のユニットへ前記アドレスバスを介して返送するアドレス信号返送手段と、
   前記第１又は第２のユニットの一方において、前記アドレスバスに送信したアドレス信号と、前記他方のユニットからアドレスバスを介して返送されたアドレス信号とを比較照合し、該比較照合の結果により、アドレス信号のエラーがアドレスバスの各アドレス線の何れに発生したかを特定する障害アドレス線特定手段と
   を備えたことを特徴とするバスシステム。
3. 前記障害アドレス線情報通知手段の信号線と前記冗長アドレス線とを、同一の信号線で共用化したことを特徴とする請求項１に記載のバスシステム。
4. データ転送元の第１のユニットとデータ転送先の第２のユニットとがアドレスバス及びデータバスで接続されるバスシステムのバス障害対処方法において、
   前記第１又は第２のユニットの一方から前記アドレスバス上に送信されたアドレス信号を前記第１又は第２のユニットの他方で受信した後、該アドレスバスを通して該アドレス信号を前記第１又は第２の他方のユニットから一方のユニットへ返送するアドレス信号返送ステップと、
   前記第１又は第２のユニットの一方で、前記アドレスバス上に送信したアドレス信号と、前記他方のユニットからアドレスバスを介して返送されたアドレス信号とを比較照合し、該比較照合の結果により、アドレス信号のエラーがアドレスバスの各アドレス線の何れに発生したかを特定する障害アドレス線特定ステップと、
   前記アドレスエラー線特定ステップで特定した障害アドレス線の情報を、前記第１又は第２のユニットの他方に通知する障害アドレス線情報通知ステップと、
   前記第１又は第２のユニットの一方で障害アドレス線特定ステップにより特定した障害アドレス線を冗長アドレス線に切り替え、かつ、前記第１又は第２のユニットの他方で前記障害アドレス線情報通知ステップにより通知された障害アドレス線を冗長アドレス線に切り替えるアドレス線切り替えステップと
   を含むことを特徴とするバス障害対処方法。

Images