JPS58129662A - 障害検出方式 - Google Patents
障害検出方式Info
- Publication number
- JPS58129662A JPS58129662A JP57012994A JP1299482A JPS58129662A JP S58129662 A JPS58129662 A JP S58129662A JP 57012994 A JP57012994 A JP 57012994A JP 1299482 A JP1299482 A JP 1299482A JP S58129662 A JPS58129662 A JP S58129662A
- Authority
- JP
- Japan
- Prior art keywords
- read
- test data
- storage device
- data
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｌａ） 発明の技術分野
本発明は障害検出方式、特に主記憶装置から誤り検出符
号を抽出し、受信装置に転送する処理装置と、該処理装
置から転送された誤り検出符号から誤りを検出する機能
を具備する受信装置とを有する情報処理システムにおけ
る障害検出方式に関す。
号を抽出し、受信装置に転送する処理装置と、該処理装
置から転送された誤り検出符号から誤りを検出する機能
を具備する受信装置とを有する情報処理システムにおけ
る障害検出方式に関す。
（１）） 従来技術と問題点
第１図は、この種情報処理システムにおける、従来ある
障害検出方式の一例を示す図である。第１図において、
処理装置ｌが主記憶装置２に格納する書込データは、パ
リティ符号作成回路４に入力され、公知のパリティ検査
剤に基づくパリティ符号に麦換された後、アドレスおよ
び書込読取制御信号と共に主記憶装置２に入力され、該
アドレスに格納される０次に処理装置１がアドレスおよ
び書込読取制御信号を主記憶装置２に入力して抽出した
読取データが受信装置３に転送されると、該受信装置３
に設けられているパリティ検査回路５が、受信した読取
データを前記パリティ検査剤に基づき誤りの有無を検査
する。処理装置１がかかるパリティ検査回路５の検証を
行う場合には、正常なパリティ符号および故意に誤りを
含ませたパリティ符号をパリティ検査回路５に入力し、
正しいパリティ検査結果が得られるか否かを確認する姑
要がある。然し処理装置１が主記憶装置２から抽出して
、パリティ検査回路５に入力し得る読取データは、何れ
も前述の如くパリティ符号作成回路４により作成された
正しいパリティ符号であり、誤りを含んだパリティ符号
に対する１＜リテイ検査回路５の動作を検証することは
不可能である。
障害検出方式の一例を示す図である。第１図において、
処理装置ｌが主記憶装置２に格納する書込データは、パ
リティ符号作成回路４に入力され、公知のパリティ検査
剤に基づくパリティ符号に麦換された後、アドレスおよ
び書込読取制御信号と共に主記憶装置２に入力され、該
アドレスに格納される０次に処理装置１がアドレスおよ
び書込読取制御信号を主記憶装置２に入力して抽出した
読取データが受信装置３に転送されると、該受信装置３
に設けられているパリティ検査回路５が、受信した読取
データを前記パリティ検査剤に基づき誤りの有無を検査
する。処理装置１がかかるパリティ検査回路５の検証を
行う場合には、正常なパリティ符号および故意に誤りを
含ませたパリティ符号をパリティ検査回路５に入力し、
正しいパリティ検査結果が得られるか否かを確認する姑
要がある。然し処理装置１が主記憶装置２から抽出して
、パリティ検査回路５に入力し得る読取データは、何れ
も前述の如くパリティ符号作成回路４により作成された
正しいパリティ符号であり、誤りを含んだパリティ符号
に対する１＜リテイ検査回路５の動作を検証することは
不可能である。
ｔｅｌ 発明の目的
本発明の目的は、前述の如き従来ある障害検出方式の欠
点を除去し、受信装置の具備する誤り検出機能を完全に
検証可能な手段を実現することに在る。
点を除去し、受信装置の具備する誤り検出機能を完全に
検証可能な手段を実現することに在る。
１ｄｌ 発明の構成
この目的は、主記憶装置から誤り検出符号を抽出し、受
信装置に転送する処理装置と、該処理装置から転送され
た誤り検出符号から誤りを検出する機能を具備する受信
装置とを有する情報処理システムにおいて、前記受信装
置の誤り検出機能を検証する試験データを格納する読取
専用記憶装置と、試験指令を受信時に該読取専用記憶装
置から前記試験データを抽出し、前記受信装置に転送す
る手段とを前記処理装置に設けることにより達成される
。
信装置に転送する処理装置と、該処理装置から転送され
た誤り検出符号から誤りを検出する機能を具備する受信
装置とを有する情報処理システムにおいて、前記受信装
置の誤り検出機能を検証する試験データを格納する読取
専用記憶装置と、試験指令を受信時に該読取専用記憶装
置から前記試験データを抽出し、前記受信装置に転送す
る手段とを前記処理装置に設けることにより達成される
。
ｔｅｌ 発明の実施例
以下、本発明の一実施例を図面により説明する。
第２図は本発明の一実施例による障害検出方式を示す図
である。なお、全図を通じて、同一符号は同一対象物を
示す。第２図においては、処理装置１に試験データを格
納した読取専用記憶装置６と、該読取専用記憶装置６か
ら抽出される試験データと主記憶装置２から抽出される
読取データとを選択するゲート７．８および９とが新に
設けられている。読取専用記憶装置６に格納されている
試験データは、パリティ検査回路５を検証するに必要な
各種の正常なパリティ符号、および各種の誤りを含んだ
符号により構成されている。処理装置１が主記憶装置２
に書込データを格納する場合には、書込データはパリテ
ィ符号作成回路４に入力し、所要のアドレスおよび書込
読取制御信号を主記憶装置２に入力することにより、第
１図におけると同様に処理される。また処理装置１が主
記憶装置２から読取データを抽出する場合には、所要の
アドレスおよび書込読取制御信号を主記憶装置２に人力
することにより、抽出された読取データはグーＩ・７に
伝達される。なお人力されたアドレスは読取専用記憶装
置６にも伝達されて、対応する試験データが抽出される
が、この場合には試験信号がケート７および９に入力さ
れないので、ゲート７が導通状態、ゲート８が阻止状態
となり、読取データのみがゲート８を介して受信装置３
に伝達され、パリティ検査回路５により所定のパリティ
検査を実施される。一方処理装置ｌが受信装置３のパリ
ティ検査回路５を検証する場合には、所要のアドレスを
読取専用記憶装置６に入力すると共に、試験信号をゲー
ト７および９に入力する。その結果読取専用記憶装置６
から所要の試験データが抽出され、ゲート９および８を
経由して受信装置３のパリティ検査回路５に入力される
。入力された該試験データに対するパリティ検査結果を
監察することにより、パリティ検査回路５の検証が実施
される。
である。なお、全図を通じて、同一符号は同一対象物を
示す。第２図においては、処理装置１に試験データを格
納した読取専用記憶装置６と、該読取専用記憶装置６か
ら抽出される試験データと主記憶装置２から抽出される
読取データとを選択するゲート７．８および９とが新に
設けられている。読取専用記憶装置６に格納されている
試験データは、パリティ検査回路５を検証するに必要な
各種の正常なパリティ符号、および各種の誤りを含んだ
符号により構成されている。処理装置１が主記憶装置２
に書込データを格納する場合には、書込データはパリテ
ィ符号作成回路４に入力し、所要のアドレスおよび書込
読取制御信号を主記憶装置２に入力することにより、第
１図におけると同様に処理される。また処理装置１が主
記憶装置２から読取データを抽出する場合には、所要の
アドレスおよび書込読取制御信号を主記憶装置２に人力
することにより、抽出された読取データはグーＩ・７に
伝達される。なお人力されたアドレスは読取専用記憶装
置６にも伝達されて、対応する試験データが抽出される
が、この場合には試験信号がケート７および９に入力さ
れないので、ゲート７が導通状態、ゲート８が阻止状態
となり、読取データのみがゲート８を介して受信装置３
に伝達され、パリティ検査回路５により所定のパリティ
検査を実施される。一方処理装置ｌが受信装置３のパリ
ティ検査回路５を検証する場合には、所要のアドレスを
読取専用記憶装置６に入力すると共に、試験信号をゲー
ト７および９に入力する。その結果読取専用記憶装置６
から所要の試験データが抽出され、ゲート９および８を
経由して受信装置３のパリティ検査回路５に入力される
。入力された該試験データに対するパリティ検査結果を
監察することにより、パリティ検査回路５の検証が実施
される。
以上の説明から明らかな如く、本実施例によれば、処理
装置ｌの読取専用記憶装置６に所要の試験データを予め
格納しておくことにより、パリティ検査回路５に必要と
する各種正常並びに誤りを含んだ試験データが入力され
、所望の検証が可能となる。
装置ｌの読取専用記憶装置６に所要の試験データを予め
格納しておくことにより、パリティ検査回路５に必要と
する各種正常並びに誤りを含んだ試験データが入力され
、所望の検証が可能となる。
なお、第２図はあく迄本発明の一実施例に過ぎず、例え
ば読取データおよび試験データの伝達経路は図示される
ものに限定されることは無く、他に幾多の変形が考慮さ
れるが、何れの場合にも本発明の効果は変らない、また
検証対象となるパリティ検査回路は１組に限定されるこ
とは無く、任意組数を検証する場合にも、本発明の効果
は変らない。更に書込データおよび読取データに施され
る誤り検査側はパリティ検査側に限定されぬことは言う
迄も無い。
ば読取データおよび試験データの伝達経路は図示される
ものに限定されることは無く、他に幾多の変形が考慮さ
れるが、何れの場合にも本発明の効果は変らない、また
検証対象となるパリティ検査回路は１組に限定されるこ
とは無く、任意組数を検証する場合にも、本発明の効果
は変らない。更に書込データおよび読取データに施され
る誤り検査側はパリティ検査側に限定されぬことは言う
迄も無い。
（ｆｌ 発明の効果
以上、本発明によれば、前記情報処理システムにおいて
、受信装置の具備する誤り検出機能を完全に検証可能な
手段が実現され、情報処理システＪ、の信頼性が向上す
る。
、受信装置の具備する誤り検出機能を完全に検証可能な
手段が実現され、情報処理システＪ、の信頼性が向上す
る。
第１図は従来ある障害検出方式の一例を示す図、第２図
は本発明の一実施例による障害検出方式を示す図である
。 図において、■は処理装置、２は主記憶装置、３は受信
装置、４はパリティ符号作成回路、５はパリティ検査回
路、６は読取専用記憶装置、７．８および９はゲート、
を示す。 第 １ 口 ＄ ２ 図
は本発明の一実施例による障害検出方式を示す図である
。 図において、■は処理装置、２は主記憶装置、３は受信
装置、４はパリティ符号作成回路、５はパリティ検査回
路、６は読取専用記憶装置、７．８および９はゲート、
を示す。 第 １ 口 ＄ ２ 図
Claims (1)
- 主記憶装置から誤り検出符号を抽出し、受信装置に転送
する処理装置と、該処理装置から転送された誤り検出符
号から誤りを検出する機能を具備する受信装置とを有す
る情報処理システムにおいて、前記受信装置の誤り検出
機能を検証する試験データを格納する読取専用記憶装置
と、試験指令を受信時に該読取専用記憶装置から前記試
験データを抽出し、前記受信装置に転送する手段とを前
記処理装置に設けることを特徴とする障害検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57012994A JPS58129662A (ja) | 1982-01-29 | 1982-01-29 | 障害検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57012994A JPS58129662A (ja) | 1982-01-29 | 1982-01-29 | 障害検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58129662A true JPS58129662A (ja) | 1983-08-02 |
Family
ID=11820753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57012994A Pending JPS58129662A (ja) | 1982-01-29 | 1982-01-29 | 障害検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58129662A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0414149A (ja) * | 1990-05-08 | 1992-01-20 | Yamatake Honeywell Co Ltd | パリティチェック回路のテスト装置 |
-
1982
- 1982-01-29 JP JP57012994A patent/JPS58129662A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0414149A (ja) * | 1990-05-08 | 1992-01-20 | Yamatake Honeywell Co Ltd | パリティチェック回路のテスト装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101110047B (zh) | 存储器重放机制 | |
| CN104699576B (zh) | 串行通信测试装置、包括该装置的系统及其方法 | |
| US4621364A (en) | Circuit arrangement for recording the addresses of storage cells with erroneous content | |
| EP0130429B1 (en) | Failure detection apparatus | |
| JPS58129662A (ja) | 障害検出方式 | |
| US4225959A (en) | Tri-state bussing system | |
| CA1098164A (en) | Apparatus and method for noise immunity for control signals in electrostatographic processing machines | |
| JPS6329299B2 (ja) | ||
| JPH01280838A (ja) | パリティ再生自己チェッキング | |
| JPS6037934B2 (ja) | 記憶装置の診断方式 | |
| CN111367838A (zh) | 用于检测数据存储系统的方法、设备和数据存储系统 | |
| US3428944A (en) | Error correction by retransmission | |
| US7201325B1 (en) | Microprocessor card including a hard-wired communication circuit | |
| JPS60188000A (ja) | 読み出し専用メモリ | |
| JPS61110243A (ja) | 誤り訂正及び検出回路の診断方式 | |
| JPH07152497A (ja) | ディスク制御装置 | |
| JPH01273450A (ja) | データ誤り検出回路試験方式 | |
| JPS628826B2 (ja) | ||
| JPH03126124A (ja) | ディスクサブシステム | |
| JPS63161741A (ja) | デ−タ伝送システム | |
| JPH061452B2 (ja) | データチェック回路 | |
| JPH04145556A (ja) | ２重化メモリの監視方式 | |
| JPS6142304B2 (ja) | ||
| JPH03154951A (ja) | データ処理装置 | |
| JPH01116747A (ja) | キャッシュｌｓｉ |