JPH0627922A - 文字パターン表示制御装置 - Google Patents

Abstract

(57)【要約】 【目的】本発明の目的はパイプライン処理を利用してア
ウトライン・フォント方式のフォント生成処理の高速化
を実現して、結果的に文字パターン表示処理の高速化を
図ることができる文字パターン表示制御装置を提供する
ことにある。 【構成】フォント生成回路のＣＰＵインターフェース２
０はベクトル演算処理を実行し、ベクトルデータを展開
するベクトル展開回路２２、輪郭描画処理を実行する輪
郭描画回路２４および描画されたアウトラインデータに
塗潰し処理を実行して得られるフォントデータを転送す
る塗潰し回路２６のそれぞれをパイプライン処理により
制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、特にアウトライン・フ
ォント方式の文字パターンをディスプレイに表示する文
字パターン表示制御装置に関する。

【０００２】

【従来の技術】従来、文書作成装置等では、作成・編集
した文字をディスプレイに表示したり、プリンタにより
印刷するためには、各文字毎の文字パターンを生成する
ことが必要である。文字パターン生成方式として、文字
形状に対応するベクトルデータから輪郭（アウトライ
ン）データを展開し、さらにドットフォント（ドットパ
ターン）データを展開するアウトライン・フォント方式
が周知である。

【０００３】このような文字パターン生成処理により得
られたフォントデータを、ディスプレイを制御する表示
コントローラに転送し、ビデオメモリ（ＶＲＡＭ）に展
開する。表示コントローラは、ＶＲＡＭから読出した表
示データ（フォントデータ）をディスプレイに表示する
処理を実行する。

【０００４】ところで、アウトライン・フォント方式の
表示制御処理では、フォントデータを生成するフォント
生成処理に時間を要するため、相対的に表示処理速度が
低速である。このため、高速化する技術が必要不可欠で
ある。

【０００５】

【発明が解決しようとする課題】従来、データ処理の高
速化の実現手段として、パイプライン処理を利用した並
列処理方式が周知である。パイプライン処理では、処理
全体を複数のステージ（ステップ）に分割した場合に、
各ステージの処理時間がパイプラインピッチと呼ばれる
一定の間隔内に収まる必要がある。仮に、処理時間の多
い例外的な処理が頻繁に発生すると、パイプライン内の
データの流れが乱れ、各ステージの処理に空き状態が増
大する。このため、パイプライン処理全体の処理速度が
低下し、高速化の利点を損なうという問題点がある。

【０００６】ところで、前記のようなアウトライン・フ
ォント方式の表示制御処理では、１つのベクトルデータ
が幾つの輪郭点に展開されるかは、文字毎の各ベクトル
データに依存して多様である。したがって、ベクトルデ
ータから輪郭描画処理を行なう処理時間が多様化し、単
に従来のパイプライン処理を利用するだけでは、高速化
の実現は極めて困難である。

【０００７】本発明の目的は、パイプライン処理を利用
してアウトライン・フォント方式のフォント生成処理の
高速化を実現して、結果的に文字パターン表示処理の高
速化を図ることができる文字パターン表示制御装置を提
供することにある。

【０００８】

【課題を解決するための手段】本発明は、ベクトルデー
タを展開するベクトル展開手段、ベクトルデータに基づ
いて輪郭描画処理を実行する輪郭描画手段およびフォン
トイメージデータを表示制御手段に転送する塗潰し／転
送手段のそれぞれをパイプライン処理により実行するフ
ォント生成手段を備えた文字パターン表示制御装置であ
る。

【０００９】

【作用】本発明では、ベクトル展開手段は文字毎の座標
データに対してベクトル演算処理を実行し、ベクトルデ
ータを展開する。輪郭描画手段は、ベクトルデータに基
づいて輪郭描画処理を実行する。塗潰し／転送手段は、
輪郭描画手段により描画されたアウトラインデータに塗
潰し処理を実行して得られるフォントイメージデータを
表示制御手段に転送する。インターフェース手段は、ベ
クトル展開手段、輪郭描画手段および塗潰し／転送手段
のそれぞれをホストコンピュータからのパイプライン処
理により制御する。

【００１０】

【実施例】以下図面を参照して本発明の実施例を説明す
る。

【００１１】図１は同実施例に係わる文書作成装置の要
部を示すブロック図である。本装置は、システムバス１
に接続されたＣＰＵ２、メモリ３、バス制御回路４、フ
ォント生成回路５および表示制御回路６を有する。ＣＰ
Ｕ２は文書作成処理および装置全体の制御を実行する。
メモリ３はＣＰＵ２の処理に必要な文書データ等の各種
データを格納する。バス制御回路４はシステムバス１の
データ転送およびバス使用権の調停等の制御を実行す
る。

【００１２】フォント生成回路５は本発明の要旨に係わ
る要素であり、ＣＰＵ２の制御によりパイプライン処理
を利用したフォント生成処理を実行する。フォント生成
回路５は生成したフォントイメージデータを専用データ
バス９を通じて表示制御回路６に転送する。ここで、フ
ォント生成回路５は、フォントイメージデータに付随す
る転送先座標、矩形領域のサイズ、クリッピングエリア
を指示するためのパラメータ等の転送制御情報を、専用
データバス９を通じて表示制御回路６に転送する。

【００１３】表示制御回路６は、フォント生成回路５か
ら転送されるデータに基づいて、ＣＲＴディスプレイ８
の画面に指定文字を表示するために必要な表示データを
制御する回路である。表示制御回路６はビデオメモリ
（ＶＲＡＭ）７に表示データを転送し、このＶＲＡＭ７
から読出して表示信号に変換する。

【００１４】フォント生成回路５は、パイプライン処理
の複数のステージに相当する複数のブロック（回路ユニ
ット）に分割した構成からなる。具体的には、図２に示
すように、フォント生成回路５は、ＣＰＵインターフェ
ース２０、フォントメモリ２１、ベクトル展開回路２
２、ＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕ
ｔ）バッファ回路２３、輪郭描画回路２４、バッファメ
モリ２５、塗潰し回路２６およびインターフェース２７
を備えている。

【００１５】ＣＰＵインターフェース２０はシステムバ
ス１に接続されており、ＣＰＵ２の指示によりベクトル
展開回路２２、輪郭描画回路２４および塗潰し回路２６
の各ブロックを制御するためのインターフェースであ
る。フォントメモリ２１は、予め文字毎の圧縮されたベ
クトルデータ（文字形状に対応する座標位置データ）又
は輪郭数等の特殊データを格納したＲＯＭである。

【００１６】ベクトル展開回路２２は、ＣＰＵ２から指
示された文字コードに対応するベクトルデータをフォン
トメモリ２１から読出し、ベクトル演算処理を実行す
る。具体的には、圧縮されているベクトルデータや特殊
コードを伸長・デコードする。さらに、下記行列式等に
より、拡大・縮小・回転・斜体・鏡像等の変形処理を行
列演算により行なう。ベクトル展開回路２２は、１クロ
ックで１ベクトルデータの処理が可能である。

【００１７】

【数１】 ＦＩＦＯバッファ回路２３は、例えば２段のＦＩＦＯと
１段の比較器付きバッファ回路から構成されている。比
較器付きバッファ回路はベクトルデータのＸ方向・Ｙ方
向成分の増分比較を実行し、次ステージである輪郭描画
回路２４の増分解析ユニット（図４を参照）に増分・始
点終点データをセットする。

【００１８】輪郭描画回路２４は、ベクトル展開回路２
２により展開されたベクトルデータから輪郭（アウトラ
イン）データをバッファメモリ２５に描画する回路であ
る。同実施例では、アウトラインの輪郭は折線近似され
ており、その描画には高速な直線描画アルゴリズムとし
て知られている増分解析法が用いられる。輪郭描画回路
２４は、１クロックで文字輪郭（アウトライン）を１ド
ットづつ、バッファメモリ２５に書込むパイプラインユ
ニットである。

【００１９】塗潰し回路２６は、１ステップでバッファ
メモリ２５からアウトライン・フォントの輪郭イメージ
データ（ラスタイメージ）を１データ単位（１バイト）
で読出し、さらに内部を塗潰して転送するパイプライン
ユニットである。

【００２０】インターフェース２７は、塗潰し回路２６
からのフォントデータを、データバス９を通じて矩形エ
リア単位にブロック転送する。ここで、データバス９は
例えば１６ビットのデータ用バスと５ビットのアトリビ
ュートバスからなる。インターフェース２７は、フォン
トデータの転送前に文字毎の転送先座標、転送サイズ
（矩形領域のサイズ）、クリッピングエリア座標、コマ
ンド等をパケットとして、表示制御回路６に転送する。

【００２１】ベクトル展開回路２２は具体的には、図３
に示すように、データ読出しユニット３０、リフレッシ
ュ制御ユニット３１、フォントデータ・バスコントロー
ラ３２、アライメント変換ユニット３３、プリデコーダ
ユニット３４、デコーダ３５，３６、変形行列演算ユニ
ット３７、オフセット加算ユニット３８および間引きユ
ニット３９を有する。

【００２２】データ読出しユニット３０は、指定文字コ
ードに対応するフォントメモリ２１のアドレスを計算し
て、フォントメモリ２１から文字毎のベクトルデータを
１ワード単位で読出す。バスコントローラ３２は、フォ
ントメモリバスの使用権の調停を実行し、ＣＰＵ２から
のアクセス要求に応じてフォントメモリ２１の直接読み
書きを可能にする。

【００２３】アライメント変換ユニット３３は、データ
読出しユニット３０により読出されたワード単位のデー
タをバイト単位で次のステージに送り出す。例えばデー
タの開始アドレスが奇数アドレスであれば、偶数アドレ
スのデータを読み捨てる処理を行なう。プリデコーダユ
ニット３４は、読出されたデータが特殊コードであるか
又はベクトルデータであるかを識別する。特殊コードで
あれば、次ステージ以降で必要なコマンド・データをセ
ットする。ここで、特殊コードには、輪郭数、ベクトル
データ数等の特殊なデータと繰り返し，反転等のコマン
ドがある。

【００２４】ベクトルデータの場合には、文字・輪郭の
最初のデータのときに、輪郭数やベクトル数等の必要な
データをレジスタにセットする。それ以外は単なるシフ
トレジスタとなり、ただデータ数のカウント動作を繰り
返す。

【００２５】デコーダ３５は、特殊コードを解読するデ
コーダ３６からの繰り返しコード、反転コード等のコマ
ンドに従って、ベクトルデータを出力する。また、座標
データの場合には、差分座標データを通過させて、同時
にヒンティングに必要なフラグを追加する。絶対座標デ
ータ（ワールド座標）は次ステージに必要なデータに変
換してセットする。

【００２６】変形行列演算ユニット３７は、例えば１６
ビット固定小数点を要素とする２×２の行列の積和演算
を並列計算する。変形行列演算ユニット３７は、例えば
４個の積和演算器を有し、この中には並列乗算を行なう
乗算器を含む。

【００２７】オフセット加算ユニット３８は、例えば符
号付き１５ビットの固定小数点データである絶対座標
値、相対座標値、平行移動値の３入力を加算し、絶対座
標を出力する。間引きユニット３９はビュー座標値を比
較し、不要なベクトルの間引きを実行し、次ステージの
ＦＩＦＯ２３がフルでなければデータ・フラグをセット
する。

【００２８】輪郭描画回路２４は具体的には、図４に示
すように、ＦＩＦＯ２３の最終段（比較器付きバッファ
回路）に接続された増分解析ユニット４０、クリッピン
グユニット４１、アドレス変換ユニット４２およびメモ
リ書込みユニット４３を有する。

【００２９】増分解析ユニット４０は、増分解析処理と
ドットカウントを実行してオフセットを加算し、ベクト
ルデータを１ドット毎の座標データに変換する。このア
ルゴリズムは微分（除算）やコンパレータの無い独自の
高速アルゴリズムである。

【００３０】クリッピングユニット４１は、描画座標が
クリッピングエリア内か否かを判断し、座標をビュー座
標に変換し、データ・フラグを次ステージにセットす
る。アドレス変換ユニット４２は座標データをバッファ
メモリに書込むべきアドレスとデータに変換する。メモ
リ書込みユニット４３は、バッファメモリ２５がアクセ
ス可能な状態で、描画データを書込む処理を実行する。

【００３１】塗潰し回路２６は具体的には、図５に示す
ように、メモリ消去ユニット５０、メモリ読出しユニッ
ト５１、塗潰しユニット５２および転送バッファユニッ
ト５３を有する。

【００３２】メモリ消去ユニット５０はバッファメモリ
２５の内容を０クリアする。メモリ読出しユニット５１
は、バッファメモリ２５から塗潰しプレーンと輪郭プレ
ーンを読出し、アドレスをインクリメントする。塗潰し
ユニット５２は、塗潰しプレーンのデータを所定のアル
ゴリズムで塗潰す処理を実行する。転送バッファユニッ
ト５３は、塗潰しプレーンと輪郭プレーンとを合成し、
１ワード分蓄えた後にフォントデータをインターフェー
ス２７に出力する。

【００３３】次に、同実施例の動作を説明する。

【００３４】先ず、図１に示すように、ＣＰＵ２は文書
作成処理により作成した文書データをメモリ３に格納
し、文書データの各文字をＣＲＴディスプレイ８の画面
に表示する処理を実行する。即ち、ＣＰＵ２は表示すべ
き文字コードを出力し、フォント生成回路５と表示制御
回路６に対して、文字コードに対応する指定文字の表示
を指示する。

【００３５】フォント生成回路５では、図６のステップ
Ｓ１に示すように、ベクトル展開回路２２はフォントメ
モリ２１からＣＰＵ２により指定された文字コードに対
応するベクトルデータ（座標データ）を読出す。ベクト
ル展開回路２２は、フォントメモリ２１からのベクトル
データに基づいてベクトル演算処理を実行し、ＣＰＵ２
から指定された文字コードに対応するベクトル・フォン
トを展開する（ステップＳ２）。

【００３６】輪郭描画回路２４はベクトル展開回路２２
により展開されたベクトル・フォントから輪郭を有する
アウトライン・フォントを描画し、バッファメモリ２５
にフォントデータ（ドットイメージ）を展開する（ステ
ップＳ３）。塗潰し回路２６はバッファメモリ２５から
フォントデータを読出し、塗潰し処理を実行した後にイ
ンターフェース２７に出力する（ステップＳ４）。

【００３７】インターフェース２７は塗潰し回路２６か
らのフォントデータを表示制御回路６に転送する（ステ
ップＳ５）。表示制御回路６はフォント生成回路５から
転送されるフォントデータをＶＲＡＭ７に表示データと
して展開する（ステップＳ６）。さらに、表示制御回路
６はＶＲＡＭ７からの表示データを表示信号に変換し、
ＣＲＴディスプレイ８の画面に指定文字を表示する（ス
テップＳ７）。

【００３８】このようにして、ＣＰＵ２から指定された
文字コードに対応するアウトライン方式のフォントデー
タを生成し、表示制御回路６に転送することにより、デ
ィスプレイ８の画面に指定文字を表示することができ
る。

【００３９】ここで、本発明では、フォント生成回路５
は、ＣＰＵインターフェース２０によりパイプライン制
御されるベクトル展開回路２２、輪郭描画回路２４およ
び塗潰し回路２６の各パイプラインユニットを有するパ
イプライン構成である。したがって、パイプライン処理
を利用した並列処理方式を適用して、フォントデータの
生成処理を高速化することができる。

【００４０】さらに、フォント生成回路５において、ベ
クトル展開回路２２と輪郭描画回路２４とはＦＩＦＯバ
ッファ回路２３により接続されている。ＦＩＦＯバッフ
ァ回路２３を設けることにより、ベクトル展開回路２２
と輪郭描画回路２４の各ブロック間での処理タイミング
が相違し、これによるパイプライン処理の乱れを防止す
ることができる。特に、ベクトル展開回路２２と輪郭描
画回路２４の各平均処理時間がほぼ同じ場合に、その効
果は最も顕著である。

【００４１】ＦＩＦＯバッファ回路２３は１クロックを
使用して、次ステージが非レディ（ＮＯＴ ＲＥＡＤ
Ｙ）の場合でもＦＩＦＯに空きがあればデータを受けと
り、内部に蓄える。また、次ステージがレディの場合に
は、最も古いデータから順に出力するように構成されて
いる。

【００４２】ところで、ＦＩＦＯバッファ回路２３は文
字サイズにより異なるが、通常では２段のＦＩＦＯを有
する。実際には、ＦＩＦＯの段数の大小が問題となる文
字サイズは、例えば明朝体アウトラインフォントでは約
３０² ドット前後である。この程度の文字サイズの場合
には、輪郭描画回路２４のブロックの処理時間は指数分
布で近似できることは、実際のデータ調査により知られ
ている。即ち、輪郭描画回路２４の処理時間はドット数
に比例するので、処理時間が指数分布をしていると考え
てよい。ベクトル展開回路２２のベクトル演算処理時間
についても同様であり、ベクトル展開回路２２のデータ
出力時間の間隔も指数分布と仮定することができる。

【００４３】以上のような、ベクトル展開回路２２と輪
郭描画回路２４の各平均処理時間の確率分布が統計学的
に均質であると仮定すると、輪郭描画回路２４の稼働率
Ｐを計算により求めることができる。ここで、輪郭描画
回路２４のトラフィック密度ＴはＦＩＦＯ内のデータ数
の増加率に等しいことが知られている。トラフィック密
度Ｔは処理を待つ側と待たされる側の処理時間の比率で
あり、下記式（１）に示す。

【００４４】Ｔ＝Ｔｃ／Ｔｖ…（１） ここで、Ｔｃはベクトル展開回路２２でのベクトル演算
の平均処理時間であり、Ｔｖは輪郭描画回路２４の輪郭
描画の平均処理時間である。このトラフィック密度Ｔが
ほぼ「１」、即ちベクトル展開回路２２と輪郭描画回路
２４の各平均処理時間がほぼ同じときに、ＦＩＦＯバッ
ファ回路２３の段数が重要となる。ここで、ＦＩＦＯバ
ッファ回路２３の段数をＮｆとした場合に、輪郭描画回
路２４の稼働率Ｐは下記式（２）に示すように求められ
る。

【００４５】Ｐ＝（Ｎｆ＋１）／（Ｎｆ＋２）…（２） 即ち、ＦＩＦＯバッファ回路２３の段数Ｎｆが「０」、
即ちＦＩＦＯバッファ回路２３が設けられていない場合
には、Ｐは１／２となる。即ち、輪郭描画回路２４の処
理能力は半減となる。Ｐは段数Ｎｆが「２」のとき「７
５％」で、段数Ｎｆが「３」のとき「８０％」となる。
しかし、３段以上のＦＩＦＯの場合には、ゲート数が多
くなる割にＰの効果向上が少ないため、ＦＩＦＯの段数
は２段が最適と考えられる。

【００４６】

【発明の効果】以上詳述したように本発明によれば、ア
ウトライン・フォント方式のフォント生成処理をパイプ
ライン構成の回路により実現することができる。したが
って、パイプライン処理を利用してアウトライン・フォ
ント方式のフォント生成処理の高速化を実現して、結果
的に文字パターン表示処理の高速化を図ることができ
る。

【図面の簡単な説明】

【図１】本発明の実施例に係わる文書作成装置の要部を
示すブロック図。

【図２】同実施例のフォント生成回路の構成を示すブロ
ック図。

【図３】同実施例のベクトル展開回路の構成を示すブロ
ック図。

【図４】同実施例の輪郭描画回路の構成を示すブロック
図。

【図５】同実施例の読出し回路の構成を示すブロック
図。

【図６】同実施例の動作を説明するためのフローチャー
ト。

【符号の説明】

２…ＣＰＵ、５…フォント生成回路、６…表示制御回
路、７…ＶＲＡＭ、８…ＣＲＴディスプレイ、２１…フ
ォントメモリ、２２…ベクトル展開回路、２３…ＦＩＦ
Ｏバッファ回路、２４…輪郭描画回路、２５…バッファ
メモリ、２６…塗潰し回路。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ビデオメモリ手段に展開されたフォント
   イメージデータを読出して、ディスプレイの画面に表示
   するための表示制御手段と、 前記フォントイメージデータに対応する文字毎の座標デ
   ータを格納したフォントメモリ手段と、 このフォントメモリ手段から読出した文字毎の前記座標
   データに対してベクトル演算処理を実行し、ベクトルデ
   ータを展開するベクトル展開手段と、 このベクトル展開手段により展開されたベクトルデータ
   に基づいて輪郭描画処理を実行する輪郭描画手段と、 この輪郭描画手段により描画されたアウトラインデータ
   に塗潰し処理を実行し、この塗潰し処理により得られる
   前記フォントイメージデータを前記表示制御手段に転送
   する塗潰し／転送手段と、 前記ベクトル展開手段、前記輪郭描画手段、前記塗潰し
   ／転送手段のそれぞれをパイプライン処理により並列に
   実行させる実行手段と、 ホストコンピュータからの指示により、前記ベクトル展
   開手段、前記輪郭描画手段および前記塗潰し／転送手段
   のそれぞれを制御するためのインターフェース手段とを
   具備したことを特徴とする文字パターン表示制御装置。
2. 【請求項２】 ビデオメモリ手段に展開されたフォント
   イメージデータを読出して、ディスプレイの画面に表示
   するための表示制御手段と、 前記フォントイメージデータに対応する文字毎の座標デ
   ータを格納したフォントメモリ手段と、 このフォントメモリ手段から読出した文字毎の前記座標
   データに対してベクトル演算処理を実行し、ベクトルデ
   ータを展開するベクトル展開手段と、 このベクトル展開手段により展開されたベクトルデータ
   に基づいて輪郭描画処理を実行する輪郭描画手段と、 この輪郭描画手段により描画されたアウトラインデータ
   に塗潰し処理を実行して得られる前記フォントイメージ
   データを前記表示制御手段に転送する塗潰し／転送手段
   と、 前記ベクトル展開手段、前記輪郭描画手段、前記塗潰し
   ／転送手段のそれぞれをパイプライン処理により並列に
   実行させる実行手段と、 ホストコンピュータからの指示により、前記ベクトル展
   開手段、前記輪郭描画手段および前記塗潰し／転送手段
   のそれぞれを制御するためのインターフェース手段と、 前記ベクトル展開手段と前記輪郭描画手段とを接続し、
   前記ベクトルデータの転送を制御するためのＦＩＦＯバ
   ッファ手段とを具備したことを特徴とする文字パターン
   表示制御装置。