JP2000242802A

JP2000242802A - 図形処理装置

Info

Publication number: JP2000242802A
Application number: JP4341599A
Authority: JP
Inventors: Masahiko Koyanagi; 雅彦小柳
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1999-02-22
Filing date: 1999-02-22
Publication date: 2000-09-08

Abstract

(57)【要約】（修正有）【課題】任意の多角形の凸多角形分割を高速にＤＤＡ
処理する。【解決手段】ＤＤＡ処理部６に入力する多角形データ
は、出力デバイスの同一スキャンラインと交差する輪郭
ベクタの数がＭ以下に制限された多角形の各ベクタの始
点座標ｘｓ，ｙｓ、傾き値ｄｘｄｙ及び交差数ｒｓｃａ
ｎからなるセルをソートしたものとし、各ベクタの始点
座標ｙｓを除くセルデータをＭ個のレジスタを有するレ
ジスタファイル２１に書き込み、演算部２４でレジスタ
ファイルから出力された交点ｘ座標値ｃｘ及び交差数を
次のスキャンライン用に更新し、スキャンライン毎に各
ベクタとスキャンラインとの交点座標ｃｘ，ｃｙを出力
する。ＦＩＦＯ回路２２にはセルデータを記憶していな
いレジスタのアドレスを格納し、ＦＩＦＯ回路２３には
セルデータを記憶しているレジスタのアドレスを格納し
て、制御部２５によってＦＩＦＯ回路２２，２３の状態
を管理する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ディスプレイ装
置やプリンタ装置などの出力グラフィックデバイスに出
力することを目的として、アウトラインデータで表現さ
れた文字や図形を描画する図形処理装置に関する。

【０００２】

【従来の技術】ＣＡＤ（ＣｏｍｐｕｔｅｒＡｉｄｅｄ
Ｄｅｓｉｇｎ）システムなどに代表されるディジタル
コンピュータシステムでは、アウトラインデータで表現
されたさまざまな形状の文字や図形をディスプレイ装置
やプリンタ装置などの出力グラフィックデバイス（以
下、出力デバイスと称する）に出力するために、それら
の文字や図形を描画する処理が発生する。

【０００３】従来、任意形状の文字や図形を描画する方
法としては、図２７に示すオーダードエッジリスト・ア
ルゴリズム（ＤａｖｉｄＦ．Ｒｏｇｅｒｓ著、山口富
士夫監修、セイコー電子工業株式会社電子機器事業部
訳、日刊工業新聞社発行の『実践コンピュータグラフィ
ックス基礎手続きと応用』ｐｐ．８８−９５に記載）な
どが知られている。

【０００４】このオーダードエッジリスト・アルゴリズ
ムでは、ユーザーからの指示や外部からの入力により文
字や図形の描画命令が入力されると、その描画命令が命
令解釈部１により解釈されて、ベクタデータ生成部２に
入力される。ベクタデータ生成部２は、処理対象が文字
の場合には、フォント管理部３に要求して文字のアウト
ラインを表現するベクタデータを取得し、処理対象が線
図形の場合には、太さや接続部分の形状をもとに、図２
８に示すような輪郭を表現するベクタＶのデータに変換
する。

【０００５】このようにしてベクタデータに変換された
文字、線図形および面図形は、ショートベクタ生成部４
で、ベジエ曲線やスプライン曲線などで表現された図２
９の左側に示すような曲線部分Ｃが、出力デバイス１１
の解像度に対応した同図の右側に示すような微小直線ｄ
で近似されたショートベクタデータに変換されて、多角
形となる。

【０００６】このようにして生成された多角形データ
は、多角形描画部１０に入力される。多角形描画部１０
は、多角形の輪郭を表現する各ベクタと出力デバイス１
１の各スキャンラインとの交点座標を、ＤＤＡ（Ｄｉｇ
ｉｔａｌＤｉｆｆｅｒｅｎｔｉａｌＡｎａｌｙｚｅ
ｒ）などの手法で計算する。計算された交点座標は、ス
キャンラインごとにｘ座標値でソートされる。多角形描
画部１０は、さらに、ソートした交点座標から塗りつぶ
す区間の始点および終点の対応を求め、その区間に対応
したスキャンライン上の線分の画素データをフレームバ
ッファメモリ９に描画する。このようにして描画された
フレームバッファメモリ９上の画素データを出力デバイ
ス１１に転送することによって、文字や図形が表示また
は印刷される。

【０００７】通常、図２７に示した描画処理は、パーソ
ナルコンピュータやワークステーションなどのコンピュ
ータ上で実行されるソフトウェアプログラムによって実
現される。しかしながら、近年、出力デバイスの高画質
化、高速化に伴う描画処理高速化の要求を受けて、多角
形描画部１０のＤＤＡ処理のような単純で繰り返し回数
が非常に多い処理を、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏ
ｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃ
ｕｉｔ）などの専用ハードウェアで実行し、描画処理全
体を高速化することが考えられている。

【０００８】具体的に、特開平１−１２８０９３号公報
には、図３０に示すように、あらかじめ多角形Ｓ０を底
辺がスキャンラインＬに平行な複数の台形（長方形、平
行四辺形および三角形を含む）Ｔ１，Ｔ２…に分割して
おき、分割されたそれぞれの台形Ｔ１，Ｔ２…を描画す
る方法および装置が示されている。

【０００９】その台形描画装置は、図３１に示すよう
に、図３２に示すような台形Ｔｎの左辺とスキャンライ
ンとの交点座標Ｐｓを計算するＤＤＡ回路５１、台形Ｔ
ｎの右辺とスキャンラインとの交点座標Ｐｅを計算する
ＤＤＡ回路５２、ＤＤＡ回路５１，５２で計算された交
点座標Ｐｓ，Ｐｅ間の画素、すなわち台形Ｔｎの塗りつ
ぶす内部画素の座標を計算するＤＤＡ回路５３、および
ＤＤＡ回路５３で計算された画素データをフレームバッ
ファメモリに描画するメモリ描画部５４によって構成さ
れる。

【００１０】この台形描画装置は、ＤＤＡ回路５１によ
る左辺側の交点座標Ｐｓの計算、ＤＤＡ回路５２による
右辺側の交点座標Ｐｅの計算、およびＤＤＡ回路５３に
よる左辺側の交点座標Ｐｓを始点、右辺側の交点座標Ｐ
ｅを終点とする内部画素の座標の計算が、互いに並列に
行われるところに特徴がある。

【００１１】しかしながら、この特開平１−１２８０９
３号公報に示された方法または装置では、出力デバイス
の解像度が高くなるほど、台形内部の塗りつぶし画素の
座標を計算するＤＤＡ回路５３の処理に多くの時間がか
かり、これが全体のボトルネックになるという問題があ
る。

【００１２】そこで、多数のＤＤＡ回路を並列に動作さ
せることによって座標計算を高速化することが考えら
れ、特開平１−１２４０７７号公報などに示されてい
る。これらは、複数のＤＤＡ回路に対して、それぞれが
担当するｘ座標またはｙ座標を定め、それぞれのＤＤＡ
回路は、その割り当てられた座標のみを計算する、とい
うものである。

【００１３】例えば、特開平１−１２４０７７号公報に
示された図形描画装置は、図３３に示すように、４つの
ＤＤＡ回路５５〜５８とメモリ描画部５４によって構成
され、図３４に示すように、ＤＤＡ回路５５は始点Ｐｓ
から数えて４ｎ番目（ｎは０以上の整数）のｘ座標を、
ＤＤＡ回路５６は始点Ｐｓから数えて（４ｎ＋１）番目
のｘ座標を、ＤＤＡ回路５７は始点Ｐｓから数えて（４
ｎ＋２）番目のｘ座標を、ＤＤＡ回路５８は始点Ｐｓか
ら数えて（４ｎ＋３）番目のｘ座標を、互いに並列に計
算するようにしたものである。

【００１４】

【発明が解決しようとする課題】図３０に示したような
多角形の分割によってＤＤＡ処理の高速化を図った特開
平１−１２８０９３号公報の方法では、ＤＤＡ処理のた
めの専用ハードウェアに入力する前に多角形を複数の台
形に分割する必要がある。しかしながら、この方式で
は、複雑な形状の多角形を分割すると、非常に多くの台
形が生成されるため、分割処理時間とデータ量が膨大に
なるという問題がある。

【００１５】また、図３３および図３４に示したように
複数のＤＤＡ回路を並列に動作させる特開平１−１２４
０７７号公報の図形描画装置では、並列に計算された複
数の画素データをフレームバッファメモリに書き込む際
にメモリ描画部５４で競合を生じ、メモリ入出力がボト
ルネックとなって、並列度を上げても処理速度が上がり
にくいという問題がある。

【００１６】さらに、これらのＤＤＡ並列化方法は、Ｄ
ＤＡ初期値計算回路やＤＤＡ演算回路を含むＤＤＡ回路
全体を単純に複数個並べるため、ＤＤＡ回路の並列度が
上がるほど、メモリ描画部などのボトルネック部分の処
理終了を待つために休止状態になるＤＤＡ回路が増える
ことになって、相対的にコストパフォーマンスが悪くな
るという問題がある。

【００１７】そこで、この発明は、任意の多角形を台形
や単純な凸多角形に分割するための前処理に多大な計算
時間を必要とせず、専用のハードウェアによって高速に
ＤＤＡ処理を実行することができるようにしたものであ
る。また、この発明は、冗長なＤＤＡ初期値計算回路や
ＤＤＡ演算回路を必要としないとともに、複数のＤＤＡ
処理を並行に行うことができる、処理速度および回路規
模につき高度に最適化された図形処理装置を実現したも
のである。

【００１８】

【課題を解決するための手段】この発明の図形処理装置
は、多角形を表現するそれぞれの輪郭ベクタの端点座
標、傾き値、高さから構成されるパラメータの組を記憶
する、複数のレジスタからなるレジスタファイルと、こ
のレジスタファイル中の前記パラメータの組を記憶して
いないレジスタのアドレスを格納する第１のＦＩＦＯメ
モリと、前記レジスタファイル中の前記パラメータの組
を記憶しているレジスタのアドレスを格納する第２のＦ
ＩＦＯメモリと、前記それぞれの輪郭ベクタと出力グラ
フィックデバイスのスキャンラインとの交点座標を計算
する演算部と、少なくとも、前記レジスタファイルのパ
ラメータデータ入出力制御、前記第１および第２のＦＩ
ＦＯメモリの状態管理とアドレス信号入出力制御、およ
び前記演算部で計算された交点座標の出力制御を実行す
る制御部とを備え、前記交点座標は、前記レジスタファ
イルを構成するレジスタの数に等しい複数の交点座標に
ついて並行に、前記それぞれの輪郭ベクタの始点座標に
前記傾き値を繰り返し加算することによって計算し、出
力するものである。

【００１９】

【作用】上記のように構成した、この発明の図形処理装
置では、任意の多角形を台形や単純な凸多角形に分割す
るための前処理に多大な計算時間を必要とせず、専用の
ハードウェアによって高速にＤＤＡ処理を実行すること
ができる。また、冗長なＤＤＡ初期値計算回路やＤＤＡ
演算回路を必要としないとともに、複数のＤＤＡ処理を
並行に行うことができ、処理速度および回路規模につき
高度に最適化された図形処理装置を実現することができ
る。

【００２０】

【発明の実施の形態】多角形の輪郭ベクタと出力デバイ
スのスキャンラインとの交点座標を計算する方法として
は、２種類の方法が考えられる。１つは、ベクタの傾き
を小数で与え、その傾き値をベクタの始点座標に繰り返
し加算していくことによって、ベクタ上の交点座標を順
次発生させる方法である。もう１つは、ブレゼンハムの
アルゴリズムとして知られる方法で、真の線分と出力デ
バイスの座標系とのずれを分数で表し、分数計算のみに
よって、与えられた線分に最も近い画素を選択する方法
である。

【００２１】この発明を前者の方法に適用した場合を第
１の実施形態として、この発明を後者の方法に適用した
場合を第２の実施形態として、以下に順に示す。

【００２２】〔第１の実施形態〕＜全体構成＞図１は、第１の実施形態の図形処理装置の
全体構成を示す。この実施形態の図形処理装置は、全体
として、命令解釈部１、ベクタデータ生成部２、フォン
ト管理部３、ショートベクタ生成部４、多角形分割部
５、ＤＤＡ処理部６、ソート部７、メモリ描画部８、お
よびフレームバッファメモリ９によって構成され、フレ
ームバッファメモリ９に描画された画素データが出力デ
バイス（出力グラフィックデバイス）１１に転送される
ものである。

【００２３】命令解釈部１は、これに入力された図形ま
たは文字の描画命令を解釈して、ベクタデータ生成部２
が理解できる形式に変換するものである。ＰｏｓｔＳｃ
ｒｉｐｔ（ＡｄｏｂｅＳｙｓｔｅｍｓ社の登録商標）や
ＧＤＩ（Ｍｉｃｒｏｓｏｆｔ社の登録商標）などの記述
言語では、図形または文字の描画命令は文字列またはバ
イナリ列として与えられる。命令解釈部１は、これらの
描画命令を、トークンの切り出しや字句解釈などを実行
することによって、内部命令に変換して出力する。

【００２４】ベクタデータ生成部２は、命令解釈部１か
らの内部命令に従ってベクタデータを生成するもので、
内部命令が図形の塗りつぶし命令である場合には、命令
解釈部１から、図形の輪郭を表現するベクタ、偶奇規則
や非零巻線規則などの塗りつぶし規則、曲線を直線で近
似する場合の精度を指示するｆｌａｔｎｅｓｓ値、およ
び描画色が与えられるので、それらの情報をそのまま、
ショートベクタ生成部４に出力する。

【００２５】内部命令が線図形描画命令である場合に
は、命令解釈部１から、線を表現するベクタ、線幅・終
点形状・接続形状などの線属性情報、曲線を直線で近似
する場合の精度を指示するｆｌａｔｎｅｓｓ値、および
描画色が与えられるので、これらのうちのベクタおよび
線属性情報を使用して、図２８に示したような線図形の
輪郭ベクタＶを生成し、残りの情報とともに、ショート
ベクタ生成部４に出力する。

【００２６】内部命令が文字描画命令である場合には、
命令解釈部１から、文字コード、フォント識別子、描画
位置、および描画色が与えられるので、これらのうちの
文字コード、フォント識別子および描画位置の情報をフ
ォント管理部３に送って、文字の輪郭ベクタを取得し、
残りの情報とともに、ショートベクタ生成部４に出力す
る。

【００２７】フォント管理部３は、各種フォントに対す
るアウトラインベクタデータを記憶し、与えられた文字
コード、フォント識別子および描画位置の情報によっ
て、その文字に対するアウトラインベクタデータを提供
する。

【００２８】以上の処理によって、命令解釈部１に入力
された図形描画命令および文字描画命令は全て、輪郭を
表現するベクタ、描画色、ｆｌａｔｎｅｓｓ値、および
塗りつぶし規則の情報に変換される。

【００２９】ショートベクタ生成部４は、この変換され
た輪郭ベクタ中に曲線が含まれている場合に、その曲線
部分を、ｆｌａｔｎｅｓｓ値で指定された誤差以下とな
るように、微小な直線ベクタで近似する処理を行うもの
で、これによって、全ての図形または文字は、図２９に
示したように任意形状の多角形に変換される。

【００３０】多角形分割部５は、このショートベクタ生
成部４で生成された多角形を、出力デバイス１１の同一
スキャンラインと交差する輪郭ベクタの数がＤＤＡ処理
部６の構成によって決まる数Ｍに制限された部分多角形
に分割する。

【００３１】図２（Ａ）は、Ｍ＝４に設定された場合
で、この場合、多角形Ｓ０は、ｙ座標値がｙａ以上、ｙ
ｂ以下の範囲で、スキャンラインＬと交差する輪郭ベク
タの数がＭ＝４を超えているので、２つの部分多角形Ｓ
１およびＳ２に分割される。図２（Ｂ）は、Ｍ＝２に設
定された場合で、この場合、同じ多角形Ｓ０は、３つの
部分多角形Ｓ１，Ｓ２およびＳ３に分割される。図２
（Ｃ）は、Ｍ＝６に設定された場合で、この場合、同じ
多角形Ｓ０は、分割されることなく、そのまま部分多角
形Ｓ１として出力される。後述する具体例は、Ｍ＝４と
した場合である。

【００３２】このように、多角形分割部５において、全
ての多角形は、それぞれの部分多角形の出力デバイス１
１の同一スキャンラインと交差する輪郭ベクタの数がＭ
以下に制限された部分多角形に分割され、後述するデー
タ形式に変換されて、ＤＤＡ処理部６に入力される。

【００３３】ＤＤＡ処理部６は、この多角形分割部５で
生成された部分多角形ごとに、その部分多角形の各輪郭
ベクタと出力デバイス１１の各スキャンラインとの交点
座標を、最大Ｍ個ずつ並行処理により計算して出力する
ハードウェアである。ＤＤＡ処理部６は、この発明の中
心となる構成要素で、詳細は後述する。

【００３４】ソート部７は、ＤＤＡ処理部６から出力さ
れた１スキャンラインあたり最大Ｍ個の交点座標データ
を、ｘ座標値により昇順にソートして出力するものであ
る。ソーティングのアルゴリズムとしては、クイックソ
ートなどを用いる。

【００３５】メモリ描画部８は、多角形の塗りつぶし規
則の情報を用いて、ソート部７でソートされた１スキャ
ンラインあたり最大Ｍ個の交点座標データから、塗りつ
ぶす区間の始点および終点の組を求め、その区間に対応
する線分を指定された描画色でフレームバッファメモリ
９に描画するものである。

【００３６】フレームバッファメモリ９は、出力デバイ
ス１１の描画領域全体に対応する容量を有するＤＲＡＭ
（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅ
ｍｏｒｙ）である。フレームバッファメモリ９に全ての
図形および文字が描画されると、その結果の画素データ
が出力デバイス１１に出力される。

【００３７】出力デバイス１１は、ＣＲＴディスプレイ
や液晶ディスプレイなどのディスプレイ装置またはプリ
ンタ装置で、この出力デバイス１１ごとに定められた一
定の間隔で画素データがフレームバッファメモリ９から
出力デバイス１１に転送されることによって、図形およ
び文字が表示または印刷される。

【００３８】＜多角形データのデータ形式＞多角形分割
部５からＤＤＡ処理部６に入力される部分多角形は、第
１の実施形態では、以下のようなデータ形式とする。な
お、以下では、部分多角形を単に「多角形」と称し、分
割前の多角形は「元の多角形」と称する。

【００３９】図３は、多角形Ｓｎが、出力デバイス１１
の同一スキャンラインと交差する輪郭ベクタの数がＭ
（＝４）以下に制限された、６つの輪郭ベクタｅ１〜ｅ
６からなる場合である。座標値ｘｓ１〜ｘｓ６およびｙ
ｓ１〜ｙｓ６は、輪郭ベクタｅ１〜ｅ６の始点のｘ座標
値およびｙ座標値、座標値ｘｅ１〜ｘｅ６およびｙｅ１
〜ｙｅ６は、輪郭ベクタｅ１〜ｅ６の終点のｘ座標値お
よびｙ座標値で、出力デバイス１１のスキャンライン方
向（主スキャン方向）をｘ軸方向、副スキャン方向をｙ
軸方向として、それぞれの輪郭ベクタｅ１〜ｅ６の両端
点のうち、ｙ座標値が小さい方を始点、大きい方を終点
としたものである。

【００４０】このような多角形Ｓｎのデータは、図４に
示すように、ヘッダ部とセルリスト部とから構成し、ヘ
ッダ部は、輪郭ベクタ数に等しいセル数、描画色、およ
び塗りつぶし規則などの情報を含むものとし、セルリス
ト部は、それぞれの輪郭ベクタの始点のｙ座標値ｙｓお
よびｘ座標値ｘｓ、およびそれぞれの輪郭ベクタについ
てのパラメータｄｘｄｙおよびｒｓｃａｎからなるセル
を、それぞれの輪郭ベクタに対応させて、始点ｙ座標値
ｙｓが小さい順にソートしたものとする。

【００４１】パラメータｄｘｄｙは、当該ベクタの傾き
を示し、当該ベクタ上でｙ座標値が１増加したときのｘ
座標値の増減量（ｘｅ−ｘｓ）／（ｙｅ−ｙｓ）であ
る。パラメータｒｓｃａｎは、当該ベクタが交わるスキ
ャンラインの本数を示し、ｒｓｃａｎ＝ｙｅ−ｙｓで表
される。ただし、交差数ｒｓｃａｎは、後述するように
スキャンラインが１本ずつ処理されるごとに１ずつ減じ
られる。

【００４２】始点のｘ座標値ｘｓ、ｙ座標値ｙｓおよび
交差数ｒｓｃａｎは、それぞれ１６ビットの整数、傾き
値ｄｘｄｙは、整数部１６ビット、小数部１６ビットの
３２ビット固定小数点小数で表現される。

【００４３】図２（Ａ）のように元の多角形が複数の多
角形に分割された場合には、それぞれの多角形について
の上述したデータ形式のデータが順次、多角形分割部５
からＤＤＡ処理部６に入力される。ただし、それぞれの
多角形データのヘッダ部のうち、ＤＤＡ処理部６で使用
されるのは、セル数の情報のみである。

【００４４】＜ＤＤＡ処理部６の構成＞ＤＤＡ処理部６
は、図５に示すように、レジスタファイル２１、２つの
ＦＩＦＯ回路２２，２３、演算部２４、制御部２５、お
よび２つのマルチプレクサ２６，２７からなり、入力端
子２８，２９および出力端子３０，３１を備える構成と
する。

【００４５】入力端子２８には、多角形分割部５からの
多角形データ中のセルデータ中の、始点ｘ座標値ｘｓ、
傾き値ｄｘｄｙおよび交差数ｒｓｃａｎが入力され、入
力端子２９には、多角形データ中のヘッダデータ、およ
びセルデータ中の始点ｙ座標値ｙｓが入力され、出力端
子３０および３１には、後述するように、スキャンライ
ンごとに、多角形の各輪郭ベクタとスキャンラインとの
交点座標が、ｘ座標値ｃｘおよびｙ座標値ｃｙに分けら
れて出力される。出力端子３０，３１に出力された交点
座標（ｃｘ，ｃｙ）は、ソート部７に入力される。

【００４６】レジスタファイル２１は、この例ではＭ＝
４であるので、図６にレジスタ０，１，２，３として示
すように、セルデータを蓄えるレジスタが４個集合した
もので、８０ビット×４ワード構成の同期式２ポートＳ
ＲＡＭとして実装される。

【００４７】レジスタファイル２１は、それぞれ２ビッ
ト幅の書き込みアドレス信号ｗｒａｄｒおよび読み出し
アドレス信号ｒｄａｄｒにより内部レジスタのアドレス
を指定することによって、任意の内部レジスタを読み書
きすることができる。

【００４８】後述のＦＩＦＯ回路２３からの読み出しア
ドレス信号ｒｄａｄｒで指定された内部レジスタの内容
は、常に読み出しデータｄａｔａｏｕｔとして出力され
る。一方、書き込みは、制御部２５からの書き込み制御
信号ｗｒｉｔｅによって制御される。すなわち、図では
省略したシステムクロックの立ち上がりエッジがレジス
タファイル２１に入力されたとき、書き込み制御信号ｗ
ｒｉｔｅがアクティブであれば、後述のマルチプレクサ
２７からの書き込みアドレス信号ｗｒａｄｒで指定され
た内部レジスタに、後述のマルチプレクサ２６からの書
き込みデータｄａｔａｉｎが書き込まれる。

【００４９】書き込みデータｄａｔａｉｎ、読み出しデ
ータｄａｔａｏｕｔ、およびレジスタファイル２１内部
の各レジスタは、それぞれ８０ビット幅で、図６に示す
ように、上位ビットから（ｃｘ，ｄｘｄｙ，ｒｓｃａ
ｎ）の順でセルデータが割り当てられる。ｄｘｄｙおよ
びｒｓｃａｎは、入力データと同じ形式である。ｃｘ
は、処理中のスキャンラインについての各輪郭ベクタと
の交点のｘ座標値で、整数部１６ビット、小数部１６ビ
ットの３２ビット固定小数点小数で表現される。

【００５０】ＦＩＦＯ回路２２および２３は、それぞれ
先入れ先出し（ＦｉｒｓｔＩｎＦｉｒｓｔＯｕｔ）
方式のメモリ回路で、ＦＩＦＯ回路２２は、レジスタフ
ァイル２１中の使用されていない（有効なセルデータを
記憶していない）内部レジスタのアドレスを格納し、Ｆ
ＩＦＯ回路２３は、レジスタファイル２１中の使用され
ている（有効なセルデータを記憶している）内部レジス
タのアドレスを格納するものである。

【００５１】具体的に、ＦＩＦＯ回路２２および２３
は、それぞれ、図７に示すように、レジスタアドレスを
蓄える２ビット×４ワード構成の同期式２ポートＳＲＡ
Ｍ３２と、ＦＩＦＯ制御回路３３とによって構成され
る。ＦＩＦＯ制御回路３３には、制御部２５から書き込
み制御信号ｐｕｓｈおよび読み出し制御信号ｐｏｐが与
えられ、これによって、ＦＩＦＯ制御回路３３は、ＳＲ
ＡＭ３２に、書き込み制御信号ｗｒｅｎ、書き込みポイ
ンタｗｒｐｔｒ、および読み出しポインタｒｄｐｔｒを
送出して、ＳＲＡＭ３２の書き込みおよび読み出しを制
御する。

【００５２】すなわち、システムクロックの立ち上がり
エッジで書き込み制御信号ｐｕｓｈがアクティブであれ
ば、書き込みアドレス信号ａｄｒｉｎの内容がＳＲＡＭ
３２に書き込まれ、システムクロックの立ち上がりエッ
ジで読み出し制御信号ｐｏｐがアクティブであれば、Ｓ
ＲＡＭ３２に格納されている次のアドレスが読み出され
て、読み出しアドレス信号ａｄｒｏｕｔとして出力され
る。

【００５３】また、ＦＩＦＯ制御回路３３は、ＳＲＡＭ
３２内の全てのアドレスデータを出力し終ったら、空
（カラ）検出信号ｅｍｐｔｙをアクティブにし、書き込
みによってＳＲＡＭ３２が満杯になったら、満杯検出信
号ｆｕｌｌをアクティブにする。

【００５４】演算部２４は、レジスタファイル２１から
読み出しデータｄａｔａｏｕｔとして出力された、処理
中のスキャンラインについての交点ｘ座標値ｃｘ、傾き
値ｄｘｄｙおよび交差数ｒｓｃａｎから、次のスキャン
ラインについてのそれぞれを計算して、その結果をマル
チプレクサ２６に出力するとともに、処理中のスキャン
ラインについての交差数ｒｓｃａｎが０であるか否かを
判定して、その結果を制御部２５に通知するもので、図
８に示すように、加算器３４、デクリメンタ３５、およ
びコンパレータ３６によって構成される。

【００５５】加算器３４で、処理中のスキャンラインに
ついての交点ｘ座標値ｃｘに傾き値ｄｘｄｙが加算され
て、次のスキャンラインについての交点ｘ座標値ｎｅｘ
ｔ＿ｃｘが得られる。傾き値ｄｘｄｙは、次のスキャン
ラインでも変わらないので、処理中のスキャンラインに
ついてのそれが、そのまま次のスキャンラインについて
のそれとして出力される。

【００５６】デクリメンタ３５で、処理中のスキャンラ
インについての交差数ｒｓｃａｎから１が減算されて、
次のスキャンラインについての交差数ｎｅｘｔ＿ｒｓｃ
ａｎが得られる。コンパレータ３６で、処理中のスキャ
ンラインについての交差数ｒｓｃａｎが０であるか否か
が判定され、判定結果ｒｓｃａｎ＿ｅｑ０が得られる。

【００５７】制御部２５は、ＤＤＡ処理部６全体の動作
を制御するもので、図９に示すように、４つのカウンタ
３７〜４０、４つのコンパレータ４１〜４４、デクリメ
ンタ４５、およびステートマシン４６によって構成され
る。図１０に、各カウンタ３７〜４０に共通の入出力信
号を示す。

【００５８】カウンタ３７〜４０は、それぞれ、電源投
入時などにシステムリセット信号ｒｅｓｅｔが '１’に
なると、カウント出力信号ｃｏｕｎｔを０にリセットす
る。システムリセット信号ｒｅｓｅｔが '１’になった
後は、システムクロックｃｌｋの立ち上がりエッジに同
期して、カウンタ制御信号ｃｎｔｅｎがアクティブで、
かつアップダウン制御信号ｕｐ／ｄｎが '１’であれ
ば、カウント出力信号ｃｏｕｎｔを１カウントアップ
し、カウンタ制御信号ｃｎｔｅｎがアクティブで、かつ
アップダウン制御信号ｕｐ／ｄｎが '０’であれば、カ
ウント出力信号ｃｏｕｎｔを１カウントダウンする。

【００５９】また、カウント値書き込み信号ｌｏａｄが
'１’であれば、カウントアップおよびカウントダウン
の処理を行わず、カウント値信号ｄａｔａｉｎの値を取
り込んでカウント出力信号ｃｏｕｎｔに出力する。信号
ｕｐ／ｄｎ，ｌｏａｄおよびｃｎｔｅｎは、ステートマ
シン４６から与えられる。

【００６０】ｃｙカウンタ３７は、処理中のスキャンラ
インのｙ座標値ｃｙを保持するカウンタである。多角形
の描画に先だって、ｃｙカウンタ３７には、多角形の最
初の（始点ｙ座標値ｙｓが最小の）ベクタの始点ｙ座標
値ｙｓが、処理中のスキャンラインのｙ座標値ｃｙとし
てロードされる。１つのスキャンラインについての全て
の交点座標の計算および出力が終了すると、ステートマ
シン４６の指示によって、ｃｙカウンタ３７はカウント
アップされる。

【００６１】コンパレータ４１では、ｃｙカウンタ３７
の出力のｙ座標値ｃｙと次に入力されるベクタの始点ｙ
座標値ｙｓとを比較することによって、処理中のスキャ
ンラインから開始する（そのｙ座標値ｃｙを始点ｙ座標
値ｙｓとする）ベクタが存在するか否かが検出され、そ
の結果がステートマシン４６に通知される。

【００６２】ＮｕｍＯｆＣｅｌｌカウンタ３８は、処理
中の多角形の残りセル数を保持するカウンタである。多
角形の描画に先だって、ＮｕｍＯｆＣｅｌｌカウンタ３
８には、ヘッダ部のセル数フィールドの値がロードされ
る。その後、セルリスト部のセルデータが入力されるた
びに、ＮｕｍＯｆＣｅｌｌカウンタ３８はカウントダウ
ンされる。コンパレータ４２では、ＮｕｍＯｆＣｅｌｌ
カウンタ３８の値が０であるか否かを判定することによ
って、多角形の全てのセルデータが入力されたか否かが
検出され、その結果がステートマシン４６に通知され
る。

【００６３】ＮｕｍＯｆＳｔｏｒｅｄカウンタ３９は、
レジスタファイル２１に蓄えられているセルデータの数
を保持するカウンタである。ＮｕｍＯｆＳｔｏｒｅｄカ
ウンタ３９は、システムリセット後、レジスタファイル
２１にセルデータが蓄えられるごとにカウントアップ
し、レジスタファイル２１からセルデータが削除される
ごとにカウントダウンする。コンパレータ４３では、Ｎ
ｕｍＯｆＳｔｏｒｅｄカウンタ３９の値が０であるか否
かを判定することによって、レジスタファイル２１が空
になったか否かが検出され、その結果がステートマシン
４６に通知される。また、デクリメンタ４５では、Ｎｕ
ｍＯｆＳｔｏｒｅｄカウンタ３９の値から１が減算され
る。

【００６４】Ｏｕｔｐｕｔカウンタ４０は、ＤＤＡ処理
部６で計算された交点座標をソート部７に出力するとき
に用いられるカウンタである。スキャンラインごとの交
点座標出力開始時に、デクリメンタ４５の出力値（Ｎｕ
ｍＯｆＳｔｏｒｅｄ−１）がＯｕｔｐｕｔカウンタ４０
にロードされることによって、Ｏｕｔｐｕｔカウンタ４
０は、交点ｘ座標値ｃｘが出力されるごとにカウントダ
ウンされる。コンパレータ４４でＯｕｔｐｕｔカウンタ
４０の値が０であるか否かが検出され、その結果がステ
ートマシン４６に通知されることによって、Ｏｕｔｐｕ
ｔカウンタ４０の値が０になったら、当該スキャンライ
ンの交点座標出力は終了する。Ｏｕｔｐｕｔカウンタ４
０は、システムリセット後、ＦＩＦＯ回路２２に初期値
をセットするためにも用いられる。

【００６５】ステートマシン４６は、ＤＤＡ処理部６の
各部から制御信号を取り込み、各部に制御信号を出力す
る。ステートマシン４６に入力される制御信号は、ＦＩ
ＦＯ回路２２，２３の空検出信号ｅｍｐｔｙおよび満杯
検出信号ｆｕｌｌ、演算部２４のコンパレータ３６の出
力信号ｒｓｃａｎ−ｅｑ０、および制御部２５のコンパ
レータ４１〜４４の出力信号である。ステートマシン４
６が出力する制御信号は、レジスタファイル２１の書き
込み制御信号ｗｒｉｔｅ、ＦＩＦＯ回路２２，２３の書
き込み制御信号ｐｕｓｈおよび読み出し制御信号ｐｏ
ｐ、制御部２５のカウンタ３７〜４０のアップダウン制
御信号ｕｐ／ｄｎ、カウント値書き込み信号ｌｏａｄお
よびカウンタ制御信号ｃｎｔｅｎ、および後述するマル
チプレクサ２６，２７の選択制御信号である。

【００６６】＜ＤＤＡ処理部６の動作＞以上の構成のＤ
ＤＡ処理部６の動作を、図１１〜図１６を用いて示す。

【００６７】制御部２５は、システムリセット後、図１
１のステップ１において、ＦＩＦＯ回路２２を初期設定
する。リセット直後は、レジスタファイル２１には有効
なデータが蓄えられていないので、ＦＩＦＯ回路２２に
は、”００”，”０１”，”１０”，”１１”の順で未
使用レジスタアドレスがセットされる。これによって、
ＦＩＦＯ回路２２は満杯状態になる。一方、使用中レジ
スタアドレスを格納するＦＩＦＯ回路２３は、空状態と
なっている。

【００６８】次に、ステップ２において、多角形データ
が入力される。上述したように、ＤＤＡ処理部６に入力
される多角形データは、多角形分割部５によって図４で
示した形式に変換されたものである。

【００６９】始めに、多角形データのヘッダ部が入力端
子２９から制御部２５に入力され、セル数フィールドの
値がＮｕｍＯｆＣｅｌｌカウンタ３８にロードされる。
それ以外の描画色および塗りつぶし規則の情報は、その
まま出力端子３１に出力され、ソート部７に渡される。
続いて、多角形データのセルリスト部が入力され、各セ
ルデータのうち、始点ｙ座標値ｙｓは、入力端子２９か
ら制御部２５に入力される。残りの、始点ｘ座標値ｘ
ｓ、傾き値ｄｘｄｙおよび交差数ｒｓｃａｎは、入力端
子２８からマルチプレクサ２６に入力される。

【００７０】そして、ステップ２では、最初のセルの始
点ｙ座標値ｙｓが、処理中のスキャンラインのｙ座標値
ｃｙとして、ｃｙカウンタ３７にロードされる。

【００７１】次に、ステップ３において、制御部２５
は、そのｃｙカウンタ３７に保持されている処理中のス
キャンラインのｙ座標値ｃｙを始点ｙ座標値ｙｓとす
る、すなわち処理中のスキャンラインから開始するベク
タが存在するか否かを調べ、存在する場合には、そのセ
ルデータをレジスタファイル２１に書き込む。

【００７２】図１２に、ステップ３の処理を詳細に示
す。まず、ステップ３１で、コンパレータ４２の出力か
ら、ＮｕｍＯｆＣｅｌｌカウンタ３８の値が０であるか
否かを検出することによって、多角形のセルデータを全
て処理し終ったか否かを調べる。ＮｕｍＯｆＣｅｌｌ＝
０であれば、入力されるセルデータは無いので、ステッ
プ３を終了してステップ４に進む。ＮｕｍＯｆＣｅｌｌ
＝０でなければ、ステップ３２に進む。

【００７３】ステップ３２では、空検出信号ｅｍｐｔｙ
の値から、未使用アドレスＦＩＦＯ回路２２が空状態で
あるか否かを調べる。ＦＩＦＯ回路２２が空状態であれ
ば、レジスタファイル２１中に空いているレジスタが無
いので、ステップ３を終了してステップ４に進む。ＦＩ
ＦＯ回路２２が空状態でなければ、ステップ３３に進
む。

【００７４】ステップ３３では、コンパレータ４１の出
力から、次に入力されるセルデータの始点ｙ座標値ｙｓ
が処理中のスキャンラインのｙ座標値ｃｙと等しいか否
かを調べる。等しくなければ、処理中のスキャンライン
から開始するベクタは存在しないので、ステップ３を終
了してステップ４に進む。等しければ、ステップ３４に
進む。

【００７５】ステップ３４では、セルデータ書き込み処
理を行う。まず、マルチプレクサ２６では '１’を選択
して、入力端子２８をレジスタファイル２１の入力に接
続し、マルチプレクサ２７では '０’を選択して、未使
用アドレスＦＩＦＯ回路２２の出力をレジスタファイル
２１の書き込みアドレス信号ｗｒａｄｒとする。続い
て、書き込み制御信号ｗｒｉｔｅをアクティブにして、
入力セルデータ中の始点ｘ座標値ｘｓ、傾き値ｄｘｄｙ
および交差数ｒｓｃａｎを、レジスタファイル２１に書
き込む。始点ｘ座標値ｘｓは、交点ｘ座標値ｃｘとして
書き込まれる。

【００７６】制御部２５は、これらの処理と並列に、Ｆ
ＩＦＯ回路２２の読み出し制御信号ｐｏｐ、およびＦＩ
ＦＯ回路２３の書き込み制御信号ｐｕｓｈをアクティブ
にする。これによって、ＦＩＦＯ回路２２に格納されて
いた未使用アドレスの先頭が、ＦＩＦＯ回路２２から取
り出されてＦＩＦＯ回路２３に書き込まれ、使用中アド
レスとなる。さらに、制御部２５は、ＮｕｍＯｆＣｅｌ
ｌカウンタ３８を１カウントダウンし、ＮｕｍＯｆＳｔ
ｏｒｅｄカウンタ３９を１カウントアップする。

【００７７】ステップ３４でのセルデータ書き込み処理
を終了すると、ステップ３１に戻って、再び、次に入力
されるセルデータをレジスタファイル２１に書き込める
か否かを判断し、書き込める場合で、かつ次に入力され
るセルデータが処理中のスキャンラインから開始するベ
クタのデータであれば、そのセルデータを上述したよう
にレジスタファイル２１に書き込む。

【００７８】図１１のステップ４では、制御部２５は、
まず、交点座標出力処理に備えて、Ｏｕｔｐｕｔカウン
タ４０にデクリメンタ４５の出力値（ＮｕｍＯｆＳｔｏ
ｒｅｄ−１）をロードし、次に、ｃｙカウンタ３７に保
持されている処理中のスキャンラインのｙ座標値ｃｙ
を、処理中のスキャンライン上の交点のｙ座標値として
出力端子３１に出力する。

【００７９】次に、ステップ５において、制御部２５
は、レジスタファイル２１に蓄えられている全てのセル
データにつき、それぞれのベクタと処理中のスキャンラ
インとの交点のｘ座標値ｃｘを、出力端子３０に出力す
るとともに、これと並列に、演算部２４に、次のスキャ
ンラインについての交点ｘ座標値ｎｅｘｔ＿ｃｘおよび
交差数ｎｅｘｔ＿ｒｓｃａｎを計算させる。また、処理
中のスキャンラインで終了する、すなわち処理中のスキ
ャンラインのｙ座標値ｃｙを終点ｙ座標値ｙｅとするベ
クタがあれば、そのセルデータをレジスタファイル２１
から削除する。

【００８０】図１３に、ステップ５の処理を詳細に示
す。レジスタファイル２１の読み出しアドレス信号ｒｄ
ａｄｒには常にＦＩＦＯ回路２３に格納されている使用
中アドレスの先頭が入力されており、レジスタファイル
２１からの読み出しデータｄａｔａｏｕｔには対応する
内部レジスタの内容が常に出力されている。

【００８１】まず、ステップ５１で、このレジスタファ
イル２１から出力されているセルデータ中の、処理中の
スキャンライン上の交点のｘ座標値ｃｘが、出力端子３
０に出力されると同時に、Ｏｕｔｐｕｔカウンタ４０が
１カウントダウンされる。

【００８２】次に、ステップ５２では、制御部２５は、
演算部２４のコンパレータ３６の出力ｒｓｃａｎ＿ｅｑ
０から、レジスタファイル２１から出力されているセル
データ中の交差数ｒｓｃａｎが０であるか否かを調べ
る。そして、ｒｓｃａｎ＝０であれば、当該セルは処理
中のスキャンラインをもって終了するので、ステップ５
３に進んで、当該セルデータをレジスタファイル２１か
ら削除し、ｒｓｃａｎ＝０でなければ、当該セルは次の
スキャンラインにも続くので、ステップ５４に進んで、
当該セルデータを更新する。

【００８３】具体的に、ステップ５３のセルデータ削除
処理では、まず、マルチプレクサ２７で '１’を選択し
て、使用中アドレスＦＩＦＯ回路２３の出力を未使用ア
ドレスＦＩＦＯ回路２２の入力に接続し、続いて、ＦＩ
ＦＯ回路２２の書き込み制御信号ｐｕｓｈ、およびＦＩ
ＦＯ回路２３の読み出し制御信号ｐｏｐをアクティブに
する。これによって、ＦＩＦＯ回路２３に格納されてい
た使用中アドレスの先頭が、ＦＩＦＯ回路２３から取り
出されてＦＩＦＯ回路２２に書き込まれ、未使用アドレ
スとなる。さらに、レジスタファイル２１から有効なセ
ルデータが１つ減ったので、制御部２５は、ＮｕｍＯｆ
Ｓｔｏｒｅｄカウンタ３９を１カウントダウンする。

【００８４】一方、ステップ５４のセルデータ更新処理
では、まず、マルチプレクサ２６では '０’を選択し
て、演算部２４の出力をレジスタファイル２１の入力に
接続し、マルチプレクサ２７では '１’を選択して、使
用中アドレスＦＩＦＯ回路２３の出力をレジスタファイ
ル２１の書き込みアドレス信号ｗｒａｄｒとする。続い
て、書き込み制御信号ｗｒｉｔｅをアクティブにして、
演算部２４で計算された次のスキャンラインについての
セルデータ、すなわち交点ｘ座標値ｃｘ、傾き値ｄｘｄ
ｙおよび交差数ｒｓｃａｎを、レジスタファイル２１に
書き込む。

【００８５】これらの処理と並列に、制御部２５は、Ｆ
ＩＦＯ回路２３の読み出し制御信号ｐｏｐおよび書き込
み制御信号ｐｕｓｈをアクティブにする。これによっ
て、ＦＩＦＯ回路２３に格納されていた使用中アドレス
の先頭が、ＦＩＦＯ回路２３から取り出されてＦＩＦＯ
回路２３の最後尾に再び書き込まれる。

【００８６】ステップ５３でセルデータ削除処理を行
い、またはステップ５４でセルデータ更新処理を行った
後、ステップ５５に進んで、制御部２５は、コンパレー
タ４４の出力から、Ｏｕｔｐｕｔカウンタ４０の値が０
であるか否かを調べる。そして、Ｏｕｔｐｕｔ＝０であ
れば、レジスタファイル２１に蓄えられている全てのセ
ルデータにつき、それぞれのベクタと処理中のスキャン
ラインとの交点のｘ座標値ｃｘを出力し終っているの
で、ステップ５を終了してステップ６に進み、Ｏｕｔｐ
ｕｔ＝０でなければ、処理中のスキャンラインにつき、
交点ｘ座標値ｃｘを出力していないセルデータがレジス
タファイル２１中に残っているので、ステップ５１に戻
って、再び、上述した交点座標出力、およびセルデータ
の削除または更新の処理を行う。

【００８７】図１１のステップ６では、制御部２５は、
ｃｙカウンタ３７を１カウントアップして、次のスキャ
ンラインの処理に備える。

【００８８】次に、ステップ７において、制御部２５
は、コンパレータ４２の出力から、ＮｕｍＯｆＣｅｌｌ
カウンタ３８の値が０であるか否かを検出することによ
って、多角形のセルデータを全て処理し終ったか否かを
調べる。ＮｕｍＯｆＣｅｌｌ＝０であれば、入力される
セルデータは無いので、ステップ１０に進み、ＮｕｍＯ
ｆＣｅｌｌ＝０でなければ、ステップ８に進む。

【００８９】ステップ８では、コンパレータ４３の出力
から、ＮｕｍＯｆＳｔｏｒｅｄカウンタ３９の値が０で
あるか否かを検出することによって、レジスタファイル
２１が空になったか否かを調べる。そして、ＮｕｍＯｆ
Ｓｔｏｒｅｄ＝０であれば、レジスタファイル２１は空
であるので、ステップ９に進んで、次に入力されるセル
の始点ｙ座標値ｙｓを、処理中のスキャンラインのｙ座
標値ｃｙとしてｃｙカウンタ３７にロードした後、ステ
ップ３に戻り、ＮｕｍＯｆＳｔｏｒｅｄ＝０でなけれ
ば、ステップ９を経由することなくステップ３に戻る。

【００９０】ステップ１０では、コンパレータ４３の出
力から、ＮｕｍＯｆＳｔｏｒｅｄカウンタ３９の値が０
であるか否かを検出することによって、レジスタファイ
ル２１が空になったか否かを調べる。そして、ＮｕｍＯ
ｆＳｔｏｒｅｄ＝０でなければ、新たに入力されるセル
データはないが、レジスタファイル２１中には有効なセ
ルデータが残っているので、ステップ４に戻って、交点
座標出力、およびセルデータの削除または更新の処理を
行う。一方、ＮｕｍＯｆＳｔｏｒｅｄ＝０であれば、入
力された１つの多角形の処理は全て終了したことになる
ので、ステップ１１に進む。

【００９１】ステップ１１では、全ての多角形の処理が
終了したか否かを判断し、続いて多角形が入力される場
合には、ステップ２に戻って、次の多角形につき上述し
た一連のＤＤＡ処理を実行し、そうでなければ、ＤＤＡ
処理を終了する。

【００９２】図３および図１４〜図１６を用いて、上述
したステップ３４，５３および５４における動作の具体
例を示す。

【００９３】図１４は、図３の多角形Ｓｎの図４に示し
たデータがＤＤＡ処理部６に入力された場合の、ｙ座標
値がｙｓ１（＝ｙｓ２）のスキャンラインＬｉを処理中
のスキャンラインとするときの、ステップ３４の前後に
おけるＦＩＦＯ回路２２，２３およびレジスタファイル
２１の内部レジスタの様子を示す。

【００９４】最初のセル１が入力される直前では、図１
４の上段に示すように、レジスタファイル２１にはセル
データは書き込まれておらず、ＦＩＦＯ回路２２にはレ
ジスタファイル２１の全てのアドレスが図示する順で未
使用アドレスとして格納されている。一方、ＦＩＦＯ回
路２３は空状態である。

【００９５】この状態でセル１が入力されると、ステッ
プ３４のセルデータ書き込み処理が実行される。すなわ
ち、ＦＩＦＯ回路２２に格納されている未使用アドレス
の先頭”００”がレジスタファイル２１の書き込みアド
レスとされ、入力されたセル１のデータ中の始点ｘ座標
値ｘｓ１、傾き値ｄｘｄｙ１および交差数ｒｓｃａｎ１
がレジスタファイル２１のアドレス”００”の内部レジ
スタに書き込まれる。同時に、ＦＩＦＯ回路２２からア
ドレス”００”が取り出されて、ＦＩＦＯ回路２３に書
き込まれる。その結果、ＦＩＦＯ回路２２，２３および
レジスタファイル２１の内部レジスタは、図１４の上の
状態から下の状態に変化する。

【００９６】図１５は、図３に示すｙ座標値がｙｅ１
（＝ｙｅ４）のスキャンラインＬｋを処理中のスキャン
ラインとするときの、ステップ５３の前後におけるＦＩ
ＦＯ回路２２，２３およびレジスタファイル２１の内部
レジスタの様子を示す。

【００９７】図３に示すｙ座標値がｙｓ３（＝ｙｓ４）
のスキャンラインＬｊから上記のスキャンラインＬｋに
かけては、図１５の上段に示すように、ＦＩＦＯ回路２
２は空状態で、ＦＩＦＯ回路２３にはレジスタファイル
２１の全てのアドレスが図示する順で使用中アドレスと
して格納され、レジスタファイル２１のアドレス”０
０”，”０１”，”１０”，”１１”の内部レジスタに
はベクタｅ１，ｅ２，ｅ３，ｅ４のセルデータが蓄えら
れている。ただし、スキャンラインＬｋを処理中のスキ
ャンラインとするときには、ベクタｅ１およびｅ４につ
いての交差数は、図４に示した入力多角形データ中の当
初の値ｒｓｃａｎ１およびｒｓｃａｎ４から０に減じら
れ、ベクタｅ２およびｅ３についての交差数は、入力多
角形データ中の当初の値ｒｓｃａｎ２およびｒｓｃａｎ
３から別の値ｒｓｃａｎ２’およびｒｓｃａｎ３’に減
じられている。

【００９８】そして、処理中のスキャンラインがスキャ
ンラインＬｋになると、ベクタｅ１およびｅ４が終了す
るので、ステップ５３のセルデータ削除処理が実行され
る。すなわち、レジスタファイル２１の読み出しアドレ
ス信号ｒｄａｄｒには常にＦＩＦＯ回路２３に格納され
ている使用中アドレスの先頭が入力されているので、こ
のとき、レジスタファイル２１のアドレス”００”の内
部レジスタからベクタｅ１のセルデータが読み出され、
ステップ５３の直前のステップ５２において、演算部２
４のコンパレータ３６の出力ｒｓｃａｎ＿ｅｑ０から、
ベクタｅ１についての交差数が０であることが、すなわ
ちベクタｅ１が処理中のスキャンラインＬｋをもって終
了することが検出される。これを受けて、ステップ５３
において、ＦＩＦＯ回路２３からアドレス”００”が取
り出されて、ＦＩＦＯ回路２２に書き込まれる。その結
果、ＦＩＦＯ回路２２，２３およびレジスタファイル２
１の内部レジスタは、図１５の上の状態から下の状態に
変化する。

【００９９】図１６は、図３に示すｙ座標値がｙｓ１
（＝ｙｓ２）のスキャンラインＬｉを処理中のスキャン
ラインとするときの、ステップ５４の前後におけるＦＩ
ＦＯ回路２２，２３およびレジスタファイル２１の内部
レジスタの様子を示す。

【０１００】このとき、ステップ３では、図１６の上段
に示すように、レジスタファイル２１のアドレス”０
０”，”０１”の内部レジスタにはベクタｅ１，ｅ２の
セルデータが蓄えられており、ＦＩＦＯ回路２２にはア
ドレス”１０”，”１１”が未使用アドレスとして格納
され、ＦＩＦＯ回路２３にはアドレス”００”，”０
１”が使用中アドレスとして格納されている。

【０１０１】レジスタファイル２１の読み出しアドレス
信号ｒｄａｄｒには常にＦＩＦＯ回路２３に格納されて
いる使用中アドレスの先頭が入力されているので、この
とき、ステップ５１で、ベクタｅ１の始点ｘ座標値ｘｓ
１が交点ｘ座標値ｃｘとして出力端子３０に出力された
後、ステップ５２で、演算部２４のコンパレータ３６の
出力ｒｓｃａｎ＿ｅｑ０から、ベクタｅ１についての交
差数ｒｓｃａｎ１が０であるか否かが検出される。

【０１０２】そして、このとき、ｒｓｃａｎ１＞０であ
るので、ステップ５４のセルデータ更新処理が実行され
る。すなわち、ＦＩＦＯ回路２３に格納されている使用
中アドレスの先頭”００”がレジスタファイル２１の書
き込みアドレスとされ、演算部２４で計算されたセル１
の次のスキャンラインについてのデータがレジスタファ
イル２１のアドレス”００”の内部レジスタに書き込ま
れる。同時に、ＦＩＦＯ回路２３からアドレス”００”
が取り出されて、ＦＩＦＯ回路２３の最後尾に再び書き
込まれる。その結果、ＦＩＦＯ回路２２，２３およびレ
ジスタファイル２１の内部レジスタは、図１６の上の状
態から下の状態に変化する。

【０１０３】＜他の例＞上述した例は、図２（Ａ）に示
したように、出力デバイス１１の同一スキャンラインと
交差する輪郭ベクタの制限数Ｍを４とした場合である
が、レジスタファイル２１の内部レジスタの数、アドレ
ス信号ｗｒａｄｒ，ｒｄａｄｒの幅、ＦＩＦＯ回路２
２，２３の構成、およびＯｕｔｐｕｔカウンタ４０の幅
を変えることによって、制限数Ｍは２以上の任意の偶数
にすることができる。

【０１０４】また、上述した例は、レジスタファイル２
１を単一のモジュールとして実装して、これに全てのＤ
ＤＡパラメータ（セルデータ）を蓄える場合であるが、
半導体製造上の問題などで、レジスタファイルとして構
成可能なビット幅がパラメータのビット幅より小さい場
合には、図１７に示すように、レジスタファイル２１を
複数のモジュールとして実装してもよい。図１７の例
は、それぞれ交点ｘ座標値ｃｘ、傾き値ｄｘｄｙ、交差
数ｒｓｃａｎを蓄える３つのレジスタファイル２１ａ，
２１ｂ，２１ｃによってレジスタファイル２１を構成
し、書き込みアドレス信号ｗｒａｄｒ、読み出しアドレ
ス信号ｒｄａｄｒ、および書き込み制御信号ｗｒｉｔｅ
を各レジスタファイル２１ａ，２１ｂ，２１ｃに共通と
した場合である。

【０１０５】＜第１の実施形態の効果＞上述した第１の
実施形態によれば、任意の多角形を台形や単純な凸多角
形に分割するための前処理に多大な計算時間を必要とせ
ず、専用のハードウェアによって高速にＤＤＡ処理を実
行することができる。また、冗長なＤＤＡ初期値計算回
路やＤＤＡ演算回路を必要としないとともに、複数のＤ
ＤＡ処理を並行に行うことができる。

【０１０６】〔第２の実施形態〕上述したように、第２
の実施形態は、この発明をブレゼンハム・アルゴリズム
に適用した場合である。始めに、ブレゼンハム・アルゴ
リズムを簡単に説明する。図１８に示すような、ｘ軸と
なす角度ａが０°〜４５°の線分Ａ上の座標点を計算す
る場合を考える。そのほかの角度に対する一般化は、後
述する。

【０１０７】線分Ａの始点を（ｘｓ，ｙｓ）、終点を
（ｘｅ，ｙｅ）とすると、求める線分Ａ上の座標点は、
ｘｓ〜ｘｅの範囲の各ｘ座標につき１点ずつ計算すれば
よい。各座標点のｙ座標は、始点（ｘｓ，ｙｓ）と終点
（ｘｅ，ｙｅ）を結ぶ真の線分に最も近い座標を選択す
る。

【０１０８】図１９に示すように、あるｘ座標ｐｘのと
ころでｙ座標ｐｙが選択されたとすると、次の座標点と
しては、点（ｐｘ＋１，ｐｙ）または点（ｐｘ＋１，ｐ
ｙ＋１）のいずれかを選択すればよい。ｘ座標がｐｘの
ところで真の線分のｙ座標からｐｙを差し引いた誤差を
ｅｏとすると、ｘ座標がｐｘ＋１のところでは、真の線
分のｙ座標が線分の傾きの分だけ増加しているので、誤
差はｅｏより増えることになり、ｅａ＝ｅｏ＋（ｙｅ−
ｙｓ）／（ｘｅ−ｘｓ）となる。

【０１０９】この値ｅａが０．５以下のときには、点
（ｐｘ＋１，ｐｙ）を選択し、０．５より大きいときに
は、点（ｐｘ＋１，ｐｙ＋１）を選択する。それぞれの
場合の新たな誤差ｅは、点（ｐｘ＋１，ｐｙ）を選択し
たときには、ｅ＝ｅａ＝ｅｏ＋（ｙｅ−ｙｓ）／（ｘｅ
−ｘｓ）となり、点（ｐｘ＋１，ｐｙ＋１）を選択した
ときには、点自身がｙ軸方向に１だけ増加しているの
で、その分をｅａから差し引いて、ｅ＝ｅａ−１＝ｅｏ
−１＋（ｙｅ−ｙｓ）／（ｘｅ−ｘｓ）となる。

【０１１０】このような処理をｘｓ〜ｘｅの範囲の全て
のｘ座標について繰り返すことによって、線分Ａ上の座
標点を計算する。

【０１１１】ただし、第２の実施形態では、誤差の計算
式を整数化した改良型のブレゼンハム・アルゴリズム
（ＤａｖｉｄＦ．Ｒｏｇｅｒｓ著、山口富士夫監修、
セイコー電子工業株式会社電子機器事業部訳、日刊工業
新聞社発行の『実践コンピュータグラフィックス基礎手
続きと応用』ｐｐ．４７−５１に記載）を用いる。

【０１１２】第２の実施形態の図形処理装置の全体構成
は、図１に示すように第１の実施形態と同じで、多角形
分割部５からＤＤＡ処理部６に入力される多角形データ
のデータ形式、およびＤＤＡ処理部６の構成および動作
が、以下に示すように第１の実施形態と異なる。

【０１１３】＜多角形データのデータ形式＞第２の実施
形態では、多角形分割部５で出力デバイス１１の同一ス
キャンラインと交差する輪郭ベクタの数がＭ（＝４）以
下となるように分割された、図３に示したような多角形
Ｓｎのデータは、図２０に示すように、ヘッダ部とセル
リスト部とから構成し、ヘッダ部は、第１の実施形態と
同様に、輪郭ベクタ数に等しいセル数、描画色、および
塗りつぶし規則などの情報を含むものとし、セルリスト
部は、それぞれの輪郭ベクタの始点のｙ座標値ｙｓおよ
びｘ座標値ｘｓ、および終点のｙ座標値ｙｅおよびｘ座
標値ｘｅからなるセルを、それぞれの輪郭ベクタに対応
させて、始点ｙ座標値ｙｓが小さい順にソートしたもの
とする。座標値ｙｓ，ｘｓ，ｙｅ，ｘｅは、全て１６ビ
ットの整数で表現される。

【０１１４】＜ＤＤＡ処理部６の構成＞第２の実施形態
では、ＤＤＡ処理部６は、図２１に示すように、初期値
計算部６１と交点座標計算部６２とから構成され、図１
の多角形分割部５からの図２０に示したデータ形式の多
角形データが初期値計算部６１に入力されて、初期値計
算部６１において後述のブレゼンハム・パラメータの初
期値データが計算され、その初期値データが交点座標計
算部６２に入力されて、交点座標計算部６２においてス
キャンラインごとに複数の交点座標（ｃｘ，ｃｙ）が計
算され、図１のソート部７に出力される。

【０１１５】初期値計算部６１は、図２２に示すよう
に、減算器６６〜６９、絶対値計算用の演算器７０、マ
グニチュードコンパレータ７１、シフタ７２，７３、お
よびマルチプレクサ７４〜７９によって構成される。

【０１１６】減算器６６では、ｄｙ＝ｙｅ−ｙｓが演算
され、減算器６７および演算器７０では、ｘｅ−ｘｓの
絶対値であるｄｘ＝ａｂｓ（ｘｅ−ｘｓ）、および内部
信号ｉｎｃｘが演算される。内部信号ｉｎｃｘは、図２
３（Ａ）に示すように、ｘｅ−ｘｓの正負に応じたもの
で、２ビットの２の補数で表現され、”０１”は＋１
を、”００”は０を、”１１”は−１を、それぞれ意味
する。

【０１１７】さらに、初期値計算部６１の出力信号とし
て、図２３（Ｂ）に示すような各信号が得られる。ｄｘ
ｇｔｄｙは、入力されたセルデータに対応するベクタが
ｘ軸とｙ軸のいずれの方向に長いかを示すもので、ｄｘ
＞ｄｙで、ベクタがｘ軸方向に長いときには、ｄｘｇｔ
ｄｙ＝ '１’となり、ｄｘ≦ｄｙで、ベクタがｙ軸方向
に長いときには、ｄｘｇｔｄｙ＝ '０’となる。ｄｘｇ
ｔｄｙは、マグニチュードコンパレータ７１によって求
められる。マルチプレクサ７４〜７９は、ｄｘｇｔｄｙ
によって操作される。

【０１１８】ｉｎｃｓは、短軸方向への１ステップの増
分を表すパラメータで、ｘ軸とｙ軸のいずれが短軸かに
よって、内部信号ｉｎｃｘまたは”０１”の値をとる。
ｉｎｃｌは、長軸方向への１ステップの増分を表すパラ
メータで、ｘ軸とｙ軸のいずれが長軸かによって、内部
信号ｉｎｃｘまたは”０１”の値をとる。ｉｎｃｓ，ｉ
ｎｃｌは、それぞれマルチプレクサ７７，７６から得ら
れる。

【０１１９】ｓｈｏｒｔ０は、短軸方向の座標値ｓｈｏ
ｒｔの初期値で、ｘ軸とｙ軸のいずれが短軸かによっ
て、ｘｓまたはｙｓの値をとる。ｌｏｎｇ０は、長軸方
向の座標値ｌｏｎｇの初期値で、ｘ軸とｙ軸のいずれが
長軸かによって、ｘｓまたはｙｓの値をとる。ｓｈｏｒ
ｔ０，ｌｏｎｇ０は、それぞれマルチプレクサ７９，７
８から得られる。

【０１２０】ｄｌ０は、ベクタの長軸方向の高さｄｌの
初期値で、ｘ軸とｙ軸のいずれが長軸かによって、ｄｘ
＝ａｂｓ（ｘｅ−ｘｓ）またはｄｙ＝ｙｅ−ｙｓの値を
とる。ｄｌ０は、マルチプレクサ７５から得られる。

【０１２１】ｅ０は、ブレゼンハム・アルゴリズムにお
ける誤差ｅの初期値で、ｘ軸とｙ軸のいずれが長軸かに
よって、２×ｄｙ−ｄｘまたは２×ｄｘ−ｄｙの値をと
る。ｃｏｎｓｔ１は、ブレゼンハム・アルゴリズムにお
いて、ｅ≧０のときに誤差ｅに加算される定数で、ｘ軸
とｙ軸のいずれが長軸かによって、２（ｄｙ−ｄｘ）ま
たは２（ｄｘ−ｄｙ）の値をとる。ｃｏｎｓｔ２は、ブ
レゼンハム・アルゴリズムにおいて、ｅ＜０のときに誤
差ｅに加算される定数で、ｘ軸とｙ軸のいずれが長軸か
によって、２×ｄｙまたは２×ｄｘの値をとる。

【０１２２】ｅ０，ｃｏｎｓｔ１，ｃｏｎｓｔ２は、マ
ルチプレクサ７４によりｄｙまたはｄｘが選択され、シ
フタ７３によりマルチプレクサ７４の出力がビットシフ
トされることによって、シフタ７３からｃｏｎｓｔ２が
得られ、マルチプレクサ７５によりｄｘまたはｄｙが選
択され、減算器６８によりマルチプレクサ７４の出力か
らマルチプレクサ７５の出力が減算され、シフタ７２に
より減算器６８の出力がビットシフトされることによっ
て、シフタ７２からｃｏｎｓｔ１が得られ、さらに減算
器６９によりシフタ７３の出力のｃｏｎｓｔ２からマル
チプレクサ７５の出力が減算されることによって、減算
器６９からｅ０が得られる。

【０１２３】図２１の交点座標計算部６２は、入力デー
タが異なる点を除いて、第１の実施形態の図５に示した
ＤＤＡ処理部６と同様に構成し、レジスタファイル２
１、２つのＦＩＦＯ回路２２，２３、演算部２４、制御
部２５、および２つのマルチプレクサ２６，２７からな
るものとする。

【０１２４】図２４に示すレジスタファイル２１のそれ
ぞれの内部レジスタ０，１，２，３には、ベクタの長軸
・短軸方向を示す信号ｄｘｇｔｄｙ、短軸方向への１ス
テップの増分ｉｎｃｓ、長軸方向への１ステップの増分
ｉｎｃｌ、短軸方向の座標値ｓｈｏｒｔ、長軸方向の座
標値ｌｏｎｇ、長軸方向の高さｄｌ、誤差ｅ、ｅ≧０の
ときに誤差ｅに加算される定数ｃｏｎｓｔ１、およびｅ
＜０のときに誤差ｅに加算される定数ｃｏｎｓｔ２が、
同図に示す順序で格納される。ｄｘｇｔｄｙは１ビット
の信号、ｉｎｃｓおよびｉｎｃｌは２ビットの整数、そ
の他のパラメータは１６ビットの整数で表現されたもの
である。レジスタファイル２１の書き込みデータｄａｔ
ａｉｎおよび読み出しデータｄａｔａｏｕｔが１０１ビ
ット幅に変更されること以外は、第１の実施形態と同じ
である。

【０１２５】交点座標計算部６２中の演算部２４は、上
記のレジスタファイル２１の出力データｄａｔａｏｕｔ
から、次のステップにおける各パラメータの値を計算
し、出力するもので、図２５に示すように、加算器８０
〜８２、コンパレータ８３、デクリメンタ８４、および
マルチプレクサ８５〜８８によって構成される。

【０１２６】加算器８０で、入力の短軸方向の座標値ｓ
ｈｏｒｔに増分ｉｎｃｓが加算され、誤差ｅの符号ビッ
トの値に応じてマルチプレクサ８６により、入力の短軸
方向の座標値ｓｈｏｒｔそのもの、または増分ｉｎｃｓ
が加算された座標値（ｓｈｏｒｔ＋ｉｎｃｓ）が選択さ
れて、次のステップにおける短軸方向の座標値ｎｅｘｔ
ｓｈｏｒｔが得られる。誤差ｅの符号ビットは、ｅ≧０
のときには '０’であり、ｅ＜０のときには '１’であ
る。

【０１２７】加算器８１で、入力の長軸方向の座標値ｌ
ｏｎｇに増分ｉｎｃｌが加算されて、次のステップにお
ける長軸方向の座標値ｎｅｘｔｌｏｎｇが得られる。デ
クリメンタ８４で、入力の長軸方向の高さｄｌから１が
減算されて、次のステップにおける長軸方向の高さｎｅ
ｘｔｄｌが得られる。

【０１２８】また、誤差ｅの符号ビットの値に応じてマ
ルチプレクサ８５により、定数ｃｏｎｓｔ２またはｃｏ
ｎｓｔ１が選択され、加算器８２で、入力の誤差ｅにマ
ルチプレクサ８５の出力の定数ｃｏｎｓｔ２またはｃｏ
ｎｓｔ１が加算されて、次のステップにおける誤差ｎｅ
ｘｔｅが得られる。

【０１２９】さらに、ベクタの長軸・短軸方向を示す信
号ｄｘｇｔｄｙの値に応じてマルチプレクサ８７によ
り、入力の長軸方向の座標値ｌｏｎｇまたは短軸方向の
座標値ｓｈｏｒｔが選択されて、交点ｘ座標値ｃｘが得
られるとともに、信号ｄｘｇｔｄｙの値に応じてマルチ
プレクサ８８により、次のステップにおける短軸方向の
座標値ｎｅｘｔｓｈｏｒｔまたは長軸方向の座標値ｎｅ
ｘｔｌｏｎｇが選択されて、次のステップにおける交点
ｙ座標値ｎｅｘｔｃｙが得られる。

【０１３０】また、コンパレータ８３で、入力の長軸方
向の高さｄｌが０であるか否かが判定され、判定結果ｄ
ｌｅｑ０が得られる。

【０１３１】座標値ｎｅｘｔｓｈｏｒｔ，ｎｅｘｔｌｏ
ｎｇ、高さｎｅｘｔｄｌ、および誤差ｎｅｘｔｅは、交
点座標計算部６２中の図５に示したマルチプレクサ２６
に出力される。信号ｄｘｇｔｄｙ、増分ｉｎｃｓ，ｉｎ
ｃｌ、および定数ｃｏｎｓｔ１，ｃｏｎｓｔ２は、入力
された値のまま、マルチプレクサ２６に出力される。

【０１３２】次のステップにおける交点ｙ座標値ｎｅｘ
ｔｃｙ、および判定結果ｄｌｅｑ０は、交点座標計算部
６２中の図５に示した制御部２５に出力される。交点ｘ
座標値ｃｘは、図１のソート部７に出力されて、以降の
描画処理に使用される。

【０１３３】交点座標計算部６２中の図５に示したＦＩ
ＦＯ回路２２，２３および制御部２５は、第１の実施形
態と同様に、図７および図９に示した構成とする。

【０１３４】＜ＤＤＡ処理部６の動作＞ＤＤＡ処理部６
の交点座標計算部６２の動作は、第１の実施形態のＤＤ
Ａ処理部６の動作と、図１１のステップ１〜４およびス
テップ６〜１１については共通で、ステップ５について
のみ異なる。以下では、図２６を用いて、その異なるス
テップ５での処理のみを示す。

【０１３５】ステップ５では、まず、ステップ６１で、
制御部２５は、レジスタファイル２１から出力されてい
るセルデータから演算部２４によって得られた交点ｘ座
標値ｃｘを、出力端子３０に出力すると同時に、Ｏｕｔ
ｐｕｔカウンタ４０を１カウントダウンする。

【０１３６】次に、ステップ６２では、制御部２５は、
演算部２４のコンパレータ８３の出力ｄｌｅｑ０から、
レジスタファイル２１から出力されているセルデータ中
の長軸方向の高さｄｌが０であるか否かを調べる。そし
て、ｄｌ＝０であれば、当該セルは処理中のスキャンラ
インをもって終了するので、ステップ６３に進んで、当
該セルデータをレジスタファイル２１から削除し、ｄｌ
＝０でなければ、当該セルは次のスキャンラインにも続
くので、ステップ６４〜７０に進んで、当該セルデータ
を更新する。

【０１３７】具体的に、ステップ６３のセルデータ削除
処理では、まず、マルチプレクサ２７で '１’を選択し
て、使用中アドレスＦＩＦＯ回路２３の出力を未使用ア
ドレスＦＩＦＯ回路２２の入力に接続し、続いて、ＦＩ
ＦＯ回路２２の書き込み制御信号ｐｕｓｈ、およびＦＩ
ＦＯ回路２３の読み出し制御信号ｐｏｐをアクティブに
する。これによって、ＦＩＦＯ回路２３に格納されてい
た使用中アドレスの先頭が、ＦＩＦＯ回路２３から取り
出されてＦＩＦＯ回路２２に書き込まれ、未使用アドレ
スとなる。さらに、レジスタファイル２１から有効なセ
ルデータが１つ減ったので、制御部２５は、ＮｕｍＯｆ
Ｓｔｏｒｅｄカウンタ３９を１カウントダウンする。

【０１３８】ステップ６４〜７０のセルデータ更新処理
では、まず、ステップ６４で、マルチプレクサ２６では
'０’を選択して、演算部２４の出力をレジスタファイ
ル２１の入力に接続し、マルチプレクサ２７では '１’
を選択して、使用中アドレスＦＩＦＯ回路２３の出力を
レジスタファイル２１の書き込みアドレス信号ｗｒａｄ
ｒとする。

【０１３９】続いて、ステップ６５で、誤差ｅが正また
は０であるか否かを調べ、ｅ＜０であれば、ステップ６
６において、演算部２４で、誤差ｅに定数ｃｏｎｓｔ２
を加算して、更新された誤差ｎｅｘｔｅを算出した後、
ステップ６８に進み、ｅ≧０であれば、ステップ６７に
おいて、演算部２４で、短軸方向の座標値ｓｈｏｒｔに
増分ｉｎｃｓを加算して、更新された短軸方向の座標値
ｎｅｘｔｓｈｏｒｔを算出するとともに、誤差ｅに定数
ｃｏｎｓｔ１を加算して、更新された誤差ｎｅｘｔｅを
算出した後、ステップ６８に進む。

【０１４０】ステップ６８では、演算部２４で、長軸方
向の座標値ｌｏｎｇに増分ｉｎｃｌを加算して、更新さ
れた長軸方向の座標値ｎｅｘｔｌｏｎｇを算出し、さら
に、書き込み制御信号ｗｒｉｔｅをアクティブにして、
上記のように更新されたパラメータを含む新たなセルデ
ータをレジスタファイル２１に書き込む。

【０１４１】次に、ステップ６９で、演算部２４からの
交点ｙ座標値ｎｅｘｔｃｙをｃｙカウンタ３７の値と比
較して、ｎｅｘｔｃｙ＝ｃｙ＋２であるか否かを調べ
る。そして、ｎｅｘｔｃｙ＝ｃｙ＋２でなければ、ステ
ップ６５に戻って、ステップ６５〜６９の処理を繰り返
し、ｎｅｘｔｃｙ＝ｃｙ＋２であれば、ステップ７０に
進む。

【０１４２】ステップ７０では、制御部２５は、ＦＩＦ
Ｏ回路２３の読み出し制御信号ｐｏｐおよび書き込み制
御信号ｐｕｓｈをアクティブにする。これによって、Ｆ
ＩＦＯ回路２３に格納されていた使用中アドレスの先頭
が、ＦＩＦＯ回路２３から取り出されてＦＩＦＯ回路２
３の最後尾に再び書き込まれる。

【０１４３】ステップ６３でセルデータ削除処理を行
い、またはステップ６４〜７０でセルデータ更新処理を
行った後、ステップ７１に進んで、制御部２５は、コン
パレータ４４の出力から、Ｏｕｔｐｕｔカウンタ４０の
値が０であるか否かを調べる。そして、Ｏｕｔｐｕｔ＝
０であれば、レジスタファイル２１に蓄えられている全
てのセルデータにつき、それぞれのベクタと処理中のス
キャンラインとの交点のｘ座標値ｃｘを出力し終ってい
るので、ステップ５を終了して図１１のステップ６に進
み、Ｏｕｔｐｕｔ＝０でなければ、処理中のスキャンラ
インにつき、交点ｘ座標値ｃｘを出力していないセルデ
ータがレジスタファイル２１中に残っているので、ステ
ップ６１に戻って、再び、上述した交点座標出力、およ
びセルデータの削除または更新の処理を行う。

【０１４４】＜第２の実施形態の効果＞上述した第２の
実施形態では、ＤＤＡ処理部６は初期値計算部６１と交
点座標計算部６２とから構成され、初期値計算部６１で
ブレゼンハム・パラメータの初期値データが計算される
が、その初期値計算部６１は図２２に示したように簡単
な回路によって構成することができる。

【０１４５】したがって、第２の実施形態によれば、第
１の実施形態と同様に、任意の多角形を台形や単純な凸
多角形に分割するための前処理に多大な計算時間を必要
とせず、専用のハードウェアによって高速にＤＤＡ処理
を実行することができ、しかも、冗長なＤＤＡ初期値計
算回路やＤＤＡ演算回路を必要としないとともに、複数
のＤＤＡ処理を並行に行うことができる。

【０１４６】

【発明の効果】上述したしたように、この発明によれ
ば、任意の多角形を台形や単純な凸多角形に分割するた
めの前処理に多大な計算時間を必要とせず、専用のハー
ドウェアによって高速にＤＤＡ処理を実行することがで
きる。また、冗長なＤＤＡ初期値計算回路やＤＤＡ演算
回路を必要としないとともに、複数のＤＤＡ処理を並行
に行うことができ、処理速度および回路規模につき高度
に最適化された図形処理装置を実現することができる。

【図面の簡単な説明】

【図１】第１および第２の実施形態の図形処理装置の全
体構成を示す図である。

【図２】多角形分割部における分割の例を示す図であ
る。

【図３】多角形分割部で分割された多角形の例を示す図
である。

【図４】第１の実施形態のＤＤＡ処理部に入力される多
角形データのデータ形式を示す図である。

【図５】第１の実施形態のＤＤＡ処理部の構成例を示す
図である。

【図６】第１の実施形態のレジスタファイルの構成例を
示す図である。

【図７】ＦＩＦＯ回路の構成例を示す図である。

【図８】第１の実施形態の演算部の構成例を示す図であ
る。

【図９】制御部の構成例を示す図である。

【図１０】制御部を構成する各カウンタの入出力信号を
示す図である。

【図１１】ＤＤＡ処理部の一連の動作を示す図である。

【図１２】図１１のステップ３を詳細に示す図である。

【図１３】第１の実施形態の図１１のステップ５を詳細
に示す図である。

【図１４】図１２のステップ３４の前後におけるＦＩＦ
Ｏ回路およびレジスタファイルの状態を示す図である。

【図１５】図１３のステップ５３の前後におけるＦＩＦ
Ｏ回路およびレジスタファイルの状態を示す図である。

【図１６】図１３のステップ５４の前後におけるＦＩＦ
Ｏ回路およびレジスタファイルの状態を示す図である。

【図１７】複数モジュールによるレジスタファイルの構
成例を示す図である。

【図１８】傾きが０°以上、４５°未満の線分の例を示
す図である。

【図１９】ブレゼンハムのアルゴリズムを説明するため
の図である。

【図２０】第２の実施形態のＤＤＡ処理部に入力される
多角形データのデータ形式を示す図である。

【図２１】第２の実施形態のＤＤＡ処理部の全体構成を
示す図である。

【図２２】第２の実施形態の初期値計算部の構成例を示
す図である。

【図２３】図２２の初期値計算部で生成される初期値を
示す図である。

【図２４】第２の実施形態のレジスタファイルの構成例
を示す図である。

【図２５】第２の実施形態の演算部の構成例を示す図で
ある。

【図２６】第２の実施形態の図１１のステップ５を詳細
に示す図である。

【図２７】オーダードエッジリスト・アルゴリズムによ
る図形処理装置の全体構成を示す図である。

【図２８】線図形から塗りつぶし図形への変換を説明す
るための図である。

【図２９】微小直線による曲線の近似を説明するための
図である。

【図３０】台形による多角形の分割を示す図である。

【図３１】従来の台形描画装置を示す図である。

【図３２】図３１の装置による台形描画処理を示す図で
ある。

【図３３】従来の並列ＤＤＡ処理方式による図形処理装
置を示す図である。

【図３４】図３３の装置による直線描画処理を示す図で
ある。

【符号の説明】

１…命令解釈部２…ベクタデータ生成部３…フォント管理部４…ショートベクタ生成部５…多角形分割部６…ＤＤＡ処理部７…ソート部８…メモリ描画部９…フレームバッファメモリ１１…出力デバイス（出力グラフィックデバイス）２１…レジスタファイル２２…未使用アドレスＦＩＦＯ回路（第１のＦＩＦＯメ
モリ）２３…使用中アドレスＦＩＦＯ回路（第２のＦＩＦＯメ
モリ）２４…演算部２５…制御部

Claims

【特許請求の範囲】

【請求項１】多角形を表現するそれぞれの輪郭ベクタの
端点座標、傾き値、高さから構成されるパラメータの組
を記憶する、複数のレジスタからなるレジスタファイル
と、このレジスタファイル中の前記パラメータの組を記憶し
ていないレジスタのアドレスを格納する第１のＦＩＦＯ
メモリと、前記レジスタファイル中の前記パラメータの組を記憶し
ているレジスタのアドレスを格納する第２のＦＩＦＯメ
モリと、前記それぞれの輪郭ベクタと出力グラフィックデバイス
のスキャンラインとの交点座標を計算する演算部と、少なくとも、前記レジスタファイルのパラメータデータ
入出力制御、前記第１および第２のＦＩＦＯメモリの状
態管理とアドレス信号入出力制御、および前記演算部で
計算された交点座標の出力制御を実行する制御部とを備
え、前記交点座標は、前記レジスタファイルを構成するレジ
スタの数に等しい複数の交点座標について並行に、前記
それぞれの輪郭ベクタの始点座標に前記傾き値を繰り返
し加算することによって計算し、出力することを特徴と
する図形処理装置。
【請求項２】請求項１の図形処理装置において、前記パラメータの組は、前記出力グラフィックデバイス
のスキャンライン方向をｘ軸方向、副スキャン方向をｙ
軸方向として、注目するスキャンラインと当該輪郭ベク
タとの交点のｘ座標値ｃｘと、当該輪郭ベクタ上でｙ座
標値が１増加したときのｘ座標値の増減量を表すパラメ
ータｄｘｄｙと、当該輪郭ベクタが交わるスキャンライ
ンの本数を示すパラメータｒｓｃａｎとから構成され、前記演算部は、前記ｘ座標値ｃｘに前記パラメータｄｘ
ｄｙを加算する加算器と、前記パラメータｒｓｃａｎか
ら１を引いた値を計算する減算器と、前記パラメータｒ
ｓｃａｎが０であるか否かを判定する比較器とから構成
されることを特徴とする図形処理装置。
【請求項３】請求項２の図形処理装置において、前記レジスタファイルは、前記ｘ座標値ｃｘを格納する
第１のレジスタファイル、前記パラメータｄｘｄｙを格
納する第２のレジスタファイル、および前記パラメータ
ｒｓｃａｎを格納する第３のレジスタファイルからなる
ことを特徴とする図形処理装置。
【請求項４】請求項２または３の図形処理装置におい
て、前記制御部は、前記演算部で計算された交点座標を出力
するにあたって、前記レジスタファイル中の、前記第２
のＦＩＦＯメモリの先頭に格納されているアドレスを有
するレジスタから、その内容を読み出して、その中の前
記ｘ座標値ｃｘを出力するとともに、その第２のＦＩＦ
Ｏメモリの先頭に格納されていた当該アドレスを取り出
して第２のＦＩＦＯメモリの最後尾に再び書き込む処理
を、交点座標出力処理開始時に第２のＦＩＦＯメモリに
格納されていた全てのアドレスについて繰り返すことを
特徴とする図形処理装置。
【請求項５】請求項２または３の図形処理装置におい
て、前記制御部は、前記演算部で計算された交点座標を出力
するにあたって、前記レジスタファイル中の、前記第２
のＦＩＦＯメモリの先頭に格納されているアドレスを有
するレジスタから、その内容を読み出し、その中の前記
パラメータｒｓｃａｎが０であるか否かを、前記比較器
の出力から判断して、そのパラメータｒｓｃａｎが０で
あるときには、その第２のＦＩＦＯメモリの先頭に格納
されていた当該アドレスを取り出して前記第１のＦＩＦ
Ｏメモリの最後尾に書き込む処理を、交点座標出力処理
開始時に第２のＦＩＦＯメモリに格納されていた全ての
アドレスについて繰り返すことを特徴とする図形処理装
置。
【請求項６】請求項２または３の図形処理装置におい
て、前記制御部は、前記演算部で計算された交点座標を出力
するにあたって、前記レジスタファイル中の、前記第２
のＦＩＦＯメモリの先頭に格納されているアドレスを有
するレジスタから、その内容を読み出して、その中の前
記ｘ座標値ｃｘを出力するとともに、その中の前記パラメータｒｓｃａｎが０であるか否か
を、前記比較器の出力から判断して、そのパラメータｒ
ｓｃａｎが０であるときには、その第２のＦＩＦＯメモ
リの先頭に格納されていた当該アドレスを取り出して前
記第１のＦＩＦＯメモリの最後尾に書き込む処理を、交
点座標出力処理開始時に第２のＦＩＦＯメモリに格納さ
れていた全てのアドレスについて繰り返し、そのパラメータｒｓｃａｎが０でないときには、その第
２のＦＩＦＯメモリの先頭に格納されていた当該アドレ
スを取り出して第２のＦＩＦＯメモリの最後尾に再び書
き込むと同時に、前記加算器で計算された結果を新たな
ｘ座標値ｃｘとし、前記減算器で計算された結果を新た
なパラメータｒｓｃａｎとして、その新たなｘ座標値ｃ
ｘおよびパラメータｒｓｃａｎと前記読み出した内容中
のパラメータｄｘｄｙとの組を、更新されたパラメータ
の組として、前記レジスタファイル中の、前記第２のＦ
ＩＦＯメモリの先頭に格納されていた当該アドレスで指
定されたレジスタに書き込む処理を、交点座標出力処理
開始時に第２のＦＩＦＯメモリに格納されていた全ての
アドレスについて繰り返すことを特徴とする図形処理装
置。
【請求項７】請求項６の図形処理装置において、前記第２のＦＩＦＯメモリからのアドレス読み出し、前
記ｘ座標値ｃｘの出力、前記パラメータｒｓｃａｎが０
であるか否かの判断、前記第１または第２のＦＩＦＯメ
モリへのアドレス書き込み、前記加算器での加算、前記
減算器での減算、および前記更新されたパラメータの組
のレジスタファイルへの書き込みは、システムクロック
に同期した１サイクル内で並列に処理されることを特徴
とする図形処理装置。
【請求項８】請求項１〜７のいずれかの図形処理装置に
おいて、前記パラメータの組は、前記それぞれの輪郭ベクタの両
端点のうち、ｙ座標値が小さい方を始点、大きい方を終
点として、始点のｙ座標値が小さい順にソートされて、
多角形を表現する全ての輪郭ベクタに対応して順番に入
力されることを特徴とする図形処理装置。
【請求項９】請求項８の図形処理装置において、前記制御部は、処理中のスキャンラインのｙ座標値を保
持するレジスタｃｙを備え、多角形の最も小さいｙ座標
値から前記交点座標の計算を開始して、入力される輪郭
ベクタの前記始点のｙ座標値が前記レジスタｃｙの値と
一致するか否かによって、処理中のスキャンラインから
開始する輪郭ベクタが存在するか否かを判断し、存在す
るときには、当該輪郭ベクタのパラメータの組を、前記
レジスタファイル中の、前記第１のＦＩＦＯメモリの先
頭に格納されているアドレスを有するレジスタに書き込
むとともに、その第１のＦＩＦＯメモリの先頭に格納さ
れていた当該アドレスを取り出して前記第２のＦＩＦＯ
メモリの最後尾に書き込むことを特徴とする図形処理装
置。