JPH08339290A - データ処理システムにおいてデータ・ストリーム内にアドレスを挿入する装置および方法 - Google Patents
データ処理システムにおいてデータ・ストリーム内にアドレスを挿入する装置および方法Info
- Publication number
- JPH08339290A JPH08339290A JP7347112A JP34711295A JPH08339290A JP H08339290 A JPH08339290 A JP H08339290A JP 7347112 A JP7347112 A JP 7347112A JP 34711295 A JP34711295 A JP 34711295A JP H08339290 A JPH08339290 A JP H08339290A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- address
- buffer
- fifo buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 12
- 238000003780 insertion Methods 0.000 title 1
- 230000037431 insertion Effects 0.000 title 1
- 239000000872 buffer Substances 0.000 claims abstract description 205
- 238000012546 transfer Methods 0.000 claims description 33
- 238000010586 diagram Methods 0.000 description 16
- 230000002457 bidirectional effect Effects 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- TVEXGJYMHHTVKP-UHFFFAOYSA-N 6-oxabicyclo[3.2.1]oct-3-en-7-one Chemical compound C1C2C(=O)OC1C=CC2 TVEXGJYMHHTVKP-UHFFFAOYSA-N 0.000 description 1
- 101100213603 Schizosaccharomyces pombe (strain 972 / ATCC 24843) hrf1 gene Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012966 insertion method Methods 0.000 description 1
- 239000012464 large buffer Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9057—Arrangements for supporting packet reassembly or resequencing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
- G06F9/3879—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor for non-native instruction execution, e.g. executing a command; for Java instruction set
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/901—Buffering arrangements using storage descriptor, e.g. read or write pointers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9047—Buffering arrangements including multiple buffers, e.g. buffer pools
- H04L49/9052—Buffering arrangements including multiple buffers, e.g. buffer pools with buffers of different sizes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】 ＦＩＦＯバッファ（６５）を介して転送中の
データ・ストリームの先頭にアドレスを挿入する方法お
よび装置を提供する。 【解決手段】 アドレスをデータ・ストリームの先頭に
挿入することによって、アドレスが失われるのを防止す
る。アドレス・デコーダ（１０２）を用いて、ＦＩＦＯ
バッファ（６５）にアクセス可能なアドレス範囲を識別
する。アドレスは、データ処理システム（２０）内のデ
ータ・ストリームの転送先を判断するヘッダ情報を含む
こともでき、さらに、データ・ストリームがデータ処理
システム（２０）内でどのように処理されるべきかを制
御するための情報を含むこともできる。
データ・ストリームの先頭にアドレスを挿入する方法お
よび装置を提供する。 【解決手段】 アドレスをデータ・ストリームの先頭に
挿入することによって、アドレスが失われるのを防止す
る。アドレス・デコーダ（１０２）を用いて、ＦＩＦＯ
バッファ（６５）にアクセス可能なアドレス範囲を識別
する。アドレスは、データ処理システム（２０）内のデ
ータ・ストリームの転送先を判断するヘッダ情報を含む
こともでき、さらに、データ・ストリームがデータ処理
システム（２０）内でどのように処理されるべきかを制
御するための情報を含むこともできる。
Description
【０００１】
【産業上の利用分野】Smolansky et al.による、"ADJUS
TABLE DEPTH/WIDTH FIFO BUFFER FOR VARIABLE WIDTH D
ATA TRANSFERS"と題し、弁理士ファイル番号SC0364EIを
有する関連出願が同時に出願され、本願と同一譲受人に
譲渡された。
TABLE DEPTH/WIDTH FIFO BUFFER FOR VARIABLE WIDTH D
ATA TRANSFERS"と題し、弁理士ファイル番号SC0364EIを
有する関連出願が同時に出願され、本願と同一譲受人に
譲渡された。
【０００２】本発明は、一般的にデータ処理システムに
関し、更に特定すれば、データ処理システムにおけるデ
ータ・ストリーム内へのアドレスの挿入に関するもので
ある。
関し、更に特定すれば、データ処理システムにおけるデ
ータ・ストリーム内へのアドレスの挿入に関するもので
ある。
【０００３】
【従来の技術】デジタル信号処理とは、規則的な間隔で
サンプルされデジタル化されたリードタイム信号の算術
的処理を意味する。デジタル信号プロセッサ（ＤＳＰ）
は、信号のフィルタ処理、混合、比較といったデジタル
信号処理機能を提供するものである。データ処理システ
ムの中には、ＤＳＰがホスト・プロセッサ内に含まれて
おり、デジタル信号処理作業(chore)を扱うことができ
るものもある。例えば、ホスト・プロセッサは、マイク
ロコンピュータまたはマイクロプロセッサを含むことが
できる。
サンプルされデジタル化されたリードタイム信号の算術
的処理を意味する。デジタル信号プロセッサ（ＤＳＰ）
は、信号のフィルタ処理、混合、比較といったデジタル
信号処理機能を提供するものである。データ処理システ
ムの中には、ＤＳＰがホスト・プロセッサ内に含まれて
おり、デジタル信号処理作業(chore)を扱うことができ
るものもある。例えば、ホスト・プロセッサは、マイク
ロコンピュータまたはマイクロプロセッサを含むことが
できる。
【０００４】場合によっては、ホスト・プロセッサとＤ
ＳＰとの間で比較的大量のデータを転送することが必要
となることもある。データがこれら２つのプロセッサ間
で転送されるとき、例えば、２つのプロセッサが異なる
クロックで動作するなど、２つのプロセッサ間の非互換
性のために、直接転送は不可能なことがある。この場
合、非同期的に動作するバッファ・メモリを用いればよ
い。データは、受信側プロセッサがそれを受信できるよ
うになる前に、まず送信側プロセッサによって、バッフ
ァ・メモリにバースト状で転送される。しかしながら、
バッファ・メモリは、集積回路上に大量な貴重な表面領
域を必要とし、実施には費用がかかり、しかもデータが
処理可能になる前に全データを転送しなければならない
ので、処理速度が低下する。
ＳＰとの間で比較的大量のデータを転送することが必要
となることもある。データがこれら２つのプロセッサ間
で転送されるとき、例えば、２つのプロセッサが異なる
クロックで動作するなど、２つのプロセッサ間の非互換
性のために、直接転送は不可能なことがある。この場
合、非同期的に動作するバッファ・メモリを用いればよ
い。データは、受信側プロセッサがそれを受信できるよ
うになる前に、まず送信側プロセッサによって、バッフ
ァ・メモリにバースト状で転送される。しかしながら、
バッファ・メモリは、集積回路上に大量な貴重な表面領
域を必要とし、実施には費用がかかり、しかもデータが
処理可能になる前に全データを転送しなければならない
ので、処理速度が低下する。
【０００５】
【発明が解決しようとする課題】比較的大きなバッファ
・メモリを不要とするために、時として小型の先入れ先
出し（ＦＩＦＯ）バッファを用いて、ホスト・プロセッ
サを受信側プロセッサに接続している。ＦＩＦＯバッフ
ァは、データを受けたのと同じ順序でデータを出力する
メモリ・ユニットのことである。比較的大量のデータが
転送されるとき、送信側プロセッサは、ある範囲のアド
レスについてのみ、ＦＩＦＯバッファをアクセスする。
このアドレス範囲は、例えば、データを記憶すべき受信
側プロセッサのメモリ内のアドレスのような、受信側プ
ロセッサの転送先を識別することもできる。また、かか
るアドレスは、データをどのようにそしてどこで処理す
るかを決定する際に重要なヘッダ情報を含むこともでき
る。しかしながら、ＦＩＦＯバッファを通じてデータを
転送する場合、受信側プロセッサに別個のアドレス・レ
ジスタを設けるなど、アドレスを保存する処置を取らな
いと、アドレスが失われることがある。
・メモリを不要とするために、時として小型の先入れ先
出し（ＦＩＦＯ）バッファを用いて、ホスト・プロセッ
サを受信側プロセッサに接続している。ＦＩＦＯバッフ
ァは、データを受けたのと同じ順序でデータを出力する
メモリ・ユニットのことである。比較的大量のデータが
転送されるとき、送信側プロセッサは、ある範囲のアド
レスについてのみ、ＦＩＦＯバッファをアクセスする。
このアドレス範囲は、例えば、データを記憶すべき受信
側プロセッサのメモリ内のアドレスのような、受信側プ
ロセッサの転送先を識別することもできる。また、かか
るアドレスは、データをどのようにそしてどこで処理す
るかを決定する際に重要なヘッダ情報を含むこともでき
る。しかしながら、ＦＩＦＯバッファを通じてデータを
転送する場合、受信側プロセッサに別個のアドレス・レ
ジスタを設けるなど、アドレスを保存する処置を取らな
いと、アドレスが失われることがある。
【０００６】
【課題を解決するための手段】したがって、一形態とし
て、ＦＩＦＯバッファを通じてデータ・ストリームを転
送する方法が提供される。この方法は、ＦＩＦＯバッフ
ァへのアクセスを識別する段階、ＦＩＦＯバッファが使
用可能か否かを判定する段階、およびデータ・ワードを
ＦＩＦＯバッファに書き込む段階から成り、これらデー
タ・ワードの中の所定データ・ワードがアドレスを含
む。
て、ＦＩＦＯバッファを通じてデータ・ストリームを転
送する方法が提供される。この方法は、ＦＩＦＯバッフ
ァへのアクセスを識別する段階、ＦＩＦＯバッファが使
用可能か否かを判定する段階、およびデータ・ワードを
ＦＩＦＯバッファに書き込む段階から成り、これらデー
タ・ワードの中の所定データ・ワードがアドレスを含
む。
【０００７】他の実施例では、所定数のデータ・ワード
を有するデータ・ストリームをＦＩＦＯバッファを通じ
て転送する装置が提供され、この装置は、アドレス・デ
コーダと、ライト制御論理回路とを有する。アドレス・
デコーダは第１バスに結合されている。アドレス・デコ
ーダはアドレスを受け、ＦＩＦＯバッファをアクセスす
る所定のアドレス以内にアドレスが入ったとき、これを
識別する。ライト制御論理回路は、アドレス・バッファ
に結合されている。ライト制御論理回路は、データ・ス
トリームをＦＩＦＯバッファに書き込ませる。アドレス
・デコーダは、データ・ストリーム内の所定点にアドレ
スを挿入する。
を有するデータ・ストリームをＦＩＦＯバッファを通じ
て転送する装置が提供され、この装置は、アドレス・デ
コーダと、ライト制御論理回路とを有する。アドレス・
デコーダは第１バスに結合されている。アドレス・デコ
ーダはアドレスを受け、ＦＩＦＯバッファをアクセスす
る所定のアドレス以内にアドレスが入ったとき、これを
識別する。ライト制御論理回路は、アドレス・バッファ
に結合されている。ライト制御論理回路は、データ・ス
トリームをＦＩＦＯバッファに書き込ませる。アドレス
・デコーダは、データ・ストリーム内の所定点にアドレ
スを挿入する。
【０００８】これらおよびその他の特徴、ならびに利点
は、添付図面に関連付けて記載された以下の詳細な説明
から、より明確に理解されよう。
は、添付図面に関連付けて記載された以下の詳細な説明
から、より明確に理解されよう。
【０００９】
【実施例】概して言えば、本発明は、データ・ストリー
ムの先頭にアドレスを挿入し、データ・ストリームがＦ
ＩＦＯバッファを通じて転送されるときにアドレスが失
われるのを防ぐ方法および装置を提供するものである。
アドレスを保存するための特別なアドレス・レジスタは
必要でない。アドレス・デコーダを用いて、ＦＩＦＯバ
ッファをアクセスするアドレス範囲を識別する。アドレ
スは、データ・ストリームの転送先を判断するためのヘ
ッダ情報と、データ・ストリームをどのように処理する
か制御するための情報も含むことができる。
ムの先頭にアドレスを挿入し、データ・ストリームがＦ
ＩＦＯバッファを通じて転送されるときにアドレスが失
われるのを防ぐ方法および装置を提供するものである。
アドレスを保存するための特別なアドレス・レジスタは
必要でない。アドレス・デコーダを用いて、ＦＩＦＯバ
ッファをアクセスするアドレス範囲を識別する。アドレ
スは、データ・ストリームの転送先を判断するためのヘ
ッダ情報と、データ・ストリームをどのように処理する
か制御するための情報も含むことができる。
【００１０】信号、ステータス・ビット、または同様の
装置(apparatus)をその論理真または論理虚の状態にす
ることを意味する場合、「アサート」および「ニゲー
ト」という用語を、それぞれ用いることにする。論理真
状態がデジタル論理レベル１の場合、論理虚状態はデジ
タル論理レベル０となる。また、論理真状態がデジタル
論理レベル０の場合、論理虚状態はデジタル論理レベル
１となる。また、データ、アドレス、制御、またはステ
ータスのような１つ以上の種々の情報を転送するために
用いられる複数の信号を意味する場合に、「バス」とい
う用語を用いることにする。
装置(apparatus)をその論理真または論理虚の状態にす
ることを意味する場合、「アサート」および「ニゲー
ト」という用語を、それぞれ用いることにする。論理真
状態がデジタル論理レベル１の場合、論理虚状態はデジ
タル論理レベル０となる。また、論理真状態がデジタル
論理レベル０の場合、論理虚状態はデジタル論理レベル
１となる。また、データ、アドレス、制御、またはステ
ータスのような１つ以上の種々の情報を転送するために
用いられる複数の信号を意味する場合に、「バス」とい
う用語を用いることにする。
【００１１】図１ないし図８を参照しながら、本発明を
より詳しく説明する。図１ないし図７の各ブロック図
は、回路を表わす。図８に示す各ブロックは、フロー・
チャートにおける１つ以上のステップを表わす。図１
は、本発明によるデータ処理システム２０をブロック図
形状で示す。図１に示す実施例では、データ処理システ
ム２０はデジタル信号プロセッサ（ＤＳＰ）であり、単
一の集積回路上に配置されている。他の実施例では、デ
ータ処理システム２０は、例えば、マイクロコンピュー
タまたはマイクロプロセッサでもよい。データ処理シス
テム２０は、タイマ２２、ホスト・インターフェース２
４、改良直列同期インターフェース(ＥＳＳＩ:enhanced
serial synchronous interface)２６、直列非同期イン
ターフェース（ＳＣＩ）２８、プログラムＲＡＭ（ラン
ダム・アクセス・メモリ）および命令キャッシュ３０、
データ・メモリ３２、データ・メモリ３４、アドレス発
生器／直接メモリ・アクセス（ＤＭＡ）コントローラ３
６、外部アドレス・バス・スイッチ３８、内部データ・
バス・スイッチ４０、ＤＲＡＭ（ダイナミック・ランダ
ム・アクセス・メモリ）およびＳＲＡＭ（スタティック
・ランダム・アクセス・メモリ）バス・インターフェー
スおよび命令キャッシュ制御部４２、外部データ・バス
・スイッチ４４、プログラム制御部（ＰＣＵ）４６、な
らびにデータ算術演算部（ＡＬＵ）５４を含む。プログ
ラム制御部４６は、プログラム割り込みコントローラ４
８、プログラム・デコード・コントローラ５０、および
プログラム・アドレス発生器５２を含む。
より詳しく説明する。図１ないし図７の各ブロック図
は、回路を表わす。図８に示す各ブロックは、フロー・
チャートにおける１つ以上のステップを表わす。図１
は、本発明によるデータ処理システム２０をブロック図
形状で示す。図１に示す実施例では、データ処理システ
ム２０はデジタル信号プロセッサ（ＤＳＰ）であり、単
一の集積回路上に配置されている。他の実施例では、デ
ータ処理システム２０は、例えば、マイクロコンピュー
タまたはマイクロプロセッサでもよい。データ処理シス
テム２０は、タイマ２２、ホスト・インターフェース２
４、改良直列同期インターフェース(ＥＳＳＩ:enhanced
serial synchronous interface)２６、直列非同期イン
ターフェース（ＳＣＩ）２８、プログラムＲＡＭ（ラン
ダム・アクセス・メモリ）および命令キャッシュ３０、
データ・メモリ３２、データ・メモリ３４、アドレス発
生器／直接メモリ・アクセス（ＤＭＡ）コントローラ３
６、外部アドレス・バス・スイッチ３８、内部データ・
バス・スイッチ４０、ＤＲＡＭ（ダイナミック・ランダ
ム・アクセス・メモリ）およびＳＲＡＭ（スタティック
・ランダム・アクセス・メモリ）バス・インターフェー
スおよび命令キャッシュ制御部４２、外部データ・バス
・スイッチ４４、プログラム制御部（ＰＣＵ）４６、な
らびにデータ算術演算部（ＡＬＵ）５４を含む。プログ
ラム制御部４６は、プログラム割り込みコントローラ４
８、プログラム・デコード・コントローラ５０、および
プログラム・アドレス発生器５２を含む。
【００１２】「YAB」と表記されたアドレス・バス５
６、「XAB」と表記されたアドレス・バス５７、「PAB」
と表記されたプログラム・アドレス・バス５８、および
「DAB」と表記されたアドレス・バス５９が、アドレス
発生器／ＤＭＡコントローラ３６と外部アドレス・バス
・スイッチ３８との間に結合されている。「DDB」と表
記されたデータ・バス６０が、ホスト・インターフェー
ス２４と外部データ・バス・スイッチ４４との間に結合
されている。「YDB」と表記されたデータ・バス６１、
「XDB」と表記されたデータ・バス６２、「PDB」と表記
されたプログラム・データ・バス６３、および「GDB」
と表記されたプログラム・データ・バス６４が、内部デ
ータ・バス・スイッチ４０と外部データ・バス・スイッ
チ４４との間に結合されている。
６、「XAB」と表記されたアドレス・バス５７、「PAB」
と表記されたプログラム・アドレス・バス５８、および
「DAB」と表記されたアドレス・バス５９が、アドレス
発生器／ＤＭＡコントローラ３６と外部アドレス・バス
・スイッチ３８との間に結合されている。「DDB」と表
記されたデータ・バス６０が、ホスト・インターフェー
ス２４と外部データ・バス・スイッチ４４との間に結合
されている。「YDB」と表記されたデータ・バス６１、
「XDB」と表記されたデータ・バス６２、「PDB」と表記
されたプログラム・データ・バス６３、および「GDB」
と表記されたプログラム・データ・バス６４が、内部デ
ータ・バス・スイッチ４０と外部データ・バス・スイッ
チ４４との間に結合されている。
【００１３】タイマ２２は、３つのタイマを含み、内部
または外部タイミングに用いることができると共に、デ
ータ処理システム２０に割り込みをかけたり、外部装置
に通知することができる。加えて、タイマ２２は、特定
数の事象が発生した後にＤＭＡ転送を通知するために用
いることもできる。３つのタイマの各々は、１本の双方
向ピン即ち端子に結合されている。更に、タイマ２２の
各タイマは、バス５７、バス５９、プログラム割り込み
コントローラ４８、およびバス６０に結合されている。
または外部タイミングに用いることができると共に、デ
ータ処理システム２０に割り込みをかけたり、外部装置
に通知することができる。加えて、タイマ２２は、特定
数の事象が発生した後にＤＭＡ転送を通知するために用
いることもできる。３つのタイマの各々は、１本の双方
向ピン即ち端子に結合されている。更に、タイマ２２の
各タイマは、バス５７、バス５９、プログラム割り込み
コントローラ４８、およびバス６０に結合されている。
【００１４】ホスト・インターフェース２４は、データ
処理システム２０と、マイクロコンピュータ、マイクロ
プロセッサ、またはＤＭＡのようなその他の素子との間
の通信のための双方向インターフェースを形成する。ま
た、ホスト・インターフェース２４は、バス６０を介し
て外部データ・バス・スイッチ４４に双方向結合され、
更に、バス５７，５９を介して、グローバル・データ・
バス６４、プログラム割り込み制御部４８、アドレス発
生器／ＤＭＡコントローラ３６、および外部アドレス・
バス・スイッチ３８に、双方向結合されている。加え
て、ホスト・インターフェース２４は、双方向データ転
送、アドレス・レジスタの選択、およびホスト・プロセ
ッサからの制御通信のために、５０本の外部ピン即ち端
子に、双方向結合されている。
処理システム２０と、マイクロコンピュータ、マイクロ
プロセッサ、またはＤＭＡのようなその他の素子との間
の通信のための双方向インターフェースを形成する。ま
た、ホスト・インターフェース２４は、バス６０を介し
て外部データ・バス・スイッチ４４に双方向結合され、
更に、バス５７，５９を介して、グローバル・データ・
バス６４、プログラム割り込み制御部４８、アドレス発
生器／ＤＭＡコントローラ３６、および外部アドレス・
バス・スイッチ３８に、双方向結合されている。加え
て、ホスト・インターフェース２４は、双方向データ転
送、アドレス・レジスタの選択、およびホスト・プロセ
ッサからの制御通信のために、５０本の外部ピン即ち端
子に、双方向結合されている。
【００１５】改良直列同期インターフェース（ＥＳＳ
Ｉ）２６は、１２本の双方向外部ピンに結合され、例え
ば、１つ以上の業界標準コデック、ＤＳＰ（デジタル信
号プロセッサ）、またはマイクロプロセッサを含む外部
直列装置との直列通信を可能にする。ＥＳＳＩ２６は、
更に、バス５７、バス５９、およびバス６０に結合され
た端子も有する。
Ｉ）２６は、１２本の双方向外部ピンに結合され、例え
ば、１つ以上の業界標準コデック、ＤＳＰ（デジタル信
号プロセッサ）、またはマイクロプロセッサを含む外部
直列装置との直列通信を可能にする。ＥＳＳＩ２６は、
更に、バス５７、バス５９、およびバス６０に結合され
た端子も有する。
【００１６】直列通信インターフェース（ＳＣＩ）２８
は、３本の双方向外部ピンに結合され、外部装置との直
列通信を可能にする。ＳＣＩ２８は、バス５７、バス５
９、およびバス６０に結合された端子も有する。
は、３本の双方向外部ピンに結合され、外部装置との直
列通信を可能にする。ＳＣＩ２８は、バス５７、バス５
９、およびバス６０に結合された端子も有する。
【００１７】図１に示したデータ処理システム２０の実
施例は、３箇所のメモリ空間を有する。即ち、プログラ
ムＲＡＭおよび命令キャッシュ３０、Ｘメモリ３２、な
らびにＹメモリ３４である。他の実施例では、これ以上
またはこれ以下のメモリ空間の場合もある。プログラム
ＲＡＭおよび命令キャッシュ３０は、アドレス・バス５
８およびデータ・バス６３に結合されている。Ｘメモリ
３２は、アドレス・バス５７、アドレス・バス５９、デ
ータ・バス６０、およびデータ・バス６２に結合されて
いる。Ｙメモリ３４は、アドレス・バス５６、アドレス
・バス５９、データ・バス６０、およびデータ・バス６
１に結合されている。
施例は、３箇所のメモリ空間を有する。即ち、プログラ
ムＲＡＭおよび命令キャッシュ３０、Ｘメモリ３２、な
らびにＹメモリ３４である。他の実施例では、これ以上
またはこれ以下のメモリ空間の場合もある。プログラム
ＲＡＭおよび命令キャッシュ３０は、アドレス・バス５
８およびデータ・バス６３に結合されている。Ｘメモリ
３２は、アドレス・バス５７、アドレス・バス５９、デ
ータ・バス６０、およびデータ・バス６２に結合されて
いる。Ｙメモリ３４は、アドレス・バス５６、アドレス
・バス５９、データ・バス６０、およびデータ・バス６
１に結合されている。
【００１８】アドレス発生器／ＤＭＡコントローラ３６
は、アドレス・バス５６，５７，５８，５９に結合され
ている。アドレス発生器／ＤＭＡコントローラ３６は、
メモリ・アドレスを、タイマ２２、ホスト・インターフ
ェース２４、ＥＳＳＩ２６、ＳＣＩ２８、プログラムＲ
ＡＭおよび命令キャッシュ３０、メモリ３２、メモリ３
４、外部アドレス・バス・スイッチ３８、ならびにＤＲ
ＡＭおよびＳＲＡＭバス・インターフェース／命令キャ
ッシュ制御部４２に供給する。好適実施例では、ＤＭＡ
コントローラは６つのチャネルを有する。
は、アドレス・バス５６，５７，５８，５９に結合され
ている。アドレス発生器／ＤＭＡコントローラ３６は、
メモリ・アドレスを、タイマ２２、ホスト・インターフ
ェース２４、ＥＳＳＩ２６、ＳＣＩ２８、プログラムＲ
ＡＭおよび命令キャッシュ３０、メモリ３２、メモリ３
４、外部アドレス・バス・スイッチ３８、ならびにＤＲ
ＡＭおよびＳＲＡＭバス・インターフェース／命令キャ
ッシュ制御部４２に供給する。好適実施例では、ＤＭＡ
コントローラは６つのチャネルを有する。
【００１９】ＤＲＡＭおよびＳＲＡＭバス・インターフ
ェース／命令キャッシュ４２は、プログラム・アドレス
・バス５８および１４本の双方向外部ピンに結合されて
いる。ＤＲＡＭおよびＳＲＡＭバス・インターフェース
／命令キャッシュ４２の命令キャッシュは、外部メイン
・メモリ（図示せず）とプログラム制御部４６との間の
バッファ・メモリとして機能する。命令キャッシュは、
頻繁に用いられるプログラム命令を記憶するものであ
る。プログラムが必要とする命令語をキャッシュの中で
得られるようにすると、メイン・メモリにアクセスする
ための時間が不要になるので、その結果として性能の向
上を達成することができる。
ェース／命令キャッシュ４２は、プログラム・アドレス
・バス５８および１４本の双方向外部ピンに結合されて
いる。ＤＲＡＭおよびＳＲＡＭバス・インターフェース
／命令キャッシュ４２の命令キャッシュは、外部メイン
・メモリ（図示せず）とプログラム制御部４６との間の
バッファ・メモリとして機能する。命令キャッシュは、
頻繁に用いられるプログラム命令を記憶するものであ
る。プログラムが必要とする命令語をキャッシュの中で
得られるようにすると、メイン・メモリにアクセスする
ための時間が不要になるので、その結果として性能の向
上を達成することができる。
【００２０】内部データ・バス・スイッチ４０は、デー
タ・バス６０、データ・バス６１、データ・バス６２、
プログラム・データ・バス６３、およびグローバル・デ
ータ・バス６４に結合されている。また、外部データ・
バス・スイッチ４４は、データ・バス６０、データ・バ
ス６１、データ・バス６２、プログラム・データ・バス
６３、およびグローバル・データ・バス６４を介して、
内部データ・バス・スイッチ４０に結合されている。加
えて、外部データ・バス・スイッチ４４は、データ・バ
ス６０を介して、タイマ２２、ホスト・インターフェー
ス２４、ＥＳＳＩ２６、およびＳＣＩ２８に結合されて
いる。内部データ・バス・スイッチ４０は、バス間の転
送に用いられる。内部データ・バス・スイッチ４０を介
して、いずれの２つのバスでも、共に接続することがで
きる。外部アドレス・バス・スイッチ３８および外部デ
ータ・バス・スイッチ４４は、外部バス（図示せず）
を、内部アドレスおよび内部データ・バスに、それぞれ
結合する。
タ・バス６０、データ・バス６１、データ・バス６２、
プログラム・データ・バス６３、およびグローバル・デ
ータ・バス６４に結合されている。また、外部データ・
バス・スイッチ４４は、データ・バス６０、データ・バ
ス６１、データ・バス６２、プログラム・データ・バス
６３、およびグローバル・データ・バス６４を介して、
内部データ・バス・スイッチ４０に結合されている。加
えて、外部データ・バス・スイッチ４４は、データ・バ
ス６０を介して、タイマ２２、ホスト・インターフェー
ス２４、ＥＳＳＩ２６、およびＳＣＩ２８に結合されて
いる。内部データ・バス・スイッチ４０は、バス間の転
送に用いられる。内部データ・バス・スイッチ４０を介
して、いずれの２つのバスでも、共に接続することがで
きる。外部アドレス・バス・スイッチ３８および外部デ
ータ・バス・スイッチ４４は、外部バス（図示せず）
を、内部アドレスおよび内部データ・バスに、それぞれ
結合する。
【００２１】プログラム制御部４６では、プログラム割
り込みコントローラ４８が割り込み要求間の仲裁を行
い、タイマ２２、ホスト・インターフェース２４、ＥＳ
ＳＩ２６、およびＳＣＩ２８に結合されている。また、
プログラム割り込みコントローラ４８は、グローバル・
データ・バス６４とプログラム・デコード・コントロー
ラ５０とに、双方向結合されている。プログラム・デコ
ード・コントローラ５０は、各２４ビット命令をデコー
ドするものであり、プログラム割り込みコントローラ４
８とプログラム・アドレス発生器５２とに、双方向結合
されている。プログラム・アドレス発生器５２は、プロ
グラム・アドレスの発生、システム・スタック、および
ループ制御に必要なハードウエアの全てを内蔵する。加
えて、プログラム・アドレス発生器５２は、プログラム
・アドレス・バス５８およびプログラム・データ・バス
６３に結合されている。
り込みコントローラ４８が割り込み要求間の仲裁を行
い、タイマ２２、ホスト・インターフェース２４、ＥＳ
ＳＩ２６、およびＳＣＩ２８に結合されている。また、
プログラム割り込みコントローラ４８は、グローバル・
データ・バス６４とプログラム・デコード・コントロー
ラ５０とに、双方向結合されている。プログラム・デコ
ード・コントローラ５０は、各２４ビット命令をデコー
ドするものであり、プログラム割り込みコントローラ４
８とプログラム・アドレス発生器５２とに、双方向結合
されている。プログラム・アドレス発生器５２は、プロ
グラム・アドレスの発生、システム・スタック、および
ループ制御に必要なハードウエアの全てを内蔵する。加
えて、プログラム・アドレス発生器５２は、プログラム
・アドレス・バス５８およびプログラム・データ・バス
６３に結合されている。
【００２２】データ算術論理演算部（ＡＬＵ）５４は、
プログラム・データ・バス６３、データ・バス６１、お
よびデータ・バス６２に結合されている。データＡＬＵ
５４は、データ・オペランド上での算術および論理演算
の全てを実行する。ＡＬＵ５４は、バス６１，６２を介
して読み出しまたは上書き可能なレジスタを含む。ま
た、データＡＬＵ５４は、バス６３およびバス６０にも
結合されている。
プログラム・データ・バス６３、データ・バス６１、お
よびデータ・バス６２に結合されている。データＡＬＵ
５４は、データ・オペランド上での算術および論理演算
の全てを実行する。ＡＬＵ５４は、バス６１，６２を介
して読み出しまたは上書き可能なレジスタを含む。ま
た、データＡＬＵ５４は、バス６３およびバス６０にも
結合されている。
【００２３】クロック発生回路（図示せず）が、図１に
示したブロックの全てにクロック信号を供給する。ま
た、図１には示していないが、データ処理システム２０
には検査回路も含まれている。
示したブロックの全てにクロック信号を供給する。ま
た、図１には示していないが、データ処理システム２０
には検査回路も含まれている。
【００２４】図２は、図１のデータ処理システム２０の
ホスト・インターフェース２４を、ブロック図形状で示
す。ホスト・インターフェース２４は、ホスト送信デー
タＦＩＦＯバッファ６５、ＤＳＰ送信データＦＩＦＯバ
ッファ６６、ホスト・インターフェース制御レジスタ６
７、ＤＳＰステータス・レジスタ６８、ＤＳＰ制御レジ
スタ６９、およびアドレス構成レジスタ７０を含む。図
示の実施例では、ホスト・インターフェース２４は、２
つのＦＩＦＯバッファを有する。他の実施例では、ホス
ト・インターフェース２４が有するＦＩＦＯバッファ
は、それよりも多い場合も少ない場合もある。ホスト送
信データＦＩＦＯバッファ６５は、外部バス１１６に結
合された複数のデータ入力端子、グローバル・データ・
バス（ＧＤＢ）６４に結合された複数のデータ出力端
子、ホスト・インターフェース制御レジスタ６７の複数
の出力端子に結合された複数の第１制御端子、およびＤ
ＳＰ制御レジスタ６９の複数の出力端子に結合された複
数の第２制御端子を有する。ＤＳＰ送信データＦＩＦＯ
バッファ６６は、グローバル・データ・バス６４に結合
された複数のデータ入力端子、外部バス１１６に結合さ
れた複数のデータ出力端子、ホスト・インターフェース
制御レジスタ６７の複数の出力端子に結合された複数の
第１制御端子、およびＤＳＰ制御レジスタ６９の複数の
出力端子に結合された複数の第２制御端子を有する。
ホスト・インターフェース２４を、ブロック図形状で示
す。ホスト・インターフェース２４は、ホスト送信デー
タＦＩＦＯバッファ６５、ＤＳＰ送信データＦＩＦＯバ
ッファ６６、ホスト・インターフェース制御レジスタ６
７、ＤＳＰステータス・レジスタ６８、ＤＳＰ制御レジ
スタ６９、およびアドレス構成レジスタ７０を含む。図
示の実施例では、ホスト・インターフェース２４は、２
つのＦＩＦＯバッファを有する。他の実施例では、ホス
ト・インターフェース２４が有するＦＩＦＯバッファ
は、それよりも多い場合も少ない場合もある。ホスト送
信データＦＩＦＯバッファ６５は、外部バス１１６に結
合された複数のデータ入力端子、グローバル・データ・
バス（ＧＤＢ）６４に結合された複数のデータ出力端
子、ホスト・インターフェース制御レジスタ６７の複数
の出力端子に結合された複数の第１制御端子、およびＤ
ＳＰ制御レジスタ６９の複数の出力端子に結合された複
数の第２制御端子を有する。ＤＳＰ送信データＦＩＦＯ
バッファ６６は、グローバル・データ・バス６４に結合
された複数のデータ入力端子、外部バス１１６に結合さ
れた複数のデータ出力端子、ホスト・インターフェース
制御レジスタ６７の複数の出力端子に結合された複数の
第１制御端子、およびＤＳＰ制御レジスタ６９の複数の
出力端子に結合された複数の第２制御端子を有する。
【００２５】また、ホスト・インターフェース制御レジ
スタ６７は、外部バス１１６に結合された複数の双方向
端子と、ＤＳＰステータス・レジスタ６８に結合された
複数の出力端子とを有する。ＤＳＰステータス・レジス
タ６８は、グローバル・データ・バス６４に結合された
複数の出力端子を有し、ＤＳＰ制御レジスタ６９は、グ
ローバル・データ・バス６４に結合された複数の双方向
端子と、ＦＩＦＯバッファ６５，６６の制御端子に結合
された複数の出力端子とを有する。
スタ６７は、外部バス１１６に結合された複数の双方向
端子と、ＤＳＰステータス・レジスタ６８に結合された
複数の出力端子とを有する。ＤＳＰステータス・レジス
タ６８は、グローバル・データ・バス６４に結合された
複数の出力端子を有し、ＤＳＰ制御レジスタ６９は、グ
ローバル・データ・バス６４に結合された複数の双方向
端子と、ＦＩＦＯバッファ６５，６６の制御端子に結合
された複数の出力端子とを有する。
【００２６】ホスト・プロセッサ（図示せず）は、ホス
ト・インターフェース２４からグローバル・データ・バ
ス６４を介して、バス１１６からデータ処理システム２
０内のある場所までのデータ転送を開始することができ
る。外部バス１１６およびバス６４は、両方とも双方向
バスである。一実施例では、バス１１６は多重化バスで
あり、データとアドレスの双方を通信する。他の実施例
では、外部バス１１６は、データ線およびアドレス線を
別個に有する場合もある。バス１１６からバス６４への
転送が要求されたとき、ホスト・プロセッサはこの転送
を制御する。ＦＩＦＯバッファ６５は、ホスト・プロセ
ッサのみに対してスレーブ(slave)として動作する。Ｆ
ＩＦＯバッファ６５は、ホスト・プロセッサによる書き
込みが可能であるが、ＦＩＦＯバッファ６５が転送を開
始することはない。同様に、ＦＩＦＯバッファ６６は、
データ処理システム２０から外部バス１１６にデータを
送信する場合にのみスレーブとなる。
ト・インターフェース２４からグローバル・データ・バ
ス６４を介して、バス１１６からデータ処理システム２
０内のある場所までのデータ転送を開始することができ
る。外部バス１１６およびバス６４は、両方とも双方向
バスである。一実施例では、バス１１６は多重化バスで
あり、データとアドレスの双方を通信する。他の実施例
では、外部バス１１６は、データ線およびアドレス線を
別個に有する場合もある。バス１１６からバス６４への
転送が要求されたとき、ホスト・プロセッサはこの転送
を制御する。ＦＩＦＯバッファ６５は、ホスト・プロセ
ッサのみに対してスレーブ(slave)として動作する。Ｆ
ＩＦＯバッファ６５は、ホスト・プロセッサによる書き
込みが可能であるが、ＦＩＦＯバッファ６５が転送を開
始することはない。同様に、ＦＩＦＯバッファ６６は、
データ処理システム２０から外部バス１１６にデータを
送信する場合にのみスレーブとなる。
【００２７】ホスト・インターフェース制御レジスタ６
７（図５）およびＤＳＰ制御レジスタ６９（図４）は、
バス１１６とバス６４との間のデータ転送を規定するた
めの制御ビットを発生する。また、ホスト・プロセッサ
は、ホスト・インターフェース制御レジスタ６７を介し
てＤＳＰステータス・レジスタ６８と通信してＦＩＦＯ
バッファ６５を活性化し、ＦＩＦＯバッファ６５，６６
が空か満杯かを判定し、更に他のタイプのステータス情
報を受け取る。かかるステータス情報については、図６
を参照して後に説明する。アドレス構成レジスタ７０
は、バス１１６に結合されており、ＦＩＦＯバッファ６
５をアクセスするアドレス範囲を規定するベース・アド
レスをプログラムするためのアドレス・ビットを含む。
７（図５）およびＤＳＰ制御レジスタ６９（図４）は、
バス１１６とバス６４との間のデータ転送を規定するた
めの制御ビットを発生する。また、ホスト・プロセッサ
は、ホスト・インターフェース制御レジスタ６７を介し
てＤＳＰステータス・レジスタ６８と通信してＦＩＦＯ
バッファ６５を活性化し、ＦＩＦＯバッファ６５，６６
が空か満杯かを判定し、更に他のタイプのステータス情
報を受け取る。かかるステータス情報については、図６
を参照して後に説明する。アドレス構成レジスタ７０
は、バス１１６に結合されており、ＦＩＦＯバッファ６
５をアクセスするアドレス範囲を規定するベース・アド
レスをプログラムするためのアドレス・ビットを含む。
【００２８】図３は、本発明の一実施例によるホスト・
インターフェース２４の深度／幅調節可能ＦＩＦＯバッ
ファ６５を、ブロック図形状で示す。ＦＩＦＯバッファ
６５は、ＦＩＦＯレジスタ７２、レジスタ・リード制御
論理回路９０、バス６４、狭／広制御部９２、出力バッ
ファ制御論理回路９４、ＦＩＦＯリード選択器９６、レ
ジスタ・ライト制御論理回路９８、バス１１６狭／広制
御部１００、アドレス・デコーダ１０２、入力バッファ
制御論理回路１０４、ＦＩＦＯライト選択器１０６、奇
数入力バッファ１０８、偶数入力バッファ１１０、奇数
出力バッファ１１２、および偶数出力バッファ１１４を
含む。バス１１６は、入力バッファ１０８，１１０に接
続された双方向バスである。バス６４は出力バッファ１
１２，１１４に接続された双方向バスである。ＦＩＦＯ
レジスタ７２は、レジスタ部７３とレジスタ部７５とを
含む。レジスタ部７３は、奇数レジスタ７４，７６，７
８，８０を含む。レジスタ部７５は、偶数レジスタ８
２，８４，８６，８８を含む。
インターフェース２４の深度／幅調節可能ＦＩＦＯバッ
ファ６５を、ブロック図形状で示す。ＦＩＦＯバッファ
６５は、ＦＩＦＯレジスタ７２、レジスタ・リード制御
論理回路９０、バス６４、狭／広制御部９２、出力バッ
ファ制御論理回路９４、ＦＩＦＯリード選択器９６、レ
ジスタ・ライト制御論理回路９８、バス１１６狭／広制
御部１００、アドレス・デコーダ１０２、入力バッファ
制御論理回路１０４、ＦＩＦＯライト選択器１０６、奇
数入力バッファ１０８、偶数入力バッファ１１０、奇数
出力バッファ１１２、および偶数出力バッファ１１４を
含む。バス１１６は、入力バッファ１０８，１１０に接
続された双方向バスである。バス６４は出力バッファ１
１２，１１４に接続された双方向バスである。ＦＩＦＯ
レジスタ７２は、レジスタ部７３とレジスタ部７５とを
含む。レジスタ部７３は、奇数レジスタ７４，７６，７
８，８０を含む。レジスタ部７５は、偶数レジスタ８
２，８４，８６，８８を含む。
【００２９】好適実施例では、ＦＩＦＯバッファ６５
は、図１のホスト・インターフェース２４の一部を含
む。また、ＦＩＦＯバッファ６６は、ＦＩＦＯバッファ
６５に類似した回路を有していればよい。データはバス
１１６からＦＩＦＯバッファ６５に供給される。バス１
１６は、ホスト・プロセッサ（図示せず）の一部である
外部バスである。バス６４は、ホスト・インターフェー
ス２４（図２）内部のバスである。他の実施例では、バ
ス１１６，６４は、その間にバッファ動作を必要とする
２つのバスであれば、いずれでもよい。バッファ動作が
必要となるのは、例えば、２つのバスが異なるクロック
によって制御される場合である。
は、図１のホスト・インターフェース２４の一部を含
む。また、ＦＩＦＯバッファ６６は、ＦＩＦＯバッファ
６５に類似した回路を有していればよい。データはバス
１１６からＦＩＦＯバッファ６５に供給される。バス１
１６は、ホスト・プロセッサ（図示せず）の一部である
外部バスである。バス６４は、ホスト・インターフェー
ス２４（図２）内部のバスである。他の実施例では、バ
ス１１６，６４は、その間にバッファ動作を必要とする
２つのバスであれば、いずれでもよい。バッファ動作が
必要となるのは、例えば、２つのバスが異なるクロック
によって制御される場合である。
【００３０】バス１１６，６４は、Ｗビットを有するデ
ータ・ワードを転送する。ここでＷは整数である。奇数
入力バッファ１０８は、バス１１６に結合されデータ・
ビット［Ｗ／２：１］を受ける複数の入力端子、奇数レ
ジスタ７４，７６，７８，８０の各々の入力端子に結合
された複数の出力端子、および入力バッファ制御論理回
路１０４からの制御信号を受ける制御端子を有する。偶
数入力バッファ１１０は、バス１１６に結合されデータ
・ビット［Ｗ：Ｗ／２＋１］を受ける複数の入力端子、
偶数レジスタ８２，８４，８６，８８の各々の複数の入
力端子に結合された複数の出力端子、および入力バッフ
ァ制御論理回路１０４からの制御信号を受ける制御端子
を有する。奇数出力バッファ１１２は、奇数レジスタ７
４，７６，７８，８０の複数の出力端子に結合された複
数の入力端子、バス６４に結合されデータ・ビット［Ｗ
／２：１］を供給する複数の出力端子、および出力バッ
ファ制御論理回路９４の出力に結合され制御信号を受け
る制御端子を有する。偶数出力バッファ１１４は、偶数
レジスタ８２，８４，８６，８８の各々の複数の出力端
子に結合された複数の入力端子、バス６４に結合されデ
ータ・ビット［Ｗ：Ｗ／２＋１］を供給する複数の出力
端子、および出力バッファ制御論理回路９４の出力端子
に結合された制御端子を有する。
ータ・ワードを転送する。ここでＷは整数である。奇数
入力バッファ１０８は、バス１１６に結合されデータ・
ビット［Ｗ／２：１］を受ける複数の入力端子、奇数レ
ジスタ７４，７６，７８，８０の各々の入力端子に結合
された複数の出力端子、および入力バッファ制御論理回
路１０４からの制御信号を受ける制御端子を有する。偶
数入力バッファ１１０は、バス１１６に結合されデータ
・ビット［Ｗ：Ｗ／２＋１］を受ける複数の入力端子、
偶数レジスタ８２，８４，８６，８８の各々の複数の入
力端子に結合された複数の出力端子、および入力バッフ
ァ制御論理回路１０４からの制御信号を受ける制御端子
を有する。奇数出力バッファ１１２は、奇数レジスタ７
４，７６，７８，８０の複数の出力端子に結合された複
数の入力端子、バス６４に結合されデータ・ビット［Ｗ
／２：１］を供給する複数の出力端子、および出力バッ
ファ制御論理回路９４の出力に結合され制御信号を受け
る制御端子を有する。偶数出力バッファ１１４は、偶数
レジスタ８２，８４，８６，８８の各々の複数の出力端
子に結合された複数の入力端子、バス６４に結合されデ
ータ・ビット［Ｗ：Ｗ／２＋１］を供給する複数の出力
端子、および出力バッファ制御論理回路９４の出力端子
に結合された制御端子を有する。
【００３１】ＦＩＦＯリード選択器９６は、出力バッフ
ァ制御論理回路９４の入力端子に結合された出力端子を
有する。また、ＦＩＦＯリード選択器９６の出力端子
は、レジスタ・リード制御論理回路９０の入力端子にも
結合されている。レジスタ・リード制御論理回路９０
は、奇数レジスタ７４，７６，７８，８０および偶数レ
ジスタ８２，８４，８６，８８の各々の入力端子に結合
され、リード制御信号を供給する出力端子を有する。好
適実施例では、奇数レジスタ７４，７６，７８，８０お
よび偶数レジスタ８２，８４，８６，８８の各々は、従
来の１６ビット・リード／ライト・レジスタである。レ
ジスタ・リード制御論理回路９０およびレジスタ・ライ
ト制御論理回路９８は、ＦＩＦＯレジスタ７２を監視
し、ＦＩＦＯレジスタ７２が空か満杯かについて、追跡
を行う。
ァ制御論理回路９４の入力端子に結合された出力端子を
有する。また、ＦＩＦＯリード選択器９６の出力端子
は、レジスタ・リード制御論理回路９０の入力端子にも
結合されている。レジスタ・リード制御論理回路９０
は、奇数レジスタ７４，７６，７８，８０および偶数レ
ジスタ８２，８４，８６，８８の各々の入力端子に結合
され、リード制御信号を供給する出力端子を有する。好
適実施例では、奇数レジスタ７４，７６，７８，８０お
よび偶数レジスタ８２，８４，８６，８８の各々は、従
来の１６ビット・リード／ライト・レジスタである。レ
ジスタ・リード制御論理回路９０およびレジスタ・ライ
ト制御論理回路９８は、ＦＩＦＯレジスタ７２を監視
し、ＦＩＦＯレジスタ７２が空か満杯かについて、追跡
を行う。
【００３２】バス６４狭／広制御部９２は、図２のレジ
スタ１２８，１２４に結合された複数の入力端子と、出
力バッファ制御論理回路９４とレジスタ・リード制御論
理回路９０双方の入力端子に結合された出力端子とを有
する。レジスタ・ライト制御論理回路９８は、奇数レジ
スタ７４，７６，７８，８０および偶数レジスタ８２，
８４，８６，８８の各々の入力端子に結合され、ライト
制御信号を供給する出力端子を有する。アドレス・デコ
ーダ１０２は、バス１１６に結合され複数のアドレス信
号を受ける複数の入力と、レジスタ・ライト制御論理回
路９８に結合された複数の出力端子とを有する。
スタ１２８，１２４に結合された複数の入力端子と、出
力バッファ制御論理回路９４とレジスタ・リード制御論
理回路９０双方の入力端子に結合された出力端子とを有
する。レジスタ・ライト制御論理回路９８は、奇数レジ
スタ７４，７６，７８，８０および偶数レジスタ８２，
８４，８６，８８の各々の入力端子に結合され、ライト
制御信号を供給する出力端子を有する。アドレス・デコ
ーダ１０２は、バス１１６に結合され複数のアドレス信
号を受ける複数の入力と、レジスタ・ライト制御論理回
路９８に結合された複数の出力端子とを有する。
【００３３】ＦＩＦＯライト選択器１０６は、入力バッ
ファ制御論理回路１０４の入力端子と、レジスタ・ライ
ト制御論理回路９８の入力端子とに結合された出力端子
を有する。ＦＩＦＯライト選択器１０６は、ホスト・プ
ロセッサがデータをＦＩＦＯバッファ６５に書き込むと
き、入力バッファ制御論理回路１０４とレジスタ・ライ
ト制御論理回路９８とにイネーブル信号を供給する。バ
ス１１６狭／広制御部１００は、レジスタ１２４，１２
８に結合された複数の入力端子と、レジスタ・ライト制
御論理回路９８と入力バッファ制御論理回路１０４の入
力端子とに結合された出力端子とを有する。入力バッフ
ァ制御論理回路１０４は、奇数入力バッファ１０８の入
力端子に結合された第１出力端子と、偶数入力バッファ
１１０の入力端子に接続された第２出力端子とを有す
る。
ファ制御論理回路１０４の入力端子と、レジスタ・ライ
ト制御論理回路９８の入力端子とに結合された出力端子
を有する。ＦＩＦＯライト選択器１０６は、ホスト・プ
ロセッサがデータをＦＩＦＯバッファ６５に書き込むと
き、入力バッファ制御論理回路１０４とレジスタ・ライ
ト制御論理回路９８とにイネーブル信号を供給する。バ
ス１１６狭／広制御部１００は、レジスタ１２４，１２
８に結合された複数の入力端子と、レジスタ・ライト制
御論理回路９８と入力バッファ制御論理回路１０４の入
力端子とに結合された出力端子とを有する。入力バッフ
ァ制御論理回路１０４は、奇数入力バッファ１０８の入
力端子に結合された第１出力端子と、偶数入力バッファ
１１０の入力端子に接続された第２出力端子とを有す
る。
【００３４】データはバス１１６からＦＩＦＯバッファ
６５に書き込まれ、更にデータはＦＩＦＯバッファ６５
からバス６４に読み出される。ＦＩＦＯレジスタ７２は
２つの部分、即ち、部分７３，７５に分割されている。
部分７５は、偶数レジスタ８２，８４，８６，８８から
成る「偶数」部であり、部分７３は、奇数レジスタ７
４，７６，７８，８０から成る「奇数」部である。他の
実施例では、収容すべき異なるデータ幅の種類に応じ
て、いかなる数の部分にすることも可能である。各部分
は、別個に読み書きができる。バス１１６，６４は、双
方ともサイズは動的であり、様々なサイズのワードを同
一バス上で送信することができる。図示の実施例では、
ＦＩＦＯバッファ６５は３２ビット幅までのワード幅
（Ｗ）を有するデータを受けることができ、ＦＩＦＯバ
ッファ６５は、ワード幅（Ｗ）に応じた可変の深度
（Ｄ）を有する。
６５に書き込まれ、更にデータはＦＩＦＯバッファ６５
からバス６４に読み出される。ＦＩＦＯレジスタ７２は
２つの部分、即ち、部分７３，７５に分割されている。
部分７５は、偶数レジスタ８２，８４，８６，８８から
成る「偶数」部であり、部分７３は、奇数レジスタ７
４，７６，７８，８０から成る「奇数」部である。他の
実施例では、収容すべき異なるデータ幅の種類に応じ
て、いかなる数の部分にすることも可能である。各部分
は、別個に読み書きができる。バス１１６，６４は、双
方ともサイズは動的であり、様々なサイズのワードを同
一バス上で送信することができる。図示の実施例では、
ＦＩＦＯバッファ６５は３２ビット幅までのワード幅
（Ｗ）を有するデータを受けることができ、ＦＩＦＯバ
ッファ６５は、ワード幅（Ｗ）に応じた可変の深度
（Ｄ）を有する。
【００３５】ＦＩＦＯバッファ６５の図示した実施例で
は、次の４つのデータ転送の可能性がある。１）ＦＩＦ
Ｏバッファ６５はバス１１６から１６ビット・ワードを
受け、１６ビット・ワードをバス６４に供給することが
できる。２）ＦＩＦＯバッファ６５はバス１１６から１
６ビット・ワードを受け、バス６４に３２ビット・ワー
ドを供給することができる。３）ＦＩＦＯバッファ６５
はバス１１６から３２ビット・ワードを受け、バス６４
に１６ビット・ワードを供給することができる。４）Ｆ
ＩＦＯバッファ６５はバス１１６から３２ビット・ワー
ドを受け、バス６４に３２ビット・ワードを供給するこ
とができる。１６ビット・ワードが転送される場合、Ｆ
ＩＦＯレジスタ７２の深度は８ワードとなる。３２ビッ
ト・ワードが転送される場合、ＦＩＦＯレジスタ７２の
深度は４ワードである。以下に示すＦＩＦＯバッファ６
５を通じてのデータ転送の例では、Ｗは３２に等しい。
しかしながら、他の実施例では、Ｗは他のデータ幅と等
しくすることもできる。
は、次の４つのデータ転送の可能性がある。１）ＦＩＦ
Ｏバッファ６５はバス１１６から１６ビット・ワードを
受け、１６ビット・ワードをバス６４に供給することが
できる。２）ＦＩＦＯバッファ６５はバス１１６から１
６ビット・ワードを受け、バス６４に３２ビット・ワー
ドを供給することができる。３）ＦＩＦＯバッファ６５
はバス１１６から３２ビット・ワードを受け、バス６４
に１６ビット・ワードを供給することができる。４）Ｆ
ＩＦＯバッファ６５はバス１１６から３２ビット・ワー
ドを受け、バス６４に３２ビット・ワードを供給するこ
とができる。１６ビット・ワードが転送される場合、Ｆ
ＩＦＯレジスタ７２の深度は８ワードとなる。３２ビッ
ト・ワードが転送される場合、ＦＩＦＯレジスタ７２の
深度は４ワードである。以下に示すＦＩＦＯバッファ６
５を通じてのデータ転送の例では、Ｗは３２に等しい。
しかしながら、他の実施例では、Ｗは他のデータ幅と等
しくすることもできる。
【００３６】バス１１６からＦＩＦＯバッファ６５に１
６ビット・ワードを書き込み、１６ビット・ワードをバ
ス６４に読み出すとき、バス１１６およびバス６４の双
方は、狭い１６ビット幅ＦＩＦＯバッファを「見る」。
バス１１６狭／広制御部１００は、バス１１６を狭い、
即ち、Ｗ／２ビット幅として定義する。バス６４狭／広
制御部９２は、バス６４を狭い、即ち、Ｗ／２ビット幅
として定義する。ＦＩＦＯライト選択部１０６は、レジ
スタ・ライト制御論理回路９８および入力バッファ制御
論理回路１０４に制御信号を供給し、バス１１６からの
データをサンプリングするためにＦＩＦＯバッファ６５
の準備を行う。バス１１６からの入力データはビット
［Ｗ／２：１］からサンプリングされ、奇数入力バッフ
ァ１０８または偶数入力バッファ１１０に入力される。
奇数入力バッファ１０８からは、最初の１６ビット・デ
ータ・ワードが奇数レジスタ７４，７６，７８，８０の
内の１つに、アドレス・デコーダ１０２によってバス１
１６から受け取られたアドレスによって決定される、
［Ｗ／２：１］から書き込まれる。アドレス・デコーダ
１０２は、デコードされたアドレスをレジスタ・リード
制御論理回路９０に供給する。レジスタ・リード制御論
理回路９０は、奇数レジスタ７４，７６，７８，８０の
中から書き込むべき１つを選択する。２番目の１６ビッ
ト・データ・ワードは、偶数入力バッファ１１０を介し
て、ビット［Ｗ／２：１］から、偶数レジスタ８２，８
４，８６，８８の内の１つに書き込まれる。３番目の１
６ビット・データ・ワードは、奇数レジスタ７４，７
６，７８，８０の内の１つに、ビット［Ｗ／２：１］か
ら書き込まれる。転送は、完了まで、即ち、ＦＩＦＯバ
ッファ６５が満杯になるまで、偶数および奇数レジスタ
間で交代しながら続けられる。
６ビット・ワードを書き込み、１６ビット・ワードをバ
ス６４に読み出すとき、バス１１６およびバス６４の双
方は、狭い１６ビット幅ＦＩＦＯバッファを「見る」。
バス１１６狭／広制御部１００は、バス１１６を狭い、
即ち、Ｗ／２ビット幅として定義する。バス６４狭／広
制御部９２は、バス６４を狭い、即ち、Ｗ／２ビット幅
として定義する。ＦＩＦＯライト選択部１０６は、レジ
スタ・ライト制御論理回路９８および入力バッファ制御
論理回路１０４に制御信号を供給し、バス１１６からの
データをサンプリングするためにＦＩＦＯバッファ６５
の準備を行う。バス１１６からの入力データはビット
［Ｗ／２：１］からサンプリングされ、奇数入力バッフ
ァ１０８または偶数入力バッファ１１０に入力される。
奇数入力バッファ１０８からは、最初の１６ビット・デ
ータ・ワードが奇数レジスタ７４，７６，７８，８０の
内の１つに、アドレス・デコーダ１０２によってバス１
１６から受け取られたアドレスによって決定される、
［Ｗ／２：１］から書き込まれる。アドレス・デコーダ
１０２は、デコードされたアドレスをレジスタ・リード
制御論理回路９０に供給する。レジスタ・リード制御論
理回路９０は、奇数レジスタ７４，７６，７８，８０の
中から書き込むべき１つを選択する。２番目の１６ビッ
ト・データ・ワードは、偶数入力バッファ１１０を介し
て、ビット［Ｗ／２：１］から、偶数レジスタ８２，８
４，８６，８８の内の１つに書き込まれる。３番目の１
６ビット・データ・ワードは、奇数レジスタ７４，７
６，７８，８０の内の１つに、ビット［Ｗ／２：１］か
ら書き込まれる。転送は、完了まで、即ち、ＦＩＦＯバ
ッファ６５が満杯になるまで、偶数および奇数レジスタ
間で交代しながら続けられる。
【００３７】ＦＩＦＯバッファ６５から１６ビット・デ
ータ・ワードを読み出すとき、１６ビット・データ・ワ
ードは、奇数レジスタ７４，７６，７８，８０の内の１
つから、または偶数レジスタ８２，８４，８６，８８の
内の１つから出力される。最初の１６ビット・ワード
は、奇数レジスタ７４，７６，７８，８０の内の１つか
ら読み出され、奇数出力バッファ１１２を通じて、ビッ
ト［Ｗ／２：１］が出力される。２番目の１６ビット・
ワードは、偶数レジスタ８２，８４，８６，８８の内の
１つから読み出され、偶数出力バッファ１１４を通じ
て、ビット［Ｗ／２：１］が出力される。３番目の１６
ビット・ワードは、奇数レジスタ７４，７６，７８，８
０の内の１つから読み出され、奇数出力バッファ１１２
を通じて、ビット［Ｗ／２：１］が出力される。この動
作は、転送が完了するまで、即ちＦＩＦＯバッファ６５
が空になるまで続けられる。図示した実施例では、奇数
レジスタおよび偶数レジスタの各々は１６ビット幅であ
る。他の実施例では、レジスタはいかなる幅でもよい。
ータ・ワードを読み出すとき、１６ビット・データ・ワ
ードは、奇数レジスタ７４，７６，７８，８０の内の１
つから、または偶数レジスタ８２，８４，８６，８８の
内の１つから出力される。最初の１６ビット・ワード
は、奇数レジスタ７４，７６，７８，８０の内の１つか
ら読み出され、奇数出力バッファ１１２を通じて、ビッ
ト［Ｗ／２：１］が出力される。２番目の１６ビット・
ワードは、偶数レジスタ８２，８４，８６，８８の内の
１つから読み出され、偶数出力バッファ１１４を通じ
て、ビット［Ｗ／２：１］が出力される。３番目の１６
ビット・ワードは、奇数レジスタ７４，７６，７８，８
０の内の１つから読み出され、奇数出力バッファ１１２
を通じて、ビット［Ｗ／２：１］が出力される。この動
作は、転送が完了するまで、即ちＦＩＦＯバッファ６５
が空になるまで続けられる。図示した実施例では、奇数
レジスタおよび偶数レジスタの各々は１６ビット幅であ
る。他の実施例では、レジスタはいかなる幅でもよい。
【００３８】１６ビット・ワードをバス１１６からＦＩ
ＦＯバッファ６５に書き込み、３２ビット・ワードをバ
ス６４に読み出すときは、バス１１６はＦＩＦＯバッフ
ァ６５が８ワードの深度を有するものとして認知し、バ
ス６４はＦＩＦＯバッファ６５が４ワードの深度を有す
るものとして認知する。バス１１６狭／広制御部１００
は、バス１１６を狭い、即ちＷ／２ビット幅として定義
する。バス６４狭／広制御部９２は、バス６４を広い、
即ち、Ｗビット幅として定義する。ＦＩＦＯライト選択
器１０６は、レジスタ・ライト制御論理回路９８と入力
バッファ制御論理回路１０４とに制御信号を供給し、バ
ス１１６からのデータをサンプリングするように、ＦＩ
ＦＯバッファ６５の準備を行う。バス１１６からの入力
データは、ビット［Ｗ／２：１］からサンプリングさ
れ、奇数入力バッファ１０８または偶数入力バッファ１
１０に入力される。データは、［Ｗ：Ｗ／２＋１］ビッ
トからはサンプリングされない。好適実施例では、Ｗは
３２に等しい。奇数入力バッファ１０８から、最初の１
６ビット・データ・ワードが、アドレス・デコーダ１０
２によってバス１１６から受け取られたアドレスによっ
て決定される、「Ｗ／２：１］から、奇数レジスタ７
４，７６，７８，８０の内の１つに書き込まれる。アド
レス・デコーダ１０２は、レジスタ・リード制御論理回
路９０にデコードされたアドレスを供給する。レジスタ
・リード制御論理回路９０は、奇数レジスタ７４，７
６，７８，８０の内書き込むべき１つを選択する。２番
目の１６ビット・データ・ワードは、「Ｗ／２：１］か
ら、偶数レジスタ８２，８４，８６，８８の内の１つ
に、偶数入力バッファ１１０を介して書き込まれる。３
番目の１６ビット・データ・ワードは、「Ｗ／２：１］
から、奇数レジスタ７４，７６，７８，８０の内の１つ
に書き込まれる。転送は、完了するまで、即ち、ＦＩＦ
Ｏバッファが満杯になるまで、偶数および奇数レジスタ
を交代しながら続けられる。
ＦＯバッファ６５に書き込み、３２ビット・ワードをバ
ス６４に読み出すときは、バス１１６はＦＩＦＯバッフ
ァ６５が８ワードの深度を有するものとして認知し、バ
ス６４はＦＩＦＯバッファ６５が４ワードの深度を有す
るものとして認知する。バス１１６狭／広制御部１００
は、バス１１６を狭い、即ちＷ／２ビット幅として定義
する。バス６４狭／広制御部９２は、バス６４を広い、
即ち、Ｗビット幅として定義する。ＦＩＦＯライト選択
器１０６は、レジスタ・ライト制御論理回路９８と入力
バッファ制御論理回路１０４とに制御信号を供給し、バ
ス１１６からのデータをサンプリングするように、ＦＩ
ＦＯバッファ６５の準備を行う。バス１１６からの入力
データは、ビット［Ｗ／２：１］からサンプリングさ
れ、奇数入力バッファ１０８または偶数入力バッファ１
１０に入力される。データは、［Ｗ：Ｗ／２＋１］ビッ
トからはサンプリングされない。好適実施例では、Ｗは
３２に等しい。奇数入力バッファ１０８から、最初の１
６ビット・データ・ワードが、アドレス・デコーダ１０
２によってバス１１６から受け取られたアドレスによっ
て決定される、「Ｗ／２：１］から、奇数レジスタ７
４，７６，７８，８０の内の１つに書き込まれる。アド
レス・デコーダ１０２は、レジスタ・リード制御論理回
路９０にデコードされたアドレスを供給する。レジスタ
・リード制御論理回路９０は、奇数レジスタ７４，７
６，７８，８０の内書き込むべき１つを選択する。２番
目の１６ビット・データ・ワードは、「Ｗ／２：１］か
ら、偶数レジスタ８２，８４，８６，８８の内の１つ
に、偶数入力バッファ１１０を介して書き込まれる。３
番目の１６ビット・データ・ワードは、「Ｗ／２：１］
から、奇数レジスタ７４，７６，７８，８０の内の１つ
に書き込まれる。転送は、完了するまで、即ち、ＦＩＦ
Ｏバッファが満杯になるまで、偶数および奇数レジスタ
を交代しながら続けられる。
【００３９】奇数レジスタ７４，７６，７８，８０の内
の１つおよび偶数レジスタ８２，８４，８６，８８の内
の１つから同時に、３２ビット・データ・ワードがバス
６４に読み出される。３２ビット・データ・ワードの内
１６ビットは、奇数レジスタ７４，７６，７８，８０か
ら読み出され、奇数出力バッファ１１２を通じて、ビッ
ト［Ｗ／２：１］を出力する。別の１６ビットは、偶数
レジスタ８２，８４，８６，８８の１つから読み出さ
れ、偶数出力バッファ１１４を通じて、ビット［Ｗ：Ｗ
／２＋１］を出力する。アドレス・デコーダ１０２は、
デコードされたアドレスをレジスタ・リード制御論理回
路９０に供給し、奇数および偶数レジスタのどちらから
読み出すかを選択する。これは、転送が完了するまで、
即ちＦＩＦＯバッファ６５が空になるまで続く。
の１つおよび偶数レジスタ８２，８４，８６，８８の内
の１つから同時に、３２ビット・データ・ワードがバス
６４に読み出される。３２ビット・データ・ワードの内
１６ビットは、奇数レジスタ７４，７６，７８，８０か
ら読み出され、奇数出力バッファ１１２を通じて、ビッ
ト［Ｗ／２：１］を出力する。別の１６ビットは、偶数
レジスタ８２，８４，８６，８８の１つから読み出さ
れ、偶数出力バッファ１１４を通じて、ビット［Ｗ：Ｗ
／２＋１］を出力する。アドレス・デコーダ１０２は、
デコードされたアドレスをレジスタ・リード制御論理回
路９０に供給し、奇数および偶数レジスタのどちらから
読み出すかを選択する。これは、転送が完了するまで、
即ちＦＩＦＯバッファ６５が空になるまで続く。
【００４０】３２ビット・ワードをバス１１６からＦＩ
ＦＯバッファ６５にサンプリングし、１６ビット・ワー
ドをバス６４に読み出すとき、バス１１６はＦＩＦＯバ
ッファ６５を４ワードの深度を有するものとして認知
し、一方バス６４はＦＩＦＯバッファ６５を８ワードの
深度を有するものとして認知する。バス１１６狭／広制
御部１００は、バス１１６を広い、即ちＷビット幅とし
て定義し、制御信号を発生して、３２ビット・ワードを
受けるように、レジスタ・ライト制御論理回路９８およ
び入力バッファ制御論理回路の準備を行う。バス６４狭
／広制御部９２は、バス６４を狭い、即ちＷ／２ビット
幅として定義し、３２ビット・ワードを書き込むよう
に、レジスタ・リード制御論理回路９０および出力バッ
ファ制御論理回路９４の準備を行う。ＦＩＦＯライト選
択器１０６は、イネーブル信号をレジスタ・ライト制御
論理回路９８および入力バッファ制御論理回路１０４に
供給し、ＦＩＦＯバッファ６５にバス１１６からのデー
タのサンプリングを行わせる。アドレス・デコーダ１０
２は、デコードされたアドレスをレジスタ・ライト制御
論理回路９８に供給する。レジスタ・ライト制御論理回
路９８は、奇数レジスタ７４，７６，７８または８０の
中から書き込むべき１つを選択する。３２ビット・デー
タ・ワードの内の１６ビットが、バス１１６のビット
［Ｗ／２：１］からサンプリングされ、奇数入力バッフ
ァ１０８に入力され、同時に別の１６ビットが、ビット
［Ｗ：Ｗ／２＋１］からサンプリングされ、偶数入力バ
ッファ１１０に入力される。
ＦＯバッファ６５にサンプリングし、１６ビット・ワー
ドをバス６４に読み出すとき、バス１１６はＦＩＦＯバ
ッファ６５を４ワードの深度を有するものとして認知
し、一方バス６４はＦＩＦＯバッファ６５を８ワードの
深度を有するものとして認知する。バス１１６狭／広制
御部１００は、バス１１６を広い、即ちＷビット幅とし
て定義し、制御信号を発生して、３２ビット・ワードを
受けるように、レジスタ・ライト制御論理回路９８およ
び入力バッファ制御論理回路の準備を行う。バス６４狭
／広制御部９２は、バス６４を狭い、即ちＷ／２ビット
幅として定義し、３２ビット・ワードを書き込むよう
に、レジスタ・リード制御論理回路９０および出力バッ
ファ制御論理回路９４の準備を行う。ＦＩＦＯライト選
択器１０６は、イネーブル信号をレジスタ・ライト制御
論理回路９８および入力バッファ制御論理回路１０４に
供給し、ＦＩＦＯバッファ６５にバス１１６からのデー
タのサンプリングを行わせる。アドレス・デコーダ１０
２は、デコードされたアドレスをレジスタ・ライト制御
論理回路９８に供給する。レジスタ・ライト制御論理回
路９８は、奇数レジスタ７４，７６，７８または８０の
中から書き込むべき１つを選択する。３２ビット・デー
タ・ワードの内の１６ビットが、バス１１６のビット
［Ｗ／２：１］からサンプリングされ、奇数入力バッフ
ァ１０８に入力され、同時に別の１６ビットが、ビット
［Ｗ：Ｗ／２＋１］からサンプリングされ、偶数入力バ
ッファ１１０に入力される。
【００４１】バス６４に１６ビット・データ・ワードを
読み出すとき、読み出される最初のワード［Ｗ／２：
１］は、奇数レジスタ７４，７６，７８，８０の１つか
ら奇数出力バッファ１１２に読み出される。２番目の１
６ビット・ワード［Ｗ：Ｗ／２＋１］は、偶数レジスタ
８２，８４，８６，８８の１つから偶数出力バッファ１
１４に読み出される。３番目の１６ビット・ワードは、
奇数レジスタ７４，７６，７８または８０の１つから、
というように、転送が完了するまで、即ちＦＩＦＯバッ
ファ６５が空になるまで続けられる。アドレス・デコー
ダ１０２は、デコードされたアドレスを、レジスタ・リ
ード制御論理回路９０に供給し、奇数および偶数レジス
タのどちらを読み出すかを選択する。
読み出すとき、読み出される最初のワード［Ｗ／２：
１］は、奇数レジスタ７４，７６，７８，８０の１つか
ら奇数出力バッファ１１２に読み出される。２番目の１
６ビット・ワード［Ｗ：Ｗ／２＋１］は、偶数レジスタ
８２，８４，８６，８８の１つから偶数出力バッファ１
１４に読み出される。３番目の１６ビット・ワードは、
奇数レジスタ７４，７６，７８または８０の１つから、
というように、転送が完了するまで、即ちＦＩＦＯバッ
ファ６５が空になるまで続けられる。アドレス・デコー
ダ１０２は、デコードされたアドレスを、レジスタ・リ
ード制御論理回路９０に供給し、奇数および偶数レジス
タのどちらを読み出すかを選択する。
【００４２】３２ビット・ワードをバス１１６からＦＩ
ＦＯバッファ６５にサンプリングし、３２ビット・ワー
ドをバス６４に読み出すとき、バス１１６，６４は、Ｆ
ＩＦＯバッファ６５を４ワードの深度を有するものとし
て認知する。バス１１６狭／広制御部１００は、バス１
１６を広い、即ちＷビット幅として定義し、制御信号を
供給して、３２ビット・ワードを受けるように、レジス
タ・ライト制御論理回路９８および入力バッファ制御論
理回路１０２の準備を行う。バス６４狭／広制御部９２
も、バス６４を広いと定義し、３２ビット・ワードを書
き込むように、レジスタ・リード制御論理回路９０およ
び出力バッファ制御論理回路９４の準備を行う。ＦＩＦ
Ｏライト選択器１０６は、レジスタ・ライト制御論理回
路９８および入力バッファ制御論理回路１０４にイネー
ブル信号を供給し、ＦＩＦＯバッファ６５にバス１１６
からの３２ビット・ワードのデータをサンプリングさせ
る。アドレス・デコーダ１０２は、デコードされたアド
レスをレジスタ・ライト制御論理回路９８に供給する。
レジスタ・ライト制御論理回路９８は、奇数レジスタ７
４，７６，７８または８０から［Ｗ／２：１］からの１
６ビットを受ける１つを選択し、同時に、別の１６ビッ
トがサンプリングされ、ビット［Ｗ：Ｗ／２＋１］から
偶数入力バッファ１１０に入力される。
ＦＯバッファ６５にサンプリングし、３２ビット・ワー
ドをバス６４に読み出すとき、バス１１６，６４は、Ｆ
ＩＦＯバッファ６５を４ワードの深度を有するものとし
て認知する。バス１１６狭／広制御部１００は、バス１
１６を広い、即ちＷビット幅として定義し、制御信号を
供給して、３２ビット・ワードを受けるように、レジス
タ・ライト制御論理回路９８および入力バッファ制御論
理回路１０２の準備を行う。バス６４狭／広制御部９２
も、バス６４を広いと定義し、３２ビット・ワードを書
き込むように、レジスタ・リード制御論理回路９０およ
び出力バッファ制御論理回路９４の準備を行う。ＦＩＦ
Ｏライト選択器１０６は、レジスタ・ライト制御論理回
路９８および入力バッファ制御論理回路１０４にイネー
ブル信号を供給し、ＦＩＦＯバッファ６５にバス１１６
からの３２ビット・ワードのデータをサンプリングさせ
る。アドレス・デコーダ１０２は、デコードされたアド
レスをレジスタ・ライト制御論理回路９８に供給する。
レジスタ・ライト制御論理回路９８は、奇数レジスタ７
４，７６，７８または８０から［Ｗ／２：１］からの１
６ビットを受ける１つを選択し、同時に、別の１６ビッ
トがサンプリングされ、ビット［Ｗ：Ｗ／２＋１］から
偶数入力バッファ１１０に入力される。
【００４３】奇数レジスタ７４，７６，７８，８０の１
つおよび偶数レジスタ８２，８４，８６，８８の１つか
ら、３２ビット・データ・ワードが同時にバス６４に読
み出される。この３２ビット・データ・ワードの１６ビ
ットは、奇数レジスタ７４，７６，７８，８０から読み
出され、奇数出力バッファ１１２を通じて、ビット［Ｗ
／２：１］を出力する。別の１６ビットは、偶数レジス
タ８２，８４，８６，８８の１つから読み出され、偶数
出力バッファ１１４を通じて、ビット［Ｗ：Ｗ／２＋
１］を出力する。アドレス・デコーダ１０２は、デコー
ドされたアドレスをレジスタ・リード制御論理回路９０
に供給して、ＦＩＦＯリード選択器９６からのイネーブ
ル信号に応答して、奇数および偶数レジスタのどちらか
ら読み出すかを選択する。これは、転送が完了するま
で、即ち、ＦＩＦＯバッファ６５が空になるまで続く。
つおよび偶数レジスタ８２，８４，８６，８８の１つか
ら、３２ビット・データ・ワードが同時にバス６４に読
み出される。この３２ビット・データ・ワードの１６ビ
ットは、奇数レジスタ７４，７６，７８，８０から読み
出され、奇数出力バッファ１１２を通じて、ビット［Ｗ
／２：１］を出力する。別の１６ビットは、偶数レジス
タ８２，８４，８６，８８の１つから読み出され、偶数
出力バッファ１１４を通じて、ビット［Ｗ：Ｗ／２＋
１］を出力する。アドレス・デコーダ１０２は、デコー
ドされたアドレスをレジスタ・リード制御論理回路９０
に供給して、ＦＩＦＯリード選択器９６からのイネーブ
ル信号に応答して、奇数および偶数レジスタのどちらか
ら読み出すかを選択する。これは、転送が完了するま
で、即ち、ＦＩＦＯバッファ６５が空になるまで続く。
【００４４】ＦＩＦＯレジスタを複数の部分に分割し、
これらの部分を独立して制御することにより、ＦＩＦＯ
バッファ内の記憶領域を浪費することなく、可変幅のデ
ータ・ワードを転送することができる。バッファの記憶
領域が効率的に用いられるので、集積回路上の表面領域
は、更に効率的に用いられることになる。
これらの部分を独立して制御することにより、ＦＩＦＯ
バッファ内の記憶領域を浪費することなく、可変幅のデ
ータ・ワードを転送することができる。バッファの記憶
領域が効率的に用いられるので、集積回路上の表面領域
は、更に効率的に用いられることになる。
【００４５】図４は、図２のホスト・インターフェース
２４のＤＳＰ制御レジスタ６９を、ブロック図形状で示
す。ＤＳＰ制御レジスタ６９は３２ビットの制御ビット
を含む。「FC1」および「FC0」と表記された制御ビット
１３０，１３１は、ホスト・インターフェース２４がデ
ータをバス・マスタとして送信しているとき、ホストの
送信データＦＩＦＯバッファ６５およびＤＳＰの送信デ
ータＦＩＦＯバッファ６６におけるデータ転送フォーマ
ットを制御する。制御ビット１３０，１３１は、ＦＩＦ
Ｏバッファにおけるデータ幅、ＦＩＦＯレジスタ７２に
おけるデータの配列、およびホスト・インターフェース
２４がバス１１６に読み出しているあるいはバス１１６
から書き込んでいるときの符号拡張(sign extension)を
規定する。「BL5-BL0」と表記された制御ビット１３２
は、データのバースト長(data burst length)を規定す
る。制御ビット１３２内の値は、データが転送される各
データ転送サイクルの後に、減分される。制御ビット１
３２内の値がゼロまたは他の所定値に達したとき、転送
を終了する。
２４のＤＳＰ制御レジスタ６９を、ブロック図形状で示
す。ＤＳＰ制御レジスタ６９は３２ビットの制御ビット
を含む。「FC1」および「FC0」と表記された制御ビット
１３０，１３１は、ホスト・インターフェース２４がデ
ータをバス・マスタとして送信しているとき、ホストの
送信データＦＩＦＯバッファ６５およびＤＳＰの送信デ
ータＦＩＦＯバッファ６６におけるデータ転送フォーマ
ットを制御する。制御ビット１３０，１３１は、ＦＩＦ
Ｏバッファにおけるデータ幅、ＦＩＦＯレジスタ７２に
おけるデータの配列、およびホスト・インターフェース
２４がバス１１６に読み出しているあるいはバス１１６
から書き込んでいるときの符号拡張(sign extension)を
規定する。「BL5-BL0」と表記された制御ビット１３２
は、データのバースト長(data burst length)を規定す
る。制御ビット１３２内の値は、データが転送される各
データ転送サイクルの後に、減分される。制御ビット１
３２内の値がゼロまたは他の所定値に達したとき、転送
を終了する。
【００４６】図５は、図２のホスト・インターフェース
２４のホスト・インターフェース制御レジスタ６７を、
ブロック図形状で示す。ホスト・インターフェース制御
レジスタ６７は、制御ビット１３６−１４２を含む。
「HRF1」および「HRF0」とそれぞれ表記された、ホスト
受信データ転送フォーマット制御ビット１３６，１３７
は、ホスト・インターフェース２４がホスト・プロセッ
サによって読み出されているとき、ＤＳＰ送信データＦ
ＩＦＯバッファ６６を介したデータ転送のための、デー
タ転送フォーマットを定義する。制御ビット１３６，１
３７は、ＦＩＦＯバッファ内のデータ幅、ＦＩＦＯレジ
スタ内のデータ配列、および符号拡張を規定する。「HT
F1」および「HTF0」とそれぞれ表記された、ホスト・デ
ータ転送フォーマット制御ビット１３８，１３９は、ホ
スト・インターフェース２４がホスト・プロセッサによ
って書き込まれているときに、ホスト送信データＦＩＦ
Ｏバッファ６５を用いた転送のために、データ転送フォ
ーマットを定義する。制御ビット１３８，１３９は、Ｆ
ＩＦＯバッファ内のデータ幅、ＦＩＦＯレジスタ内のデ
ータ配列、および符号拡張を規定する。「HF2」，「HF
1」，「HF0」とそれぞれ表記された、制御ビット１４
０，１４１，１４２は、バス１１６およびバス６４間の
通信のための汎用ホスト・フラグである。制御ビット１
４０，１４１，１４２は、ホスト・プロセッサ（図示せ
ず）によって、アサートまたはニゲートすることができ
る。
２４のホスト・インターフェース制御レジスタ６７を、
ブロック図形状で示す。ホスト・インターフェース制御
レジスタ６７は、制御ビット１３６−１４２を含む。
「HRF1」および「HRF0」とそれぞれ表記された、ホスト
受信データ転送フォーマット制御ビット１３６，１３７
は、ホスト・インターフェース２４がホスト・プロセッ
サによって読み出されているとき、ＤＳＰ送信データＦ
ＩＦＯバッファ６６を介したデータ転送のための、デー
タ転送フォーマットを定義する。制御ビット１３６，１
３７は、ＦＩＦＯバッファ内のデータ幅、ＦＩＦＯレジ
スタ内のデータ配列、および符号拡張を規定する。「HT
F1」および「HTF0」とそれぞれ表記された、ホスト・デ
ータ転送フォーマット制御ビット１３８，１３９は、ホ
スト・インターフェース２４がホスト・プロセッサによ
って書き込まれているときに、ホスト送信データＦＩＦ
Ｏバッファ６５を用いた転送のために、データ転送フォ
ーマットを定義する。制御ビット１３８，１３９は、Ｆ
ＩＦＯバッファ内のデータ幅、ＦＩＦＯレジスタ内のデ
ータ配列、および符号拡張を規定する。「HF2」，「HF
1」，「HF0」とそれぞれ表記された、制御ビット１４
０，１４１，１４２は、バス１１６およびバス６４間の
通信のための汎用ホスト・フラグである。制御ビット１
４０，１４１，１４２は、ホスト・プロセッサ（図示せ
ず）によって、アサートまたはニゲートすることができ
る。
【００４７】図６は、図２のホスト・インターフェース
２４のＤＳＰステータス・レジスタ６８を、ブロック図
形状で示す。ＤＳＰステータス・レジスタ６８は、ビッ
ト１４５−１５１を含む。「HACT」と表記されたビット
１４５は、ホスト・インターフェース２４がアクティブ
のときはいつでも、アサートされている。転送が完了
し、ホスト・インターフェース２４内の動作が停止され
ると、ビット１４５はニゲートされる。「HF2」，「HF
1」，「HF0」と表記されたビット１４６，１４７，１４
８は、ホスト・インターフェース制御レジスタ６７内の
ホスト・フラグHF2，HF1，HF0の状態を示す。ホスト・
インターフェースのみが、ビット１４６，１４７，１４
８を変更することができる。「SRRQ」と表記されたビッ
ト１４９は、ホスト送信データＦＩＦＯバッファ６５
が、データ処理システム２０のためのデータを含むこと
を示す。ホスト・インターフェース・データＦＩＦＯバ
ッファ６５内のレジスタが、データ処理システム２０に
よって空にされたとき、ビット１４９はニゲートされ
る。「STRQ」と表記されたビット１５０は、アサートさ
れると、ＤＳＰ送信データＦＩＦＯバッファ６６内のレ
ジスタが満杯でなく、データ処理システム２０によって
書き込み可能であることを示す。「HCP」と表記されたビ
ット１５１は、アサートされると、ホスト・コマンド割
り込みが中断中であることを示す。ホスト・インターフ
ェース２４によって割り込みがかけられた(service)と
き、ビット１５１はニゲートされる。ビット１５１は、
ホスト・インターフェース２４またはホスト・プロセッ
サ（図示せず）によってニゲートすることができる。
２４のＤＳＰステータス・レジスタ６８を、ブロック図
形状で示す。ＤＳＰステータス・レジスタ６８は、ビッ
ト１４５−１５１を含む。「HACT」と表記されたビット
１４５は、ホスト・インターフェース２４がアクティブ
のときはいつでも、アサートされている。転送が完了
し、ホスト・インターフェース２４内の動作が停止され
ると、ビット１４５はニゲートされる。「HF2」，「HF
1」，「HF0」と表記されたビット１４６，１４７，１４
８は、ホスト・インターフェース制御レジスタ６７内の
ホスト・フラグHF2，HF1，HF0の状態を示す。ホスト・
インターフェースのみが、ビット１４６，１４７，１４
８を変更することができる。「SRRQ」と表記されたビッ
ト１４９は、ホスト送信データＦＩＦＯバッファ６５
が、データ処理システム２０のためのデータを含むこと
を示す。ホスト・インターフェース・データＦＩＦＯバ
ッファ６５内のレジスタが、データ処理システム２０に
よって空にされたとき、ビット１４９はニゲートされ
る。「STRQ」と表記されたビット１５０は、アサートさ
れると、ＤＳＰ送信データＦＩＦＯバッファ６６内のレ
ジスタが満杯でなく、データ処理システム２０によって
書き込み可能であることを示す。「HCP」と表記されたビ
ット１５１は、アサートされると、ホスト・コマンド割
り込みが中断中であることを示す。ホスト・インターフ
ェース２４によって割り込みがかけられた(service)と
き、ビット１５１はニゲートされる。ビット１５１は、
ホスト・インターフェース２４またはホスト・プロセッ
サ（図示せず）によってニゲートすることができる。
【００４８】図７は、図２のホスト・インターフェース
２４のアドレス構成レジスタ７０を、ブロック図形状で
示す。「PM31-PM16」と表記されたアドレス・ビット１
５３は、ＦＩＦＯバッファ６５にアクセスするためのア
ドレス範囲を規定する。アドレス構成レジスタ７０への
アクセスは、ホスト・インターフェース２４の動作モー
ドに応じて行われ、ホスト・プロセッサがアクセスする
ことも、あるいはホスト・インターフェース２４が間接
的にアクセスすることもできる。
２４のアドレス構成レジスタ７０を、ブロック図形状で
示す。「PM31-PM16」と表記されたアドレス・ビット１
５３は、ＦＩＦＯバッファ６５にアクセスするためのア
ドレス範囲を規定する。アドレス構成レジスタ７０への
アクセスは、ホスト・インターフェース２４の動作モー
ドに応じて行われ、ホスト・プロセッサがアクセスする
ことも、あるいはホスト・インターフェース２４が間接
的にアクセスすることもできる。
【００４９】図８は、本発明の一実施例によって、ＦＩ
ＦＯバッファ６５のデータ・ストリームにアドレスを挿
入するために必要なステップを、フロー・チャート形状
で示す。ダイヤモンド形のボックス１５５，１５６は、
判断ステップを表わし、矩形形ボックス１５７−１６１
は、アドレスをデータ・ストリームに挿入ために実行さ
れるステップを表わす。ＦＩＦＯバッファ６５へのアク
セスは、あるアドレス範囲を用いて、バス１１６を通じ
て行うことができる。このアドレス範囲は、バス１１６
からサンプリングされるアドレスの最上位ビットによっ
て規定される。例えば、３２ビット・アドレスの上位１
６ビットを用いて、ＦＩＦＯバッファ６５へのアクセス
を識別する場合、ＦＩＦＯバッファ６５の２16即ち６５
５３６カ所にアクセスすることができる。６５５３６カ
所の内７カ所はＦＩＦＯバッファ６５以外のレジスタで
あるので、最下位ビットは「ほとんど」ドント・ケア(d
on't care)である。ＦＩＦＯバッファ６５の出力は、い
くつかの機構のいずれかによって、あるアドレス範囲に
転送することができる。例えば、下位アドレス・ビット
をポインタとして用い、ＦＩＦＯバッファ６５を通じて
到来するデータをどこに記憶するかを指揮することがで
きる。
ＦＯバッファ６５のデータ・ストリームにアドレスを挿
入するために必要なステップを、フロー・チャート形状
で示す。ダイヤモンド形のボックス１５５，１５６は、
判断ステップを表わし、矩形形ボックス１５７−１６１
は、アドレスをデータ・ストリームに挿入ために実行さ
れるステップを表わす。ＦＩＦＯバッファ６５へのアク
セスは、あるアドレス範囲を用いて、バス１１６を通じ
て行うことができる。このアドレス範囲は、バス１１６
からサンプリングされるアドレスの最上位ビットによっ
て規定される。例えば、３２ビット・アドレスの上位１
６ビットを用いて、ＦＩＦＯバッファ６５へのアクセス
を識別する場合、ＦＩＦＯバッファ６５の２16即ち６５
５３６カ所にアクセスすることができる。６５５３６カ
所の内７カ所はＦＩＦＯバッファ６５以外のレジスタで
あるので、最下位ビットは「ほとんど」ドント・ケア(d
on't care)である。ＦＩＦＯバッファ６５の出力は、い
くつかの機構のいずれかによって、あるアドレス範囲に
転送することができる。例えば、下位アドレス・ビット
をポインタとして用い、ＦＩＦＯバッファ６５を通じて
到来するデータをどこに記憶するかを指揮することがで
きる。
【００５０】ＦＩＦＯバッファを通じてデータ・ストリ
ームを転送するとき、ＦＩＦＯバッファにアクセスする
ために用いられるアドレスは、これを保持するなんらか
の用意をしなければ、失われることになる。ＦＩＦＯバ
ッファ６５では、バス１１６からサンプルされる最初の
データはアドレスである。このアドレスは、ヘッダ情報
を含むこともできる。アドレス内のヘッダ情報を用い
て、このデータをデータ処理システム２０内の所望の場
所に送出することや、どのようにデータ処理システムが
このアドレスを用いるべきかを記述することもできる。
図示の実施例では、バス１１６は、アドレスおよびデー
タ情報の双方を搬送する「多重化バス」である。ここに
記載するアドレス挿入方法では、例えば、アドレス発生
器／ＤＭＡコントローラ３６のようなデータを読み取る
システムの構成物が、データがＦＩＦＯバッファ６５か
ら読み出すかについて、アドレス自体を識別しなければ
ならない。多重化バスにおいてアドレスをデータから区
別する方法はいくつかある。例えば、処理が始まったと
きにＦＩＦＯバッファが空である場合、アドレスは、こ
のＦＩＦＯバッファから読み出される最初のデータであ
る。また、データ・バーストが既知の長さのものである
場合、ＦＩＦＯバッファから読み出される次のワードは
アドレスである。加えて、データ・ストリームの長さも
アドレスの関数となり得る。この場合、データ・ストリ
ームの後に読まれる次のワードがアドレスである。
ームを転送するとき、ＦＩＦＯバッファにアクセスする
ために用いられるアドレスは、これを保持するなんらか
の用意をしなければ、失われることになる。ＦＩＦＯバ
ッファ６５では、バス１１６からサンプルされる最初の
データはアドレスである。このアドレスは、ヘッダ情報
を含むこともできる。アドレス内のヘッダ情報を用い
て、このデータをデータ処理システム２０内の所望の場
所に送出することや、どのようにデータ処理システムが
このアドレスを用いるべきかを記述することもできる。
図示の実施例では、バス１１６は、アドレスおよびデー
タ情報の双方を搬送する「多重化バス」である。ここに
記載するアドレス挿入方法では、例えば、アドレス発生
器／ＤＭＡコントローラ３６のようなデータを読み取る
システムの構成物が、データがＦＩＦＯバッファ６５か
ら読み出すかについて、アドレス自体を識別しなければ
ならない。多重化バスにおいてアドレスをデータから区
別する方法はいくつかある。例えば、処理が始まったと
きにＦＩＦＯバッファが空である場合、アドレスは、こ
のＦＩＦＯバッファから読み出される最初のデータであ
る。また、データ・バーストが既知の長さのものである
場合、ＦＩＦＯバッファから読み出される次のワードは
アドレスである。加えて、データ・ストリームの長さも
アドレスの関数となり得る。この場合、データ・ストリ
ームの後に読まれる次のワードがアドレスである。
【００５１】アドレス情報がバス１１６からサンプリン
グされるとき、アドレス・デコーダ１０２は、ライト・
イネーブル信号をレジスタ・ライト制御論理回路９８に
供給する。ライト・イネーブル信号が供給されたときバ
ス１１６上にはアドレスがあったので、バス１１６から
サンプリングされた最初のデータとして、アドレスが書
き込まれる。アドレスが受け取られた後、バス１１６か
らデータがサンプリングされる。データ・ストリームの
サイズは、ホスト・インターフェース２４がスレーブの
ときは、ホスト・プロセッサによって制御される。ホス
ト・インターフェース２４がマスタのとき、データ・ス
トリームのサイズは、ＤＳＰ制御レジスタ６９（図４）
のビット１３２内の初期値によって決定される。ビット
１３２内の値は、データ・ワードが転送される毎に減分
される。値がゼロに等しくなったとき、転送が完了す
る。
グされるとき、アドレス・デコーダ１０２は、ライト・
イネーブル信号をレジスタ・ライト制御論理回路９８に
供給する。ライト・イネーブル信号が供給されたときバ
ス１１６上にはアドレスがあったので、バス１１６から
サンプリングされた最初のデータとして、アドレスが書
き込まれる。アドレスが受け取られた後、バス１１６か
らデータがサンプリングされる。データ・ストリームの
サイズは、ホスト・インターフェース２４がスレーブの
ときは、ホスト・プロセッサによって制御される。ホス
ト・インターフェース２４がマスタのとき、データ・ス
トリームのサイズは、ＤＳＰ制御レジスタ６９（図４）
のビット１３２内の初期値によって決定される。ビット
１３２内の値は、データ・ワードが転送される毎に減分
される。値がゼロに等しくなったとき、転送が完了す
る。
【００５２】判断ステップ１５５において、ホスト・プ
ロセッサは、アドレスがＦＩＦＯバッファ６５にアクセ
スするために要求される範囲以内にあるか否か判断す
る。アドレスが要求された範囲以内にない場合、「否
定」経路が選択され、ステップ１５７において、ＦＩＦ
Ｏバッファ６５へのアクセスは拒否される。アドレスが
要求された範囲内にある場合、「肯定」経路が選択さ
れ、判断ステップ１５６に進む。ステップ１５６におい
て、ホスト・プロセッサは、ＤＳＰステータス・レジス
タ６８（図６）内のビット１４５をチェックすることに
よって、ＦＩＦＯバッファが使用可能であるか否か判断
を行う。ＦＩＦＯバッファが使用可能でない場合、「否
定」経路が選択されステップ１５８に進み、ＦＩＦＯバ
ッファ６５へのアクセスは拒否される。ホスト・プロセ
ッサは、アクセスが許可される前の現在実行中の処理(t
ransaction)をＦＩＦＯバッファ６５が完了するまで、
待機しなければならない。ＦＩＦＯバッファが使用可能
な場合、「肯定」経路が選択されステップ１５９に進
み、ホスト・インターフェース２４によってＦＩＦＯバ
ッファ６５にアドレスがサンプリングされる。ここに記
載した処理とは、ＦＩＦＯバッファ６５を介したバス１
１６からバス６４への処理であることを注記しておく。
しかしながら、他の実施例では、この処理は、同様のス
テップを用いて、ＤＳＰ送信データＦＩＦＯバッファ６
６を介してのバス６４からバス１１６への処理とするこ
ともできる。アドレスがＦＩＦＯバッファ６５のレジス
タに書き込まれた後、ステップ１６０において、データ
・バーストをＦＩＦＯバッファ６５に書き込む。一旦デ
ータ・ワードがＦＩＦＯバッファ６５に書き込まれたな
ら、即ち、ＦＩＦＯバッファ６５が空でない場合、ステ
ップ１６１において、データ・ワードがＦＩＦＯバッフ
ァ６５からデータ処理システム２０内の記憶場所に読み
出される。データ・ストリームのＦＩＦＯバッファ６５
からの読み出しは、データ・ストリームのＦＩＦＯバッ
ファ６５への書き込みと同時に行うことができる。ＦＩ
ＦＯバッファは常に、部分的には空の部分が残ってい
る。処理中にＦＩＦＯバッファが満杯になった場合、ホ
スト・インターフェース２４によって待機状態が挿入さ
れ、ホスト・プロセッサはＦＩＦＯバッファ６５に上書
きすることが禁止される。
ロセッサは、アドレスがＦＩＦＯバッファ６５にアクセ
スするために要求される範囲以内にあるか否か判断す
る。アドレスが要求された範囲以内にない場合、「否
定」経路が選択され、ステップ１５７において、ＦＩＦ
Ｏバッファ６５へのアクセスは拒否される。アドレスが
要求された範囲内にある場合、「肯定」経路が選択さ
れ、判断ステップ１５６に進む。ステップ１５６におい
て、ホスト・プロセッサは、ＤＳＰステータス・レジス
タ６８（図６）内のビット１４５をチェックすることに
よって、ＦＩＦＯバッファが使用可能であるか否か判断
を行う。ＦＩＦＯバッファが使用可能でない場合、「否
定」経路が選択されステップ１５８に進み、ＦＩＦＯバ
ッファ６５へのアクセスは拒否される。ホスト・プロセ
ッサは、アクセスが許可される前の現在実行中の処理(t
ransaction)をＦＩＦＯバッファ６５が完了するまで、
待機しなければならない。ＦＩＦＯバッファが使用可能
な場合、「肯定」経路が選択されステップ１５９に進
み、ホスト・インターフェース２４によってＦＩＦＯバ
ッファ６５にアドレスがサンプリングされる。ここに記
載した処理とは、ＦＩＦＯバッファ６５を介したバス１
１６からバス６４への処理であることを注記しておく。
しかしながら、他の実施例では、この処理は、同様のス
テップを用いて、ＤＳＰ送信データＦＩＦＯバッファ６
６を介してのバス６４からバス１１６への処理とするこ
ともできる。アドレスがＦＩＦＯバッファ６５のレジス
タに書き込まれた後、ステップ１６０において、データ
・バーストをＦＩＦＯバッファ６５に書き込む。一旦デ
ータ・ワードがＦＩＦＯバッファ６５に書き込まれたな
ら、即ち、ＦＩＦＯバッファ６５が空でない場合、ステ
ップ１６１において、データ・ワードがＦＩＦＯバッフ
ァ６５からデータ処理システム２０内の記憶場所に読み
出される。データ・ストリームのＦＩＦＯバッファ６５
からの読み出しは、データ・ストリームのＦＩＦＯバッ
ファ６５への書き込みと同時に行うことができる。ＦＩ
ＦＯバッファは常に、部分的には空の部分が残ってい
る。処理中にＦＩＦＯバッファが満杯になった場合、ホ
スト・インターフェース２４によって待機状態が挿入さ
れ、ホスト・プロセッサはＦＩＦＯバッファ６５に上書
きすることが禁止される。
【００５３】バス１１６は多重化バスとして示されてい
る。これは、バスがアドレスおよびデータ情報の双方を
搬送することを意味する。しかしながら、他の実施例で
は、ＩＳＡバスにおけるように、バス１１６を別個のア
ドレスおよびデータ・バスに分割してもよい。図７に示
した実施例では、ＦＩＦＯバッファ６５がホスト・イン
ターフェース２４内で用いられているが、他の実施例で
は、固定深度および固定幅を有する従来のＦＩＦＯバッ
ファも使用可能であることも、指摘しておく。
る。これは、バスがアドレスおよびデータ情報の双方を
搬送することを意味する。しかしながら、他の実施例で
は、ＩＳＡバスにおけるように、バス１１６を別個のア
ドレスおよびデータ・バスに分割してもよい。図７に示
した実施例では、ＦＩＦＯバッファ６５がホスト・イン
ターフェース２４内で用いられているが、他の実施例で
は、固定深度および固定幅を有する従来のＦＩＦＯバッ
ファも使用可能であることも、指摘しておく。
【００５４】大きなメモリ・アレイの代わりに小さなＦ
ＩＦＯバッファを用いることによって、データ処理シス
テム２０における空間を節約することができる。可変幅
および可変深度のＦＩＦＯバッファを有することによ
り、あるサイズのバスから異なるサイズを有する別のバ
スへデータを転送するときに、ＦＩＦＯバッファの記憶
領域のより効率的な使用が可能になる。ＦＩＦＯバッフ
ァを通過するデータ・バーストのアドレスが失われない
ようにするために、データ・ストリームの先頭にアドレ
スを挿入する。
ＩＦＯバッファを用いることによって、データ処理シス
テム２０における空間を節約することができる。可変幅
および可変深度のＦＩＦＯバッファを有することによ
り、あるサイズのバスから異なるサイズを有する別のバ
スへデータを転送するときに、ＦＩＦＯバッファの記憶
領域のより効率的な使用が可能になる。ＦＩＦＯバッフ
ァを通過するデータ・バーストのアドレスが失われない
ようにするために、データ・ストリームの先頭にアドレ
スを挿入する。
【００５５】以上、本発明を好適実施例に基づいて記載
したが、本発明は数多くの方法で変更可能であり、先に
具体的に示し説明したもの以外にも多くの実施例が想定
できることは、当業者には明白であろう。例えば、ＦＩ
ＦＯバッファ６５は、２種類のデータ幅を有するＦＩＦ
Ｏバッファを設けるために、２つの部分のＦＩＦＯレジ
スタ７２を有するものとして例示された。しかしなが
ら、他の実施例では、ＦＩＦＯバッファ６５は、３つ以
上の部分を有し、３種類以上のデータ幅のＦＩＦＯバッ
ファを設けるように適応させることも可能である。した
がって、本発明の真の精神および範囲に該当する本発明
の変更は全て、特許請求の範囲に含まれることを意図す
るものである。
したが、本発明は数多くの方法で変更可能であり、先に
具体的に示し説明したもの以外にも多くの実施例が想定
できることは、当業者には明白であろう。例えば、ＦＩ
ＦＯバッファ６５は、２種類のデータ幅を有するＦＩＦ
Ｏバッファを設けるために、２つの部分のＦＩＦＯレジ
スタ７２を有するものとして例示された。しかしなが
ら、他の実施例では、ＦＩＦＯバッファ６５は、３つ以
上の部分を有し、３種類以上のデータ幅のＦＩＦＯバッ
ファを設けるように適応させることも可能である。した
がって、本発明の真の精神および範囲に該当する本発明
の変更は全て、特許請求の範囲に含まれることを意図す
るものである。
【図１】本発明によるデータ処理システムを示すブロッ
ク図。
ク図。
【図２】図１のデータ処理システムのホスト・インター
フェースの一実施例を示すブロック図。
フェースの一実施例を示すブロック図。
【図３】本発明の一実施例による図２のホスト・インタ
ーフェースの深度／幅調節可能ＦＩＦＯバッファを示す
ブロック図。
ーフェースの深度／幅調節可能ＦＩＦＯバッファを示す
ブロック図。
【図４】図２のホスト・インターフェースのＤＳＰ制御
レジスタを示すブロック図。
レジスタを示すブロック図。
【図５】図２のホスト・インターフェースのホスト・イ
ンターフェース制御レジスタを示すブロック図。
ンターフェース制御レジスタを示すブロック図。
【図６】図２のホスト・インターフェースのＤＳＰステ
ータス・レジスタを示すブロック図。
ータス・レジスタを示すブロック図。
【図７】図２のホストインターフェースのアドレス構成
レジスタを示すブロック図。
レジスタを示すブロック図。
【図８】本発明によるデータ・ストリームにアドレスを
挿入する方法を示すフロー・チャート。
挿入する方法を示すフロー・チャート。
２０ データ処理システム ２２ タイマ ２４ ホスト・インターフェース ２６ 改良直列同期インターフェース ２８ 直列非同期インターフェース ３０ プログラムＲＡＭおよび命令キャッシュ ３２，３４ データ・メモリ ３６ アドレス発生器／直接メモリ・アクセス・コント
ローラ ３８ 外部アドレス・バス・スイッチ ４０ 内部データ・バス・スイッチ ４２ ＤＲＡＭおよびＳＲＡＭバス・インターフェース
／命令キャッシュ制御部 ４４ 外部データ・バス・スイッチ ４６ プログラム制御部 ４８ プログラム割り込みコントローラ ５０ プログラム・デコード・コントローラ ５２ ログラム・アドレス発生器 ５４ データ算術演算部 ５６，５７ アドレス・バス ５８ プログラム・アドレス・バス ５９ アドレス・バス ６１，６２ データ・バス ６３，６４ プログラム・データ・バス ６５ ホスト送信データＦＩＦＯバッファ ６６ ＤＳＰ送信データＦＩＦＯバッファ ６７ ホスト・インターフェース制御レジスタ ６８ ＤＳＰステータス・レジスタ ６９ ＤＳＰ制御レジスタ ７０ アドレス構成レジスタ ７２ ＦＩＦＯレジスタ ９０ レジスタ・リード制御論理回路 ９２ バス６４、狭／広制御部 ９４ 出力バッファ制御論理回路 ９６ ＦＩＦＯリード選択器 ９８ レジスタ・ライト制御論理回路 １００ バス１１６狭／広制御部 １０２ アドレス・デコーダ １０４ 入力バッファ制御論理回路 １０６ ＦＩＦＯライト選択器 １０８ 奇数入力バッファ １１０ 偶数入力バッファ １１２ 奇数入力バッファ １１４ 偶数出力バッファ １１６ バス １２４，１２８ レジスタ
ローラ ３８ 外部アドレス・バス・スイッチ ４０ 内部データ・バス・スイッチ ４２ ＤＲＡＭおよびＳＲＡＭバス・インターフェース
／命令キャッシュ制御部 ４４ 外部データ・バス・スイッチ ４６ プログラム制御部 ４８ プログラム割り込みコントローラ ５０ プログラム・デコード・コントローラ ５２ ログラム・アドレス発生器 ５４ データ算術演算部 ５６，５７ アドレス・バス ５８ プログラム・アドレス・バス ５９ アドレス・バス ６１，６２ データ・バス ６３，６４ プログラム・データ・バス ６５ ホスト送信データＦＩＦＯバッファ ６６ ＤＳＰ送信データＦＩＦＯバッファ ６７ ホスト・インターフェース制御レジスタ ６８ ＤＳＰステータス・レジスタ ６９ ＤＳＰ制御レジスタ ７０ アドレス構成レジスタ ７２ ＦＩＦＯレジスタ ９０ レジスタ・リード制御論理回路 ９２ バス６４、狭／広制御部 ９４ 出力バッファ制御論理回路 ９６ ＦＩＦＯリード選択器 ９８ レジスタ・ライト制御論理回路 １００ バス１１６狭／広制御部 １０２ アドレス・デコーダ １０４ 入力バッファ制御論理回路 １０６ ＦＩＦＯライト選択器 １０８ 奇数入力バッファ １１０ 偶数入力バッファ １１２ 奇数入力バッファ １１４ 偶数出力バッファ １１６ バス １２４，１２８ レジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アブニール・ゴレン イスラエル国ロシュ−ハアイン、ギバット −タル、シトバニト４ (72)発明者 デビッド・ギャランティ イスラエル国ナタニア、イルス・ハアガマ ン４
Claims (3)
- 【請求項１】ＦＩＦＯバッファ（６５）を有するデータ
処理システム（２０）において、ＦＩＦＯバッファ（６
５）にデータを書き込む方法であって：前記ＦＩＦＯバ
ッファ（６５）へのアクセスを識別する段階；前記ＦＩ
ＦＯバッファ（６５）が使用可能か否かを判定する段
階；およびデータ・ワードを前記ＦＩＦＯバッファ（６
５）に書き込む段階；から成り、 前記データ・ワードの内所定のデータ・ワードがアドレ
スを含む、ことを特徴とする方法。 - 【請求項２】ＦＩＦＯバッファ（６５）を有するデータ
処理システム（２０）において、ＦＩＦＯバッファ（６
５）を介してデータ・ストリームを転送する方法であっ
て：前記ＦＩＦＯバッファ（６５）へのアクセスを識別
する段階；前記ＦＩＦＯバッファ（６５）がデータ転送
のために使用可能か否かを判定する段階；前記データ・
ストリームを前記ＦＩＦＯバッファ（６５）に書き込む
段階；および前記データ・ストリーム内の所定点にアド
レスを挿入する段階；から成ることを特徴とする方法。 - 【請求項３】ＦＩＦＯバッファ（６５）を有するデータ
処理システム（２０）において、前記ＦＩＦＯバッファ
（６５）を介してデータ・ストリームを転送する装置で
あって：第１バス（１１６）に結合されアドレスを受信
し、前記アドレスが前記ＦＩＦＯバッファ（６５）をア
クセスするための所定アドレス範囲内にあるときを識別
するアドレス・デコーダ（１０２）；および前記アドレ
ス・デコーダ（１０２）に結合されたライト制御論理回
路（９８）であって、前記データ・ストリームを前記Ｆ
ＩＦＯバッファ（６５）に書き込ませる前記ライト制御
論理回路（９８）；から成り、 前記アドレス・デコーダ（１０２）は前記アドレスを、
前記データ・ストリーム内の所定点に挿入することを特
徴とする装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US35789894A | 1994-12-16 | 1994-12-16 | |
| US357898 | 1994-12-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08339290A true JPH08339290A (ja) | 1996-12-24 |
| JP3773574B2 JP3773574B2 (ja) | 2006-05-10 |
Family
ID=23407483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34711295A Expired - Lifetime JP3773574B2 (ja) | 1994-12-16 | 1995-12-15 | データ処理システムにおいてデータ・ストリーム内にアドレスを挿入する装置および方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5889948A (ja) |
| EP (1) | EP0717348A3 (ja) |
| JP (1) | JP3773574B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19882676T1 (de) * | 1998-02-16 | 2000-07-27 | Siemens Ag | Integrierte Schaltung |
| WO2000000887A1 (en) * | 1998-06-30 | 2000-01-06 | Intergraph Corporation | Method and apparatus for transporting information to a graphic accelerator card |
| NO993483L (no) | 1999-07-15 | 2001-01-16 | Ericsson Telefon Ab L M | Fremgangsmåte og anordning for effektiv overföring av datapakker |
| US7680944B1 (en) * | 2003-02-28 | 2010-03-16 | Comtrol Corporation | Rapid transport service in a network to peripheral device servers |
| US7716736B2 (en) * | 2003-04-17 | 2010-05-11 | Cybersoft, Inc. | Apparatus, methods and articles of manufacture for computer virus testing |
| US20050188125A1 (en) * | 2004-02-20 | 2005-08-25 | Lim Ricardo T. | Method and apparatus for burst mode data transfers between a CPU and a FIFO |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4683534A (en) * | 1985-06-17 | 1987-07-28 | Motorola, Inc. | Method and apparatus for interfacing buses of different sizes |
| US5113354B1 (en) * | 1986-02-07 | 1993-11-09 | System for optimizing data transmissions associated with addressable buffer devices | |
| US4768190A (en) * | 1986-04-30 | 1988-08-30 | Og Corporation | Packet switching network |
| US5327545A (en) * | 1988-05-26 | 1994-07-05 | International Business Machines Corporation | Data processing apparatus for selectively posting write cycles using the 82385 cache controller |
| US5155810A (en) * | 1989-01-10 | 1992-10-13 | Bull Hn Information Systems Inc. | Dual FIFO peripheral with combinatorial logic circuitry |
| US4954987A (en) * | 1989-07-17 | 1990-09-04 | Advanced Micro Devices, Inc. | Interleaved sensing system for FIFO and burst-mode memories |
| DE69124946T2 (de) * | 1990-11-30 | 1997-09-18 | Ibm | Bidirektionaler FIFO-Puffer zur Schnittstellenbildung zwischen zwei Bussen |
| US5262997A (en) * | 1991-11-25 | 1993-11-16 | Industrial Technology Research Institute | Extendable FIFO |
| US5414827A (en) * | 1991-12-19 | 1995-05-09 | Opti, Inc. | Automatic cache flush |
| WO1994018766A1 (en) * | 1993-02-09 | 1994-08-18 | Dsc Communications Corporation | High-speed packet bus |
-
1995
- 1995-12-13 EP EP95119622A patent/EP0717348A3/en not_active Ceased
- 1995-12-15 JP JP34711295A patent/JP3773574B2/ja not_active Expired - Lifetime
-
1997
- 1997-08-06 US US08/906,608 patent/US5889948A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5889948A (en) | 1999-03-30 |
| EP0717348A3 (en) | 1997-06-04 |
| EP0717348A2 (en) | 1996-06-19 |
| JP3773574B2 (ja) | 2006-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100381823B1 (ko) | 가변성의폭데이터전송들을위해조정가능한깊이/폭의fifo버퍼를포함한데이터처리시스템 | |
| JP2001142842A (ja) | Ｄｍａハンドシェークプロトコル | |
| KR100335785B1 (ko) | 데이타처리명령의실행 | |
| US20050160202A1 (en) | Direct memory access device | |
| EP1895425A1 (en) | External device access device | |
| US4314332A (en) | Memory control system | |
| US5129065A (en) | Apparatus and methods for interface register handshake for controlling devices | |
| JP3773574B2 (ja) | データ処理システムにおいてデータ・ストリーム内にアドレスを挿入する装置および方法 | |
| JP3153078B2 (ja) | データ処理装置 | |
| GB2258069A (en) | High speed computer graphics bus | |
| US4814977A (en) | Apparatus and method for direct memory to peripheral and peripheral to memory data transfers | |
| US6681273B1 (en) | High performance, variable data width FIFO buffer | |
| JP3304395B2 (ja) | データ転送装置及びデータ転送方法 | |
| US6085271A (en) | System bus arbitrator for facilitating multiple transactions in a computer system | |
| JPH01258163A (ja) | ダイレクトメモリアクセス制御装置 | |
| JPH0997211A (ja) | バス制御装置、及びバス制御装置を含む情報処理装置 | |
| JP3077807B2 (ja) | マイクロコンピュータシステム | |
| JPS6019816B2 (ja) | マイクロプログラム制御アダプタ | |
| US20040103267A1 (en) | Data processor having cache memory | |
| JPH0743668B2 (ja) | アクセス制御装置 | |
| JPH0934726A (ja) | 割り込み制御方法 | |
| JPH1011387A (ja) | 情報処理装置 | |
| JPH0764856A (ja) | メモリアクセス制御回路 | |
| JPS6049465A (ja) | マイクロコンピユ−タ間のデ−タ転送方法 | |
| JPH11327798A (ja) | データ転送制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041217 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050303 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050803 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060215 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090224 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140224 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |