JPH0344169A - 圧縮コードデータの伸長処理方式 - Google Patents
圧縮コードデータの伸長処理方式Info
- Publication number
- JPH0344169A JPH0344169A JP1180025A JP18002589A JPH0344169A JP H0344169 A JPH0344169 A JP H0344169A JP 1180025 A JP1180025 A JP 1180025A JP 18002589 A JP18002589 A JP 18002589A JP H0344169 A JPH0344169 A JP H0344169A
- Authority
- JP
- Japan
- Prior art keywords
- data
- line
- image data
- buffer memory
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007906 compression Methods 0.000 title claims abstract description 6
- 230000006835 compression Effects 0.000 title claims abstract description 6
- 230000015654 memory Effects 0.000 claims abstract description 64
- 239000000872 buffer Substances 0.000 claims abstract description 57
- 230000006837 decompression Effects 0.000 claims description 17
- 238000003672 processing method Methods 0.000 claims description 6
- 238000013144 data compression Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は圧縮コードデータの伸長処理方式、更に詳細に
はイメージデータの圧縮データに伸長処理を行なってイ
メージデータに復号化し、このイメージデータをイメー
ジバッファに書き込む手段を備えた圧縮コードデータの
伸長処理方式に関するものである。
はイメージデータの圧縮データに伸長処理を行なってイ
メージデータに復号化し、このイメージデータをイメー
ジバッファに書き込む手段を備えた圧縮コードデータの
伸長処理方式に関するものである。
第3図は従来の伸長処理方式の構成を示すブロック図で
ある。1は主制御部、2は圧縮されたコードの入力部、
3は変化点操作部、4はラインメモリ、5は出力部、6
はアドレス制御部、7は復号されたイメージデータを蓄
えるイメージバッファである。
ある。1は主制御部、2は圧縮されたコードの入力部、
3は変化点操作部、4はラインメモリ、5は出力部、6
はアドレス制御部、7は復号されたイメージデータを蓄
えるイメージバッファである。
上記構成の伸長処理装置において、モディファイド・ハ
フマン(MH)方式、モディファイド・リード(MR)
方式、モディファイド・MR(MMR)方式により圧縮
されたコードデータがあるバス幅で本装置に入力される
と、入力部2で圧縮コードデータが1コ一ド単位に切り
出されて、変化点操作部3へ送られ、ラングレングス等
の情報に変換した後、変化点位置アドレスを算出し、そ
のアドレスをラインメモリ4に書き込んでいく。
フマン(MH)方式、モディファイド・リード(MR)
方式、モディファイド・MR(MMR)方式により圧縮
されたコードデータがあるバス幅で本装置に入力される
と、入力部2で圧縮コードデータが1コ一ド単位に切り
出されて、変化点操作部3へ送られ、ラングレングス等
の情報に変換した後、変化点位置アドレスを算出し、そ
のアドレスをラインメモリ4に書き込んでいく。
このラインメモリ4は少なくとも1ライン分以上のデー
タが書き込めるようになっている。1ライン分のデータ
がラインメモリ4に書き込まれた後、主制御部1はそれ
を遂次読み出し、変化点位置情報を出力部5に通知する
。出力部5はこの変化点位置情報に基づき復号化された
イメージデータをバス幅単位に生成し、イメージバッフ
ァ7に書き込む。この時のイメージバッファ7の書き込
みアドレスはアドレス制御部6が生成する。
タが書き込めるようになっている。1ライン分のデータ
がラインメモリ4に書き込まれた後、主制御部1はそれ
を遂次読み出し、変化点位置情報を出力部5に通知する
。出力部5はこの変化点位置情報に基づき復号化された
イメージデータをバス幅単位に生成し、イメージバッフ
ァ7に書き込む。この時のイメージバッファ7の書き込
みアドレスはアドレス制御部6が生成する。
しかしながら上記従来構成の伸長処理装置において杜、
イメージデータ量がコードデータ量の数倍〜数十倍と大
量になる為、イメージデータの転送が伸長処理時間の大
半を占めてしまい、伸長処理時間が長くなるという問題
があった。
イメージデータ量がコードデータ量の数倍〜数十倍と大
量になる為、イメージデータの転送が伸長処理時間の大
半を占めてしまい、伸長処理時間が長くなるという問題
があった。
本発明は上述の点に鑑みてなされたもので、上記問題点
を除去し、伸長処理時間を短縮でき、復号化されたイメ
ージデータを高速にイメージバッファに書き込むことが
可能な圧縮コードデータの伸長処理方式を提供すること
にある。
を除去し、伸長処理時間を短縮でき、復号化されたイメ
ージデータを高速にイメージバッファに書き込むことが
可能な圧縮コードデータの伸長処理方式を提供すること
にある。
上記課題を解決するため本発明は、圧縮されたコードデ
ータに伸長処理を施して、圧縮前のイメージデータを生
成し、このイメージデータをイメージバッファに書き込
む手段を備えた圧縮コードデータの伸長処理方式におい
て、2ラインデータの変化点位置アドレスを比較する比
較器と、奇数ライン用及び偶数ライン用バッファと、バ
ッファのライトイネーブル信号を制御するライトゲート
回路と、少なくとも2ライン分以上のデータが書き込め
るラインメモリとを設け、比較器でラインメモリに書き
込まれた2ラインデータの変化点位置アドレスが同一の
場合、1ライン分のデータにより゛圧縮前のイメージデ
ータを生成し、ライトゲート回路により両バッファメモ
リのライトイネーブル信号を有効にし、両バッファメモ
リに同時該イメージデータを書き込み、比較器で2ライ
ンデータの変化点゛位置アドレスが異なる場合、それぞ
れのラインデータを圧縮前のイメージデータに生成し、
奇数ラインか偶数により、そのイメージデ;りを奇数ラ
イン用又は偶数ライン用バッファメモリのいずれかに書
き込むことを特徴とする。
ータに伸長処理を施して、圧縮前のイメージデータを生
成し、このイメージデータをイメージバッファに書き込
む手段を備えた圧縮コードデータの伸長処理方式におい
て、2ラインデータの変化点位置アドレスを比較する比
較器と、奇数ライン用及び偶数ライン用バッファと、バ
ッファのライトイネーブル信号を制御するライトゲート
回路と、少なくとも2ライン分以上のデータが書き込め
るラインメモリとを設け、比較器でラインメモリに書き
込まれた2ラインデータの変化点位置アドレスが同一の
場合、1ライン分のデータにより゛圧縮前のイメージデ
ータを生成し、ライトゲート回路により両バッファメモ
リのライトイネーブル信号を有効にし、両バッファメモ
リに同時該イメージデータを書き込み、比較器で2ライ
ンデータの変化点゛位置アドレスが異なる場合、それぞ
れのラインデータを圧縮前のイメージデータに生成し、
奇数ラインか偶数により、そのイメージデ;りを奇数ラ
イン用又は偶数ライン用バッファメモリのいずれかに書
き込むことを特徴とする。
圧縮コードデータの伸長処理方式を上記の如く行なうこ
とにより、2ラインデータの変化点位置アドレスが同一
の場合、1ライン分のデータから圧縮前のイメージデー
タを生成し、該イメージデータを同時に両バッファメモ
リに書き込むから、1ライン分の書き込み動作で2ライ
ンデータをバッファメモリに書き込むことができ、生成
転送すべきイメージデータ量を減らすことが可能となる
〔実施例〕 以下、本発明の実施例を図面に基づいて説明する。
とにより、2ラインデータの変化点位置アドレスが同一
の場合、1ライン分のデータから圧縮前のイメージデー
タを生成し、該イメージデータを同時に両バッファメモ
リに書き込むから、1ライン分の書き込み動作で2ライ
ンデータをバッファメモリに書き込むことができ、生成
転送すべきイメージデータ量を減らすことが可能となる
〔実施例〕 以下、本発明の実施例を図面に基づいて説明する。
第1図は本発明に係る圧縮コードデータの伸長処理装置
の構成を示すブロック図である。同図において、第3図
と同一番号を付した部分は同一機能を有する部分を示す
。
の構成を示すブロック図である。同図において、第3図
と同一番号を付した部分は同一機能を有する部分を示す
。
第1図において、4′は少なくとも2ライン分以上のデ
ータが書き込めるラインメモリ、7”は奇数ライン用バ
ッファメモリ7′ 7”は偶数ライン用バッファメモリ
、8はラインメモリ4°に蓄えられた2ライン分の変化
点位置を比較する比較器、9は奇数ライン用バッファメ
モリ7′及び偶数ライン用バッファメモリ7”のライト
イネーブル信号を有効/無効にするライトゲート回路で
ある。
ータが書き込めるラインメモリ、7”は奇数ライン用バ
ッファメモリ7′ 7”は偶数ライン用バッファメモリ
、8はラインメモリ4°に蓄えられた2ライン分の変化
点位置を比較する比較器、9は奇数ライン用バッファメ
モリ7′及び偶数ライン用バッファメモリ7”のライト
イネーブル信号を有効/無効にするライトゲート回路で
ある。
次に、第1図に示す伸長処理装置の動作を第3図の従来
の伸長処理装置の動作との差異点を中心に説明する。
の伸長処理装置の動作との差異点を中心に説明する。
ラインメモリ4′に例えばnライン目及びn+1ライン
目の2ライン分のデータが書き込まれると、nライン目
のデータとn+1ライン目のデータを比較器8で比較す
る。もしこの2ラインのデータの変化点位置アドレスが
同じであれば、ライトゲート9辻奇数ライン用バツフア
メモリ7′及び偶数ライン用バッファメモリ7″の両方
のライトイネーブル信号を有効にし、出力部5がnライ
ン目のデータのみから生成したイメージデータを奇数ラ
イン用バッファメモリ7°及び偶数ライン用バッファメ
モリ7゛′の両方に同時に書き込む。そして今度はn+
2ライン目及びn+3ライン目のデータがラインメモリ
4′に書き込まれ、比較弛理が始まる。
目の2ライン分のデータが書き込まれると、nライン目
のデータとn+1ライン目のデータを比較器8で比較す
る。もしこの2ラインのデータの変化点位置アドレスが
同じであれば、ライトゲート9辻奇数ライン用バツフア
メモリ7′及び偶数ライン用バッファメモリ7″の両方
のライトイネーブル信号を有効にし、出力部5がnライ
ン目のデータのみから生成したイメージデータを奇数ラ
イン用バッファメモリ7°及び偶数ライン用バッファメ
モリ7゛′の両方に同時に書き込む。そして今度はn+
2ライン目及びn+3ライン目のデータがラインメモリ
4′に書き込まれ、比較弛理が始まる。
また、上記2ラインのデータが同じでなければ、ライト
ゲート9は奇数ライン用バッファメモ)7′のみのライ
トイネーブル信号を有効にし、出力部5がnライン目の
データから生成したイメージデータを奇数ライン用バッ
ファメモリ7′のみに書き込む。次にn+2ライン目の
データがラインメモリ4′に書き込まれ、今度はn+1
ライン目のデータとn+2ライン日のデータを比較器8
で比較して同様の処理を実行する。
ゲート9は奇数ライン用バッファメモ)7′のみのライ
トイネーブル信号を有効にし、出力部5がnライン目の
データから生成したイメージデータを奇数ライン用バッ
ファメモリ7′のみに書き込む。次にn+2ライン目の
データがラインメモリ4′に書き込まれ、今度はn+1
ライン目のデータとn+2ライン日のデータを比較器8
で比較して同様の処理を実行する。
次に、第213!3を用いて本発明の動作を具体的に説
明する。同図で同一アルファベットが付しであるライン
は同一データであり、丸数字社奇数ライン用バッファメ
モリ7′及び偶数ライン用バッファメモリ7″へのn回
目書き込み動作であることを示す。第2図卒會→に示す
ように、ライン1〜4のデータがA、ライン5のデータ
がB1ライン6.7のデータがC1ライン8のデータが
D、ライン9,10のデータがE・・・・・・・・であ
る場合、書き込み動作の1回目で奇数ライン用バッファ
メモリ7′及び偶数ライン用バッファメモリ7″の両バ
ッファメモリにデータA、2回目でも両バッファメモリ
にデータA、3回目で奇数ライン用バッファメモリ7′
にデータB、4回目で両バッファメモリにデータC,5
回目で偶数ライン用バッファメモリ7”にデータD、6
回目で両バッファメモリにデータEをそれぞれ書き込む
。
明する。同図で同一アルファベットが付しであるライン
は同一データであり、丸数字社奇数ライン用バッファメ
モリ7′及び偶数ライン用バッファメモリ7″へのn回
目書き込み動作であることを示す。第2図卒會→に示す
ように、ライン1〜4のデータがA、ライン5のデータ
がB1ライン6.7のデータがC1ライン8のデータが
D、ライン9,10のデータがE・・・・・・・・であ
る場合、書き込み動作の1回目で奇数ライン用バッファ
メモリ7′及び偶数ライン用バッファメモリ7″の両バ
ッファメモリにデータA、2回目でも両バッファメモリ
にデータA、3回目で奇数ライン用バッファメモリ7′
にデータB、4回目で両バッファメモリにデータC,5
回目で偶数ライン用バッファメモリ7”にデータD、6
回目で両バッファメモリにデータEをそれぞれ書き込む
。
以下同様の奇数ライン用バッファメモリ7′及び偶数ラ
イン用バッファメモリ7″にデータを書きこんでいく。
イン用バッファメモリ7″にデータを書きこんでいく。
上記例では10ライン分のデータを6ライン分の書き込
み動作でバッファメモリに書き込むことが可能となる。
み動作でバッファメモリに書き込むことが可能となる。
即ち、出力部5から復号化されたイメージデータを奇数
ライン用バッフγメモリ7′及び偶数ライン゛用バッフ
ァメモリ7″に出力する前に比較器8でラインメモリ4
′に書き込まれた2ラインデータの変化点位置アドレス
を比較し、この変化点位置アドレスが同一場合、出力部
5は1ライン分のデータのみからイメージデータを生成
し、この生成したイメージデータを奇数ライン用バッフ
ァメモリ7′及び偶数ライン用バッファメモリ7″の両
方に書き込むから、1ライン分の書き込み動作で、2ラ
イン分の復号化されたイメージデータを両バッファメモ
リに書き込むことができ、生成転送すべきイメージデー
タ量を減らすことが可能となる。
ライン用バッフγメモリ7′及び偶数ライン゛用バッフ
ァメモリ7″に出力する前に比較器8でラインメモリ4
′に書き込まれた2ラインデータの変化点位置アドレス
を比較し、この変化点位置アドレスが同一場合、出力部
5は1ライン分のデータのみからイメージデータを生成
し、この生成したイメージデータを奇数ライン用バッフ
ァメモリ7′及び偶数ライン用バッファメモリ7″の両
方に書き込むから、1ライン分の書き込み動作で、2ラ
イン分の復号化されたイメージデータを両バッファメモ
リに書き込むことができ、生成転送すべきイメージデー
タ量を減らすことが可能となる。
以上説明したように本発明によれば、下記のような優れ
た効果が得られる。
た効果が得られる。
比較器で2ラインデータの変化点位置アドレスが同一の
場合、1ラインデータのみから圧縮前のイメージデータ
を生成し、ライトゲート回路により両バッファメモリの
ライトイネーブル信号を有効にし該両バッファメモリに
同時に該イメージデータを書き込み、比較器で2ライン
データの変化点位置アドレスが異なる場合、それぞれラ
インデータ圧縮前のイメージデーターを生成し、奇数ラ
インか偶数ラインかにより、該イメージデータを奇数ラ
イン用又は偶数ライン用バッファメモリのいずれかに書
き込むから、2ラインデータの変化点位置アドレスが同
一の場合の生成転送すべきイメージデータ量を減らすこ
とができ、圧縮コード第1図は本発明に係る圧縮コード
データの伸長処理装置の構成を示すブロック図、第2図
はこの伸長処理装置の動作を説明するための図、第3図
は従来の伸長処理方式の構成を示すブロック図である。
場合、1ラインデータのみから圧縮前のイメージデータ
を生成し、ライトゲート回路により両バッファメモリの
ライトイネーブル信号を有効にし該両バッファメモリに
同時に該イメージデータを書き込み、比較器で2ライン
データの変化点位置アドレスが異なる場合、それぞれラ
インデータ圧縮前のイメージデーターを生成し、奇数ラ
インか偶数ラインかにより、該イメージデータを奇数ラ
イン用又は偶数ライン用バッファメモリのいずれかに書
き込むから、2ラインデータの変化点位置アドレスが同
一の場合の生成転送すべきイメージデータ量を減らすこ
とができ、圧縮コード第1図は本発明に係る圧縮コード
データの伸長処理装置の構成を示すブロック図、第2図
はこの伸長処理装置の動作を説明するための図、第3図
は従来の伸長処理方式の構成を示すブロック図である。
図中、1・・・・主制御部、2・・・・入力部、3・・
・・変化点操作部、4′・・・・ラインメモリ、5・・
・・出力部、6・・・・アドレス制御部、7°・・・・
奇数ライン用バッファメモリ、7”・・・・偶数ライン
用バッファメモリ、8・・・・比較器、9・・・・ライ
トゲート。
・・変化点操作部、4′・・・・ラインメモリ、5・・
・・出力部、6・・・・アドレス制御部、7°・・・・
奇数ライン用バッファメモリ、7”・・・・偶数ライン
用バッファメモリ、8・・・・比較器、9・・・・ライ
トゲート。
Claims (1)
- 圧縮されたコードデータに伸長処理を施して、圧縮前
のイメージデータを生成し、該イメージデータをイメー
ジバッファメモリに書き込む手段を備えた圧縮コードデ
ータの伸長処理方式において、2ラインデータの変化点
位置アドレスを比較する比較器と、奇数ライン用及び偶
数ライン用バッファメモリと、該バッファメモリのライ
トイネーブル信号を制御するライトゲート回路を設け、
前記比較器で2ラインデータの変化点位置アドレスが同
一の場合、1ラインデータのみから圧縮前のイメージデ
ータを生成し、前記ライトゲート回路により前記両バッ
ファメモリのライトイネーブル信号を有効にし該両バッ
ファメモリに同時に該イメージデータを書き込み、前記
比較器で2ラインデータの変化点位置アドレスが異なる
場合、それぞれラインデータから圧縮前のイメージデー
タを生成し、奇数ラインか偶数ラインかにより、該イメ
ージデータを奇数ライン用又は偶数ライン用バッファメ
モリのいずれかに書き込むことを特徴とする圧縮コード
データの伸長処理方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1180025A JPH0344169A (ja) | 1989-07-11 | 1989-07-11 | 圧縮コードデータの伸長処理方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1180025A JPH0344169A (ja) | 1989-07-11 | 1989-07-11 | 圧縮コードデータの伸長処理方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0344169A true JPH0344169A (ja) | 1991-02-26 |
Family
ID=16076152
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1180025A Pending JPH0344169A (ja) | 1989-07-11 | 1989-07-11 | 圧縮コードデータの伸長処理方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0344169A (ja) |
-
1989
- 1989-07-11 JP JP1180025A patent/JPH0344169A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08251586A (ja) | ランレングス復号化装置 | |
JPH0344169A (ja) | 圧縮コードデータの伸長処理方式 | |
JPH07327116A (ja) | 画像入出力制御装置 | |
JPS61173527A (ja) | 画像デ−タ圧縮方式 | |
JPH02268571A (ja) | 画像データ符号・復号装置 | |
JP3087488B2 (ja) | データ復元回路 | |
JPS58225779A (ja) | 画信号の復号方式 | |
US5479165A (en) | Two-dimensional coding apparatus | |
JPH05161094A (ja) | デジタルビデオラインを記憶するためのプログラマブル装置 | |
JPS58215868A (ja) | フアクシミリ2次元冗長度抑圧符号・復号器用ラインメモリ回路 | |
JPH05334223A (ja) | チャネル装置およびそのフレーム送受信方法 | |
JPS63236082A (ja) | 表示メモリ制御回路 | |
JPH06125465A (ja) | 画像圧縮回路並びに画像伸長回路 | |
JPS60210065A (ja) | 画像合成装置 | |
JPS6174456A (ja) | ブロツクラインメモリ制御方式 | |
JPH01126687A (ja) | 表示メモリ制御回路 | |
JPH06149664A (ja) | 情報処理装置のデータ転送制御装置 | |
JPH05110829A (ja) | 画像データ処理装置 | |
JPH04243489A (ja) | イメージデータ処理装置 | |
JPS63149726A (ja) | デ−タ整列装置の比較ユニツトスキツプ方式 | |
JPS59140581A (ja) | ベクトルデ−タ処理装置 | |
JPS6354826A (ja) | 圧縮デ−タ伸張装置 | |
JPH04166992A (ja) | 画像縮小回路におけるメモリアクセス装置 | |
JPH03110975A (ja) | データ伸長方法及びその装置 | |
JPS62254276A (ja) | ヒストグラム算出方式 |