JPH02268571A

JPH02268571A - 画像データ符号・復号装置

Info

Publication number: JPH02268571A
Application number: JP1091373A
Authority: JP
Inventors: Minoru Tsukui; 稔津久井; Minoru Ozaki; 実尾崎
Original assignee: Matsushita Graphic Communication Systems Inc
Current assignee: Panasonic System Solutions Japan Co Ltd
Priority date: 1989-04-11
Filing date: 1989-04-11
Publication date: 1990-11-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、画像メモリを符号化、復号化する際に画像メ
モリと符号・復号器とのメモリ転送を高速に行う画像デ
ータ符号・復号装置に関する。

従来の技術従来このような装置にはいくつかのものがその１例を第
７図に示す。コードデータの復号化および画像データの
符号化を行う符号・復号器１はイメージバス３を介して
画像メモリ２と接続しており、符号・復号器１が直接画
像メモリ２をリード／ライトすることによりデータの転
送を行う。また、別の例を第８図に示す。これは、符号
・復号器１と画像メモリ２の間にバッファメモリ５を１
個とＤＭＡコントローラ４とを設は符号・復号器１が直
接画像メモリ２をアクセスせずバッファメモリ５を経由
し、イメージバス３を介してＤＭＡによシデータ転送を
行う。

上述した２つの装置につき伸長時のデータの転送につい
て説明する。

データを伸長する場合、符号・復号器１はコードデータ
をイメージデータに変換し、画像メモリ２へ所定の単位
ごとに書き込む。符号・復号方式においては、符号化ラ
インは、前ラインの変化画素を参照して作成されるので
前ライン参照するという動作が必要となり、ライトした
データを次のライト動作の前に読み込まなければならな
い。

すなわち、伸長時、符号・復号器１は、リード動作とラ
イト動作を交互に行うことになる。

第９図は、データの伸長時、上述の２つの装置のデータ
転送を示すタイムチャートである。２つの装置がそれぞ
れ５ブロツク分のデータを送る各動作時間を対比して表
したものである。

ここで１ブロツクとは、バッファメモリ１個分に相当す
るメモリ量であシ、読み込み画像の一走査分である１ラ
インとは次の関係がある。

１ブロツクメモリ量＝１ラインメモリ量×ＫＫ：１バッ
ファメモリにおけるライン数（解像度ｄｏｔ　／聾で決
まる）第９図（ａ）は、第７図の装置のタイムチャートで、図
中の記号Ａ、Ｂ、Ｘは次の通シである。

Ａ：１ブロツクのデータを符号・復号器１が、画像メモ
リ２にライトする時間。

Ｂ：１ブロツク分の復号処理において、前ラインのデー
タを読み込むのに必要な時間。

Ｘ：符号・復号器１が前ラインを参照して復号処理する
のに必要な時間。

第９図（ｂ）は、第８図の装置のタイムチャートで図中
の記号ａｔ　ｂ、　　ｃの意味は次の通シである。

なお記号又は第９図（ａ）と同じ意味である。

ａ：１ブロツク分のデータを符号・復号器１がバッファ
メモリ５にライトする時間。

ｂ＝１ブロック分の復号処理において、前ラインのデー
タを読み込むのに必要な時間。

Ｃ：バッファメモリ５から画像メモリ２への１ブロツク
転送時間。

ここで、Ａ、　　Ｂに比べａ、　ｂの転送時間が短いの
はＡ、Ｈにおいては、イメージバス３を介しているため
、パス獲得による時間のロスが発生するからである。し
かし第９図で明らかなようにどちらの装置でも、データ
転送時間はほぼ同じである。

発明が解決しようとする課題しかし、かかる構成によると上述のように画像メモリを
直接アクセスする場合と比べ、バッファメモリを介する
場合も転送速度はほとんどかわらず、時間的にみて効率
が悪い。

上述の問題は、以下の理由で生ずる。

すなわち、第７図の回路構成の場合、画像メモリ、すな
わちバスを介した低速メモリを符号・復号器が直接アク
セスするので転送速度が遅い。

また、第８図の回路構成の場合は、バッファメモリとＤ
ＭＡＣを追加して画像データを直接アクセスせずに、１
ブロツク単位でバッファメモリに蓄えてＤＭＡ転送によ
シ、データを転送するものであるがバッファメモリ１個
だと第９図で示したようにあまり効率のよい転送は望め
ない。

本発明の目的は、符号・復号器と画像メモリの間に２個
のバッファメモリを並列に設け、一方のバッファメモリ
にデータを蓄えている間に他方のバックアメモリよシ蓄
えたデータを転送することによシ、メモリ転送を高速に
行う画像データ符号・復号装置を提供することにある。

課題を解決するための手段上記課題を達成するため、符号・復号器と画像メモリと
の間に２個のバッファメモリを並列に設け、一方のバッ
ファメモリがデータを読み込んでいるとき他方のバッフ
ァメモリがデータを書き出すよう制御するようにしたも
のであり、本発明の画像データ符号・復号装置はコード
データの復号および画像データの符号化を行う符号・復
号器と、画像メモリと、該画像メモリと前記符号・復号
器との間に並列に設けられた第１バッファメモリと第２
バッファメモリと、前記第１バクフアメモリと前記符号
・復号器とでデータの授受をしている間は前記第２バッ
ファメモリと前記画像メモリとでデータの授受を行い、
前記第１バクフアメモリと前記画像メモリとでデータの
授受をしている間は前記第２バッファメモリと前記符号
・復号器とでデータの授受を行うよう、制御するバッフ
ァメモリ制御部とを備えたことを特徴とするものである
。

作用符号・復号器よシ画像メモリにデータを転送する場合、
バッファメモリ制御部は、符号・復号器より第１パンフ
アメモリにデータを転送すると共に第２バッファメモリ
に既に蓄えられているデータを画像メモリに転送し、次
に第１バッファメモリに蓄えたデータを画像メモリに転
送すると共に第２バッファメモリには符号・復号器より
データを転送するよう制御する。また、画像メモリより
符号・復号器にデータを転送する場合、バックアメモリ
制御部は、画像メモリより第１バッファメモリにデータ
を転送すると共に第２バッファメモリに既に蓄えられて
いるデータを符号・復号器に転送し、次に第１バッファ
メモリに蓄えられたデータを符号・復号器に転送すると
共に第２バクフアメモリに画像メモリよシデータを転送
する。このように一方のバッファメモリと符号・復号器
のデータの転送と、他方のバッファメモリと画像メモリ
とのデータの転送を重複して行うことができるため、符
号・復号器と画像メモリとの間の高速データ転送が可能
となる。

実施例以下、本発明の一実施例を第１図〜第６図を用いて説明
する。

第１図は本実施例の概略構成を示すブロック図である。

１はコードデータを復号化し、画像データを符号化する
符号・復号器、２は画像メモリ、３はイメージバス、４
は画像メモリ２の画像データをＤＭＡ転送を行うための
ＤＭＡ　（Ｄｉｒｅｃｔ　Ｍｅｍｏｒｙ　　Ａｃｃｅｓ
ｓ　）コントローラ、５はバッファメモリで５０と５１
の２個よシなシ符号・復号器１と画像メモリ２とのデー
タを一旦スドアした後転送する。６はバックアメモリ制
御部で、符号・復号器１からのアドレスをバッファメモ
リ５０と５１に選択して転送するセレクタ６０とセレク
タ６１、バックアメモリ５０．５１にセレクタ６０．６
１を介してアドレスを指示するアドレス発生カウンタ６
２、符号°復号器１とバッファメモリ５０間のゲートと
なるドライバ・レシーバ６３．符号・復号器１とバック
アメモリ５１間のゲートとなるドライバ・レシーバ６４
、バッファメモリ５０と画像メモリ２間のケートとなる
ドライバ・レシーバ６５、バッファメモリ５１と画像メ
モリ２間のゲートとなるドライバ・レシーバ６６、ドラ
イバ・レシーバ６３〜６６を制御するゲート制御回路６
７、データの転送方向を示す信号をランチして、ドライ
バ・レシーバ６５　、６６に伝える信号ラッチ回路６８
を備えている。

次に動作を第２図〜第６図を用いて説明する。

本装置の制御はどちらのバッファメモリ５０．５１にデ
ータを転送するか、およびデータの転送方向は符号・復
号器１から画像メモリ２へかまたはその逆方向かがポイ
ントとなる。

第２図はドライバ・レシーバの制御を示すブロック図で
ある。同図中点線はデータの流れを示し、実線は制御の
流れを示す。ゲート制御回路６７からは＊ＤＩＣＯ，本
ＤＩＣＩ、　　本ＷＭＯ，＊ＷＭ１の４信号が出力され
る。それぞれ信号が、アクティブになったとき、ドライ
バ・レシーバ６３〜６６のゲートが開きデータが流れる
。各ドライバ・レシーバ６３〜６６ハドライバ・レシー
バ６３のゲートが開いている時には、ドライバ・レシー
バ６６が開き、ドライバ・レシーバ６４が開いている時
にはドライバ・レシーバ６５が開くようにして対角上の
ドライバ・レシーバが連動するようにゲート制御回路６
７により切換え制御される。

この切換え制御によって、メモリが効率よく転送される
。また、データ転送の方向は、符号・復号器１から出力
される申ＤＩＣＷＲ信号と、外部よシ入力されて信号ラ
ンチ回路６８から出力される＊ＢＣ信号により制御され
る。

＊ＤＩ　ＣＷＲがアクティブの時メモリをライト、ノン
アクティブの時メモリをリードする。

侍号・復号器１がメモリライトするとは、復号化データ
をバッファメモリ５０．５１に転送することを意味し、
メモリリードするとは、符号化データを符号・復号器１
に取シ込む時と、符号・復号処理するのに前ラインを読
み込む時である。

また、ネＢＣ信号がアクティブの時データは、画像メモ
リ２からバッファメモリ５０．５１に向かう。（データ
圧縮時を意味する。）ノンアクティブの時、データは、
バックアメモリから、画像メモリに向かう。（データ伸
長時を意味する。）なおゲート制御回路６８は第１図に
示したセレクタロ０，６１と同一指令によシ連動する。

セレクタ６０．６１は符号・復号器１．アドレス発生カ
ウンタ６２からのアドレスをそれぞれノくラフアメモリ
５０．５１に選択して転送するものである。

アドレス発生カウンタ６２は、画像メモリ２とノ（ッフ
ァメモ’Ｊ５０，５１のデータをＤＭＡ転送する場合、
１サイクルで行うために設けられたものである。第１図
を用いて具体的に説明すると、画像メモリ２がバッファ
メモリ５０にデータを転送する際、アドレス発生カウン
タ６２がない場合、まずＤＭＡＣ４が画像メモリ２のデ
ータを読み込むためにアドレスを出力する。次に）くラ
フアメモリ５０にその値をライトするためにアドレスを
出力する、この動作を行うためにリード、ライトの２サ
イクルが必要となる。アドレス発生カウンタ６２を用い
ると画像メモリ２のアドレス発生はＤＭＡＣ４が行い、
バッファメモリ５０のアドレス発生はアドレス発生カウ
ンタ６２が行うのでリード、ライトの動作を１サイクル
で同時にできる。

次に、実際のデータの流れについて説明する。

第３図に、伸長時におけるデータの流れを示す。

まず、コードデータが符号・復号器１に入力され、それ
がイメージデータに変換され、はじめの１ブロツクがバ
ッファメモリ５０に転送される。バッファメモリ５０に
１ブロツク分の転送が終了すると、２ブロツク目がバッ
クアメモリ５１に転送される。

それと同時にバッファメモリ５０に格納されていた１ブ
ロツク目が画像メモリ２に転送される。続いて３ブロッ
ク目が、空になったバッファメモリ５０に転送され、同
時にバックアメモリ５１に格納された２ブロツク目のメ
モリが画像メモリ２に転送される。

以上のように、２つのバッファメモ！Ｊ　５０．５１を
交互に切換えて１ブロツクづつメモリ転送を行う。

第４図は、伸長時５ブロックのデータを転送する場合に
かかる時間を従来例（ａ）（第９図参照）本実施例（ｂ
）（第１，２図参照）との比較を示す。

第３図、第４図（ｂ）の記号Ａ、　　Ｂ、　Ｘ、　　ａ
の意味は次の通シである。第４図（ａ）の記号の説明は
、従来の技術の項での説明と同じである。

実線Ａ：１ブロックライト時間。符号・復号器１からバ
ッファメモリ５０へのデータ転送に使われる時間。

実線Ｂ：１ブロックリード時間。バックアメモリ５０ヘ
データを転送するために必要な前ラインの符号・復号器
の読み込み時間。

点線Ａ：１ブロックライト時間。符号・復号器１からバ
ッファメモリ５１へのデータ転送に使われる時間。

点線Ｂ：バックァメモリ５１ヘデータを転送するために
必要な前ラインの符号・復号器の読み込み時間。

Ｘ　　：１ブロツクをバッファメモリ５０．５１に転送
するときに必要な復号処理時間。

点線ａ：バッファメモリ５０から画像メモリ２へのデー
タ１ブロツク転送時間。

実線ａ：バックァメモリ５１から画像メモリ２へのデー
タ１ブロツク転送時間。

以上、５ブロツク分の転送時間を従来の技術と比較する
と、第４図に示すように時間短縮がなされる。

次に圧縮時のデータの転送を第５図、第６図によシ説明
する。第５図は圧縮時におけるデータの流れを示す。

まず、画像メモリ２に格納されている生画像データヲハ
ッファメモリ５０に転送する。バックアメモリ５０に１
ブロツク分の転送が終了すると、２フロツク目がバック
アメモリ５１に転送される。それと同時にバッファメモ
リ５０に格納されていた１ブロツク目が符号・復号器１
に転送され符号処理されコードデータを生成する。

続いて、空になった３ブロツク目がバッファメモリ５０
に転送され同時にバッファメモリ５１に格納された２ブ
ロツク目が符号・復号器１に転送される。この動作の繰
シ返しで処理される。

第６図は、圧縮時の５ブロツク分のデータを転送すると
きの処理時間を従来例と本実施例とで比較した結果を示
す。第５図、第６図（ｂ）に記載された記号ａ’、　Ａ
’、　Ｂ’、　ｘ’　の意味は次の通シである。

実１１ａ’　　：　１ブロツクライト時間。画像メモリ
２からバッファメモリ５１へ１ブロツク分のデータを転
送するのに必要な時間。

点線ａ’：１７″ロックライト時間。画像メモ１ノ２か
らバッファメモリ５０へ１ブロツク分のデータを転送す
るのに必要な時間。

実線Ａ′：１ブロックリード時間。バッファメモリ５０
から符号・復号器１への１ブロツク分のデータを転送す
るのに必要な時間。

点線Ａ′：１ブロックリード時間。バッファメモリ５１
から符号・復号器１への１ブロツク分のデータを転送す
るのに必要な時間。

実線Ｂ′：バッファメモリ５０から符号・復号器１ヘデ
ータを転送するのに必要な１ブロツク分の前ライン参照時間。

点線Ｂ′：バッファメモリ５１から符号・復号器１ヘデ
ータを転送するのに必要な１ブロツク分の前ライン参照時。

Ｘ′：符号・復号器１が１ブロツク分のデータを読み込
んで符号化するのに必要な符号処理時間。

第６図（ａ）に記載された記号ａ　／　、　ｂ／　、　
ｃ／　、　Ｘ／の意味は次の通りである。

ａ′＝１ブロックリード時間。バッファメモリ５から符
号・復号器１へ１ブロツクのデータを転送するのに必要
な時間。

ｂ′：１ブロツクリ一ド時間。前ライン参照時間ｃ′＝
１ブロックライト時間。画像メモリ２からバッファメモ
リ５へＩプロツクのデータを転送するのに必要な時間。

第６図よシ明らかなように圧縮時も伸長時と同様に従来
例に比べてデータ転送時間が短縮されている。

発明の効果以上の説明から明らかなように、本発明は、符号・復号
器と画像メモリとの間に並列に２個をバッファメモリを
設け、交互に読出し書込を行うことによシ符号・復号器
と画像メモリとの双方向のデータ転送を高速に行うとい
う効果を有する。

【図面の簡単な説明】第１図は、本発明の一実施例の構成を示すブロック図、
第２図はドライバ・レシーバの制御を示すブロック図、
第３図は伸長時のデータの流れを示す図、第４図は伸長
時のデータ転送を示すタイムチャート、第５図は圧縮時
のデータの流れを示す図、第６図は圧縮時のデータ転送
を示すタイムチャート、第７図、第８図は従来例を示す
ブロック図、第９図は第７図、第８図に示す従来装置の
伸長時のデータ転送を示すタイムチャートである。１・・・符号・復号器、２・・・画像メモリ、３・・・
イメージハス、４・・・ＤＭＡコントロー？、５０．５
１・・・バッファメモリ、６・・・バッファメモリ制御
１．６０゜６１・・・セレクタ、６２・・・アドレス発
生カウンタ、６３〜６６・・・ドライバ・レシーバ、６
７・・・ゲート制御回路、６８・・・信号ランチ回路。代理人の氏名　弁理士　粟野重孝　ほか１名菓図嬌−−アドレス一−一−テ―り（ヌヌ方向）一一一　イ言七う“ 第図第図月間レ− 第図第図アドレス

Claims

【特許請求の範囲】

コードデータの復号および画像データの符号化を行う符
号・復号器と、画像メモリと、該画像メモリと前記符号
・復号器との間に並列に設けられた第１バッファメモリ
と第２バッファメモリと、前記第１バッファメモリと前
記符号・復号器とでデータの授受をしている間は前記第
２バッファメモリと前記画像メモリとでデータの授受を
行い、前記第１バッファメモリと前記画像メモリとでデ
ータの授受をしている間は前記第２バッファメモリと前
記符号・復号器とでデータの授受を行うよう、制御する
バッファメモリ制御部とを備えたことを特徴とする画像
データ符号・復号装置。