JPS63245177A - ランレングス符号復号装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明はランレングス符号データを復号するためのラ
ンレングス符号復号装置に関する。

（従来の技術） 一般に、ビデオテックスシステムで伝送される図形ノ母
ターンやファクシミリシステムで伝送される画像ツヤタ
ーンは、水平走査線上の′″Ｏ’　、　＠１″のデジタ
ルデータの配列によって表現されるようになりている。

ところで、このようなノダターンデータをそのまま伝送
すると、伝送すべきデータ量が多くな沙、伝送時間の遅
延等の問題を招いてしまう。

そこで、上述したようなデータ通信システムにおいては
、一般に、データを符号化することＫよリ、データを圧
縮して送るようになっている。このよりなデータ符号化
方式として、例えばモディファイドハフマンランレング
ス符号Ｃ以下、Ｍ、Ｈランレングス符号と記す）化方式
がある。

Ｍ、Ｈランレングス符号は、データ＠０＃が連続するビ
ットの数を示す０ランの符号データと、データ″１”が
連続するビットの数を示す１ランの符号データとを有す
る（以下、上記連続ビット数のことをレングス長と記す
）。また、各０ランのランレングス符号データと１ラン
のランレングス符号データは、ターミネート符号データ
トメイクアッグ符号データとを有する。前者は、次表１
．２に示すように、０〜３１までのレングス長を示し、
後者は、３２，６４，９６．・・・というように３２の
整数倍のレングス長を示す。

表　　　　　１ 表　　　　２ Ｍ、Ｈランレングス符号テーブル（１ラン）パターンデ
ータのレングス長は、ターミネート符号データとメイク
アップ符号データとを岨み合わせることによって表現さ
れる。との場合、ターミネート符号データが示すレング
ス長をＴ、メイクアップ符号データが示すレングス長を
Ｍとすると、全体のレングス長Ｘは、 Ｘ−Ｔ＋３２Ｍ 但し、Ｍ＝１．２，３．・・・ と表わされる。なお、レングス長Ｘが３２未満の場合は
、ターミネート符号データのみが伝送され、メイクアッ
プ符号データは伝送されない。一方、３２以上の場合は
、まず、メイクアップ符号データが伝送され、その後に
ターミネート符号データが伝送される。また、Ｏランの
Ｍ、Ｈランレングス符号データと１ランのＭ、Ｈランゲ
ス符号データとでは、最初にθランのＭ、Ｈランレング
ス符号データが伝送され、その後は、１ランのＭ、Ｈラ
ンレングス符号データとＯランのＭ、Ｈランレングス符
号データとがこの順序で交互に伝送される。そして、デ
ータ伝送の終りには、ＥＯＬデータが送られ、その後に
、Ｒｅ５ｅｒマ・ｄ　データが送られる。

以上Ｍ、Ｈランレングス符号化方式の概略を説明したが
、この符号化方式では、表１．２から明らかな如く、各
ランレングス符号データのビット長が同一ではなく、２
〜８ビツトの範囲で適宜設定されている。そして、この
ように、ビット長が異なるＭ、Ｈランレングス符号デー
タは、何らデータ間を区切られることなく、複数連続し
て送られる。

したがって、受信側では、Ｍ、Ｈランレングス符号デー
タの受信出力からパターンデータのレングス長を検出す
る前に、受信出力を各Ｍ、Ｈランレングス符号データに
分ける必要がある。

このＭ、Ｈランレングス符号データの受信出力を各Ｍ、
Ｈランレングス符号データに分けるのに、従来は、受信
データの先頭ビットから１ビツトずつＭ、Ｈランレング
ス符号データを検出するための判定を行なりていた。

しかし、このように１ビツトずつ判定を行なう構成では
、１つのＭ、Ｈランレングス符号データを検出するのに
、最高で１６回の判定を行なう必要が爲るため（１つの
Ｍ、Ｈランレングス符号データが８ビツトのターミネー
ト符号データと８ビツトのメイクアッグ符号データとか
ら成る場合）、符号化による圧縮により、高速で送られ
てくるパターンデータをリアルタイムで復号することが
できない。

この問題を解決できるものとして、特開昭６１−２３０
５２５号に開示されているモディファイドハフマン符号
変換装置がある。この装置は、予じめＭ、Ｈランレング
ス符号データが示すレングス長のデータと、この符号デ
ータのビット長を示すデータと１＆：ＲＯＭの別々のア
ドレスに格納しておき、これらをＭ、Ｈランレングス符
号データの受信出力から得たアドレスデータに従って読
み出すようにしたものである。

このような構成によれば、受信データからＭ、Ｈランレ
ングス符号データを１つずつ検出する処理を特に必要と
しないので、１ビット単位のデータ判定によってＭ、Ｈ
ランレングス符号データを検出する構成に比べ、受信デ
ータの復号時間を大幅に短縮することができる。しかし
、それでも、この構成の場合、１つのＭ、Ｈランレング
ス符号データを復号するのに、メモリを２度アクセスす
る必要があるので、データ伝送速度が早い場合、やはり
、リアルタイムの復号処理を行なうことができなくなる
場合がある。

（発明が解決しようとする問題点） 以上述べたように、Ｍ、Ｈランレングス符号データの復
号速度を高めるために、予じめメモリにレングス長デー
タとビット長データを格納しておくようにした従来の装
置においては、１つのＭ、Ｈランレングス符号データを
復号するのに、メモリを２度アクセスする必要があるた
め、データ伝送速度が早い場合、リアルタイムの復号処
理を行なうことができない場合があるという問題があっ
た。

そこでこの発明は、データ伝送速度が早くても、リアル
タイムの復号処理を実現することができるランレングス
符号復号装置を提供することを目的とする。

［発明の構成コ （問題点を解決するための手段） 上記目的を達成するためにこの発明は、ランレングス符
号データが示すノ臂ターンデータのレングス長データと
ランレングス符号データのビット長データとをメモリの
１つのアドレスに格納し、これらをランレングス符号デ
ータの受信出力をアドレスデータとして同時に読み出す
ように構成したものである。

（作用） 上記構成によれば、１つのランレングス符号データのレ
ングス長データとビット長データとを読み出すのに、メ
モリを１回アクセスすればよいので、ランレングス符号
データの復号時間の大幅な短縮を図ることができる。

（実施例） 以下、図面を参照してこの発明の一実施例を詳細に説明
する。

第１図はこの発明の一実施例の構成を示すブロック図で
ある。

第１図において、１１はメイクアップ符号データのビッ
ト長を示すデータとこの符号データが示すノーターンデ
ータのレングス長を示すデータとを格納するメイクアッ
プ符号メモリである。１２はターミネート符号データの
ビット長を示すデータとこの符号データが示すパターン
データのレングス長を示すデータとを格納するターミネ
ート符号メモリである。これらメモリ１１．１２は例え
ばＲＯＭによって構成されている。

ここで、第１図の全体的な構成の説明に入る前に、まず
、メモリ１１．１２に格納されるデータの構成を説明す
る。

各Ｍ、Ｈランレングス符号データに対応してメモリ１１
あるいはメモリ１２に格納されるビット長データとレン
グス長データとは、第２図に示すように、合わせて８ビ
ツトのデータとして１つのアドレスに格納されている。

ここで、ビット長データは上位３ビツトを使りて表わさ
れ、レングス長データは下位５ビットヲ使って表わされ
る。なお、Ｍ、Ｈランレングス符号データのビット長は
、先の表１，２から明らかなように、２〜８ビツトの長
さに設定されている。したがって、上記ビット長を表わ
すには、実際には４ビツトのデータが必要となる。そこ
で、この実施例では、８から実際のビット長を引いた値
即ち（０〜６）を格納用のビット長とすることにより、
ビット長を３ビツトで表わせるようにしている。これに
より、ビット長データとレングス長データとを合わせた
データのビット数を通常のＲＯＭで扱うことが可能なデ
ータのビット数８に合わせることができる。

上記のようにして１つのアドレスに格納されているビッ
ト長データとレングス長データとは、詳細は後述するが
Ｍ、Ｈランレングス符号データの受信出力８ビット分を
アドレスデータとして同時読み出される。ことで、メモ
リ１１．１２に格納されるデータについて、次表３〜６
を用いて説明する。

表３はメイクアップ符号メモリ１１に格納されているデ
ータのりち、Ｏランのメイクアップ符号データに対応す
る格納データを示し、表４は、ターミネート符号メモリ
１２に格納されているデータのうち、０ランのメイクア
ップ符号データに対応する格納データを示す。表５はメ
イクアップ符号メモリ１２に格納されているデータのう
ち、１ランのメイクアップ符号データに対応する格納デ
ータを示し、表６はターミネート符号メモリ１２に格納
されているデータのうち、１ランのターミネート符号デ
ータに対応する格納データを示す。

なお、各メモリ１１．１２において、０ランのデータの
１ランのデータとは別の領域に格納されている。

上記表３〜６Ｆｉ、、受信したＭ、Ｈランレングス符号
データを８ビツトのアドレスデータの上位ビットに設定
することにより、下位ビットがどのようなデータであろ
うと、目的のデータを読み出せるようになっている。

例えば、Ｏランの１は先の表１に示す如く、ターミネー
ト符号データで＠０１００″′と表わされる。これをタ
ーミネート符号メモリ１２の格納データで表わすと、ビ
ット長ｒ−夕が８から４を引いた１″１００″ｍであり
、レングス長データが”００００１”であるから＠１０
０００００１”　（８１Ｈ）となる。そこで、このデー
タを表３に示すように、＠０１００　Ｌ）０００”　（
４０Ｈ）から＠０１００１１１１”（４ＦＨ）までのア
ドレスに格納すれば、ターミネート符号データ＠ｏｉｏ
ｏ”を８ビツトのアドレスデータの上位４ビツトに設定
することによ抄、下位４ビツトのデータに関係なく、デ
ータ＠１００００００１″（８１）Ｉ）を読み出すこと
ができる。

これにより、ターミネート符号データのピット長が４で
あること及びレングス長が１であることを知ることがで
きる。

もう１つ例を示すと、１ランの１は、先の表２から明ら
かなように、ターミネート符号データで’０１”と表わ
される。これをターミネート符号メモリ１２の格納デー
タで表わすど、ビット長データが８から２１＆：引いた
＠１１０”であり、レングス長データカ＠００００１ｍ
テアルカラ、”１１０００００１”（ＣＩ　Ｈ）となる
。そこで、このデータを表５に示すように、＠０１００
００００″（４０Ｈ）から”０１１１１１１１”（７Ｆ
Ｈ）までのアドレスに格納すると、ターミネート符号デ
ータ”Ｏ１’１に８ビツトのアドレスデータの上位２ビ
ツトに設定すること罠より、下位６ビツトのデータに関
係なく、データ＠１１０００００１’　（ＣＩ　Ｈ）を
読み出すととができる。これによ抄、ビット長が２、レ
ングス長が１であることを知ることができる。

以上メモＩ７１１　、１２に格納されるデータ構成を説
明したが、次に第１図に示す装置の全体的な構成を説明
する。

第１図において、１３はマイクロプロセッサである。こ
のマイクロプロセッサ１３は、Ｍ、Ｈランレングス符号
データの受信出力からメモリ１１゜１２のアドレスデー
タを作る処理、このアドレスデータに従ってメモリ１１
．１２からデータを読み出す処理等を行なう。なお、マ
イクロプロセッサ１３で作られたメモリ１１．１２のア
ドレスデータは、データバス１４を介してメモリ１１．
１２のアドレス入力端子に与えられる。

１５．１６はそれぞれメモＩ）１１．１２の読出しデー
タをラッチするラッチ回路である。１７〜１９は、メモ
リ１１．１２の読出し出力をマイクロプロセッサ１３に
取り込む際のダート回路を成すバッファである。２０は
マイクロプロセッサ１３から書込み信号（ＩＯｗ）が出
力されると、このマイクロプロセッサ１３からアドレス
バス２１１ｔ介して与えられるアドレスデータをデコー
ドするデコーダである。２２．２３はそれぞれデコーダ
２０のデコード出力からラッチ回路１５．１６のラッチ
パルスを作るアンド回路である。２４は、マイクロプロ
セッサ１３から読出し信号（ＩＯＲ）が与えられると、
このマイクロプロセッサ１３からアドレスバス２１を介
して与えられるアドレスデータをデコードし、バッファ
１７〜１９のｒ−）ノぐルスを作るデコーダである。２
５は、メイクアッグ符号メモリ１ノの読出し出力が特定
の値のとき、ラッチ回路１５のクリア／４’ルスを出力
するナンド回路である。

上記構成において動作を説明する。

（１）　　まず、メイクアラ！符号データとターミネー
ト符号データとが連続して送られてくる場合の動作を説
明する。

ｉイクロプロセッサ１３はＭ、Ｈランレングス符号デー
タの受信出力を内部のシフトレジスタに格納する。そし
て、この格納データの上位８ビット分をアドレスデータ
としてアドレスバス１４に出力する。そして、このアド
レスデータに従ってメイクアッグメモリ１１から読み出
されたデータをラッチ回路１５にラッチする。なお、ア
ドレスデータは、０ランと１ランの領域を指定するだめ
のビットを含むため、実際は９ビツトのデータとなりて
いる。

この後、マイクロプロセッサ１３は、バッファ１８のｒ
−トを開き、ラッチ回路１５のラッチデータを読み込む
。そして、この読み込んだデータからランレングス符号
データのビット長を判定する。そして１判定したビット
要分だけ、シフトレジスタに格納されているデータをＭ
ＳＢ側にシフトする。この後、このシフト後のデータの
上位８ビット分？アドレスデータとしてアドレスバス１
４に出力する。そして、このアドレスデータによって指
定されるターミネートメモリ１２のアドレスから読み出
されたデータをラッチ回路１６にラッチする。との後、
マイクロプロセッサ１３は、バッファ１９のｆｆ−）を
開き、ラッチ回路１６のラッテデータを取抄込む、そし
て、この取り込んだデータからターζネート符号データ
のビット長を判定し、そのビット要分だけシフトレジス
タの格納データをＭＳＢ側にシフトする。以下、同様に
、マイクロプロセッサ１３はアドレスバス１４にアドレ
スデータを出力し、データの読み込みを行なう。

ところで、マイクロプロセッサ１３は、ターミネート符
号メモリ１２の読出しデータをラッチ回路１６にラッチ
すると、これをバッファ１９を通して読み込む他に、バ
ッファ１１のｒ−）を開き、ラッチ回路Ｉｓ、１６のラ
ッチデータを読み込む、この場合、マイクロプロセッサ
１３は、いずれのラッテデータに対してもその下位５ビ
ツト分だけを読み込む。しかもこの場合、ラッチ回路１
５のラッチデータの下位５ビツトを上位ビットに、ラッ
チ回路１６のラッチデータの下位５ビツトを下位ビット
にというように、２つの５ビツトのデータを１０ビツト
に組み合わせて読み込む。したがって、この読込みデー
タは、そのままレングス長を示すことになり、マイクロ
プロセッサ１３は、　Ｍ、Ｈランレングス符号データを
復号するのに、何ら複雑なデータ処理を行なう必要がな
い。

（２）次に、ターミネート符号データのみが送ら九てく
る場合の動Ｐｌ：ｆ：説明する。

この場合、メイクアップメモリ１１からはデータＦＦヨ
が読み出される。これにより、ナンド回路２５の出力が
１となり、ラッチ回路１５がクリアされる。これにより
、マイクロプロセッサ１３にはバッファ１８を介してオ
ールｌＩＯ”のデータが読み込まれることになる。マイ
クロプロセッサ１３は、このオール″′Ｏ”のデータを
読み込んだとき、シフトレジスタのデータシフト処理を
行なうことなく、ターミネート符号メモ１２の読出しデ
ータをラッチ回路１６にラッチする。そして、このラッ
チデータ？バッファ１９を通して読み込むとともに、ラ
ッチ回路１５゜１６のラッチデータの下位５ビツトをバ
ッファ１７を介して読み込む。

（３）最後にデータの終りを示すＥＯＬ符号データが送
られてくる場合の動作を説明する。

この場合、メイクアップ符号メモリ１１からＥＯＬ符号
データのビット長とＥＯＬ符号を示すデータが読み出さ
れる。マイクロプロセッサ１３はこのデータをバッフ１
１ｓｔ−通して読み込むと復号処理を終了させる。

以上述べたようにこの実施例は、各Ｍ、Ｈランレングス
符号データのビット長データとレングス長データとを１
つのアドレスに格納し、これらをＭ、Ｈランレングス符
号データの受信出力をアドレスデータとして同時に読み
出すようにしたものである。したがって、この実施例は
、レングス長データとビット長データを読み出すのに、
メモリ１１あるいはメモリ１２を１回アクセスするだけ
でよいので、　Ｍ、Ｈランレングス符号データの復号時
間を大幅に短縮することができる。

さらに、この実施例では、ビット長データとレングス長
データとの組合せデータのビット長を８ビツトとしてい
るので、ビット長データのビット長ｔ−８ビツト、レン
グス長データのビット長を８ビツトとしている上述した
特開昭６１−２３０２５号に開示されている装置に比べ
、使用するメモリ容量が約半分で済む。

また、この実施例では、マイクロプロセッサ１３がレン
グス長データを読み込むのに、ラッチ回路１５の２ツチ
データの下位５ビツトを上位ビットとし、ラッチ回路１
６の下位５ビツトを下位ビットとして読み込むようにな
っている。したがって、読み込んだデータがそのままレ
ングス長を示し、！イクロプロセッサ１３はＭ、Ｈラン
レングス符号データを復号するのに、特に複雑なデータ
処理を行なう必要かない。

以上この発明の一実施例を詳細に説明したが、この発明
はこのような実施例に限定されるものではない。

例えば、先の実施例はビット長データとレングス長デー
タとの組合せデータを８ビツトとする場合を説明したが
、これ以外のビット長く設定してもよいことは勿論であ
る。

この他にも本発明の要旨を逸脱しない範囲で種種様々変
形実施可能なことは勿論である。

［発明の効果］ 以上述べたようにこの発明によれば、フンレングス符号
データを復号するに際し、データ伝送速度が早くても、
リアルタイムの復号処理を実現することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示すブロック図、
第２図は第１図に示すメモリに格納されるデータの構成
を示す図である。 １１・・・メイクアップ符号メモリ、１２・・・ターミ
ネート符号メモリ、１３・・・マイクロプロセッサ、１
４・・・データバス、１５．１６・・・ラッチ回路、１
７〜１９・・・バッファ、２０．２４・・・デコーダ、
２１・・・アドレスバス、２２．２３・・・アンド回路
、２５・・・ナンド回路。 出願人代理人　　弁理士　鈴　江　武　彦第２図

Claims (1)

1. 【特許請求の範囲】 各ランレングス符号データのビット長を示すデータとこ
   のランレングス符号データが示すレングス長を示すデー
   タとを１つのアドレスに格納する記憶手段と、 上記ランレングス符号データの受信出力を保持するとと
   もに、この保持データをシフト可能なデータ保持手段と
   、 このデータ保持手段に保持されているデータの所定ビッ
   ト分のデータをアドレスデータとして上記記憶手段から
   格納データを読み出すデータ読出し手段と、 このデータ読出し手段に含まれる上記ビット長を示すデ
   ータに従って上記データ保持手段に保持されているデー
   タをシフトするデータシフト手段と、 上記データ読出し手段に含まれる上記レングス長を示す
   データに従って上記ランレングス符号データを復号出力
   を得る復号手段と、 を具備したことを特徴とするランレングス符号復号装置
   。