JPS6058628B2 - フアクシミリ信号符号化方式 - Google Patents
フアクシミリ信号符号化方式Info
- Publication number
- JPS6058628B2 JPS6058628B2 JP52107440A JP10744077A JPS6058628B2 JP S6058628 B2 JPS6058628 B2 JP S6058628B2 JP 52107440 A JP52107440 A JP 52107440A JP 10744077 A JP10744077 A JP 10744077A JP S6058628 B2 JPS6058628 B2 JP S6058628B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- encoding
- redundancy
- image signals
- multiplexer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Facsimiles In General (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Description
【発明の詳細な説明】
この発明は冗長度抑圧符号化を使用して複数のファクシ
ミリ信号を同時に符号化する方式に関するものである。
ミリ信号を同時に符号化する方式に関するものである。
従来のこの種のファクシミリ信号符号化方式は入力バッ
ファメモリからの画信号の読出しを１ビットずつ行つて
いたので符号化回路への画信号の入力に要する時間が符
号化処理時間の大部分を占め符号化処理能力が小さく、
同時に処理できる回線数も少ないという欠点があつた。
この発明はこの欠点を除去するため入力バッファメモリ
からの画信号読出しを１ビットずつでなく並列にｎビッ
ト（ｎは２以上の整数）ずつ行うようにしたもので以下
図面について詳細に説明する。図において複数のファク
シミリ端末機１、〜１にから発生する画信号は交換機１
１を経て復調器およびＡ／Ｄ変換器２１〜２にでそれぞ
れ２値ディジタル信号に変換され、画信号の１走査線ご
とにそれぞれの回線に対応した入力バッファメモリであ
るラインメモリ３１〜３にに記憶される。
ファメモリからの画信号の読出しを１ビットずつ行つて
いたので符号化回路への画信号の入力に要する時間が符
号化処理時間の大部分を占め符号化処理能力が小さく、
同時に処理できる回線数も少ないという欠点があつた。
この発明はこの欠点を除去するため入力バッファメモリ
からの画信号読出しを１ビットずつでなく並列にｎビッ
ト（ｎは２以上の整数）ずつ行うようにしたもので以下
図面について詳細に説明する。図において複数のファク
シミリ端末機１、〜１にから発生する画信号は交換機１
１を経て復調器およびＡ／Ｄ変換器２１〜２にでそれぞ
れ２値ディジタル信号に変換され、画信号の１走査線ご
とにそれぞれの回線に対応した入力バッファメモリであ
るラインメモリ３１〜３にに記憶される。
これ等ラインメモリ３、〜３にはそれぞれ２走査線分の
画信号を記憶でき、その各走査線分の記憶部分は交互に
書込み、読出し用として使用される。ラインメモリ３１
〜３にに記憶された画信号はマルチプレクサ１２により
１回線が選択されてｎビット（ｎは２以上の整数）すつ
並列に冗長度抑圧Ｉ符号化回路６に送り込まれる。１走
査線分の画信号送り込みが終われば、回線の切換えが行
われ順次冗長度抑圧符号化回路１３に送り込まれる。
画信号を記憶でき、その各走査線分の記憶部分は交互に
書込み、読出し用として使用される。ラインメモリ３１
〜３にに記憶された画信号はマルチプレクサ１２により
１回線が選択されてｎビット（ｎは２以上の整数）すつ
並列に冗長度抑圧Ｉ符号化回路６に送り込まれる。１走
査線分の画信号送り込みが終われば、回線の切換えが行
われ順次冗長度抑圧符号化回路１３に送り込まれる。
冗長度抑圧符号化回路１３では送り込まれた画信号の冗
長度抑圧符号化が行われる。この冗長度・抑圧符号化回
路１３として例えばランレングス符号化回路が考えられ
るが、ランレングス符号化は２値符号の゜゜１゛又は“
゜０゛が連続する場合にその符号と連続した数を示す符
号とで符号化するものであり、その処理時間は信号の入
出力に要する時間に比して無視できる程速い。また並列
にｎビットの画信号を入力しても、例えばこれで読出専
用メモリを読出し、その“１゛，゜゜０゛の連続数とそ
の符号とを一度に出力するように同時処理することが容
易に可能となり、その結果入力時間がｎ分の１に減少さ
れる。冗長度抑圧符号化回路１３で符号化された信号は
デマルチプレクサ１４でそれぞれの回線に対応する出力
バッファメモリ４１〜４，に記憶される。
長度抑圧符号化が行われる。この冗長度・抑圧符号化回
路１３として例えばランレングス符号化回路が考えられ
るが、ランレングス符号化は２値符号の゜゜１゛又は“
゜０゛が連続する場合にその符号と連続した数を示す符
号とで符号化するものであり、その処理時間は信号の入
出力に要する時間に比して無視できる程速い。また並列
にｎビットの画信号を入力しても、例えばこれで読出専
用メモリを読出し、その“１゛，゜゜０゛の連続数とそ
の符号とを一度に出力するように同時処理することが容
易に可能となり、その結果入力時間がｎ分の１に減少さ
れる。冗長度抑圧符号化回路１３で符号化された信号は
デマルチプレクサ１４でそれぞれの回線に対応する出力
バッファメモリ４１〜４，に記憶される。
出力バッファメモリ４１〜４ｋに記憶された符号化信号
はその後記憶装置１５に転送される。記憶装置１５には
各回線の１画面分ずつが番地わけして記憶され、その符
号化信号は直接あるいはディジタル回線を通じて他の記
憶装置に転送され、そこから復号器でもとの画信号に変
換されて交換機を経てファクシミリ端末機に伝送される
。制御装置１６はこの間の各装置の起動、終了の指令、
マルチプレクサ１２、デマルチプレクサ１４における回
線選択の指令等を行う。ラインメモリ３１〜４ｋの替り
にもつと容量の少ないバッファメモリを置き、回線の切
替を走査線単位でなくｎビット単位で行い１回の読込み
のたびに回線を切替えるような場合にでもこの発明方式
を適用することができる。
はその後記憶装置１５に転送される。記憶装置１５には
各回線の１画面分ずつが番地わけして記憶され、その符
号化信号は直接あるいはディジタル回線を通じて他の記
憶装置に転送され、そこから復号器でもとの画信号に変
換されて交換機を経てファクシミリ端末機に伝送される
。制御装置１６はこの間の各装置の起動、終了の指令、
マルチプレクサ１２、デマルチプレクサ１４における回
線選択の指令等を行う。ラインメモリ３１〜４ｋの替り
にもつと容量の少ないバッファメモリを置き、回線の切
替を走査線単位でなくｎビット単位で行い１回の読込み
のたびに回線を切替えるような場合にでもこの発明方式
を適用することができる。
この場合は冗長度抑圧符号化回路１３に各回線に対応し
たそれまでの符号化の状態を記憶するメモリを内蔵し、
新たなｎビットが入力されるごとにその状態を対応する
それまでの符号に加算符号化する。さらに符号化信号を
記憶する際にデマルチプレクサ１牡複数の出力バッファ
メモリ４１〜４ｋを持たずに共通のバッファメモリを介
して記憶装置１５に取込む場合についてもその発明方式
を適用できる。また前記実施例では一次元符号化をとり
あげたが、２次元逐次あるいは２次元一括符号化を行う
場合でも同様にこの発明方式を適用できる。以上説明し
たようにこの発明のファクシミリ信号符号化方式によれ
ば入力バッファメモリから冗長度抑圧符号器に画信号を
ｎビットずつ並列に転送しているので、処理時間の大部
分を占めている入力転送時間を同じクロック周波数を用
いてｎ分の１に減少することができ、それにより１回線
についての処理時間が大幅に減少する。
たそれまでの符号化の状態を記憶するメモリを内蔵し、
新たなｎビットが入力されるごとにその状態を対応する
それまでの符号に加算符号化する。さらに符号化信号を
記憶する際にデマルチプレクサ１牡複数の出力バッファ
メモリ４１〜４ｋを持たずに共通のバッファメモリを介
して記憶装置１５に取込む場合についてもその発明方式
を適用できる。また前記実施例では一次元符号化をとり
あげたが、２次元逐次あるいは２次元一括符号化を行う
場合でも同様にこの発明方式を適用できる。以上説明し
たようにこの発明のファクシミリ信号符号化方式によれ
ば入力バッファメモリから冗長度抑圧符号器に画信号を
ｎビットずつ並列に転送しているので、処理時間の大部
分を占めている入力転送時間を同じクロック周波数を用
いてｎ分の１に減少することができ、それにより１回線
についての処理時間が大幅に減少する。
よつて同時に処理できる回線の数を著しく増加できると
いう利点がある。
いう利点がある。
図はこの発明によるファクシミリ信号符号化方式の実施
例を示すブロック図である。 １１〜１，：フアクシミリ端末機、２１〜２，：復調器
およびＡ／Ｄ変換器、３１〜３ｋ：ラインメモリ、４１
〜４ｋ：出力バッファメモリ、１１：交換器、１２：マ
ルチプレクサ、１３：冗長度抑圧符号化回路、１４：デ
マルチプレクサ、１５：記憶装置、１１：制御装置。
例を示すブロック図である。 １１〜１，：フアクシミリ端末機、２１〜２，：復調器
およびＡ／Ｄ変換器、３１〜３ｋ：ラインメモリ、４１
〜４ｋ：出力バッファメモリ、１１：交換器、１２：マ
ルチプレクサ、１３：冗長度抑圧符号化回路、１４：デ
マルチプレクサ、１５：記憶装置、１１：制御装置。
Claims (1)
- １ 回線対応に設けられ、複数のファクシミリ端末から
各別の回線を通して供給された画信号を、それぞれの回
線対応に記憶する複数の入力バッファメモリと、これら
複数の入力バッファメモリから読出された各回線につい
て並列ｎビット（ｎは２以上の整数）の画信号、あるい
はｎビットずつ並列に各回線について一走査線分まとめ
て読出された画信号を順次切換えて取出すマルチプレク
サと、そのマルチプレクサからの画信号を冗長度抑圧符
号化する１個の冗長度抑圧符号化回路と、その冗長度抑
圧符号化回路からの符号化出力が回線対応に記憶される
記憶装置と、上記入力バッファメモリ、上記マルチプレ
クサ、上記冗長度抑圧符号化回路、上記記憶装置を制御
する制御回路とを具備するファクシミリ信号符号化方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52107440A JPS6058628B2 (ja) | 1977-09-07 | 1977-09-07 | フアクシミリ信号符号化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52107440A JPS6058628B2 (ja) | 1977-09-07 | 1977-09-07 | フアクシミリ信号符号化方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5440510A JPS5440510A (en) | 1979-03-30 |
| JPS6058628B2 true JPS6058628B2 (ja) | 1985-12-20 |
Family
ID=14459192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52107440A Expired JPS6058628B2 (ja) | 1977-09-07 | 1977-09-07 | フアクシミリ信号符号化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6058628B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2853784B2 (ja) * | 1991-11-18 | 1999-02-03 | 松下電送 株式会社 | 符号・復号化装置 |
-
1977
- 1977-09-07 JP JP52107440A patent/JPS6058628B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5440510A (en) | 1979-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3295077B2 (ja) | ビデオプロセッサシステム | |
| JPH03105789A (ja) | 半導体記憶装置 | |
| JP3166447B2 (ja) | 画像処理装置及び画像処理方法 | |
| JPH01198868A (ja) | ファクシミリ復号化回路 | |
| JPS6058628B2 (ja) | フアクシミリ信号符号化方式 | |
| JPS6147466B2 (ja) | ||
| JPH0352714B2 (ja) | ||
| JP2920641B2 (ja) | 画像読取り装置 | |
| EP0724219B1 (en) | Memory system for storing information data and state-of-radio-transmission data | |
| JP2917732B2 (ja) | 圧縮画像メモリ制御装置 | |
| JPH0471230B2 (ja) | ||
| JP2624659B2 (ja) | 重畳ブロック復号化装置 | |
| JPS6028431B2 (ja) | フアクシミリ信号符号化方法 | |
| JPH0131830B2 (ja) | ||
| JP3108243B2 (ja) | 符号化及び復号化装置 | |
| JPH06208614A (ja) | 画像処理装置 | |
| JPS61251275A (ja) | 画像信号の処理回路 | |
| JPS6367392B2 (ja) | ||
| JPS62199171A (ja) | デイザ画像符号化方法 | |
| JPS63196984A (ja) | 画像デ−タ転送回路 | |
| JPH1040366A (ja) | 画像処理装置 | |
| JPH09147096A (ja) | 画素データのメモリへの格納方式 | |
| JPS6028429B2 (ja) | フアクシミリ信号分割符号化装置 | |
| JPS63245177A (ja) | ランレングス符号復号装置 | |
| JPH06253115A (ja) | 画像処理装置 |