JPS6147466B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は蓄積交換機に使用される符号化回路に
関し、特に複数個の回線から入力されるフアクシ
ミリ信号を共通符号化回路を用いて時分割多重処
理しランレングス符号化を行う符号化回路に関す
る。最近第１図に示すような複数の加入者２およ
び３との間で相互にフアクシミリ信号を送受信で
きるフアクシミリ交換網が提案されている。この
交換網においては、交換機４を介して送られてき
た加入者２からのフアクシミリ信号を相手側加入
者３に送信する際、回線４の使用状況に応じて加
入者２からのフアクシミリ信号を一時蓄積するた
めのメモリを有する蓄積交換機５が用いられてい
る。この場合、フアクシミリ信号をそのまま符号
化してメモリに記憶すると１画面当り約２メガピ
ツトのメモリ容量が必要となるため、このような
蓄積交換機では、フアクシミリ信号のランレング
ス符号化を行いフアクシミリ信号の帯域を圧縮し
これにより必要なメモリ容量を減少している。

しかしながら、各回線６毎にこのようなランレ
ングス符号化を行うための符号器を設けることは
扱う回線数が多い場合、符号器のしめるコストが
増大し、経済性が損なわれるという欠点を有して
いる。このため、１個の符号化回路を時分割多重
使用して複数個のフアクシミリ信号を符号化する
ことが考えられる。

一方、前述のような交換網において加入者３が
不在のため、あるいは何らかの事情で加入者２か
らのフアクシミリ信号を数日後に受信しなければ
ならない場合、加入者３は受信フアクシミリ信号
が加入者２からいつ送信されたか分からない場合
が生じる。このような場合、符号化回路はフアク
シミリ信号をただ単に符号化するだけでなく、日
付等の情報を入力フアクシミリ信号に付加するこ
とが望ましい。

これら付加情報は、あらかじめ画信号としてメ
モリに蓄えておき、蓄積交換器に備えられている
計算機により送信画中に組み込まれることにな
る。

この場合、付加する情報は文字単位で再編集す
ることになるので、予めメモリに蓄えておく情報
は符号化していない信号（原画モードすなわちサ
ンプルされたフアクシミリ信号）の方が、計算機
処理の負担を軽くするという意味で望ましい。

本発明の目的は、このような付加情報を原画モ
ードとして容易に扱うことができる符号化回路を
提供することにある。

第２図は本発明の一実施例を示す回路図であ
る。図において、本発明の符号化回路は、各回線
ごとに設けられ回線からの入力アナログフアクシ
ミリ信号をサンプリングするとともに原画モード
入力端子７₁₃を有する複数個のサンプリング回路
７Ａ〜７Ｄと、このサンプリング回路からのそれ
ぞれの出力信号のランの長さを時分割で計数する
ランレングスカウンタ８と、このランレングスカ
ウンタ８の出力信号を記憶する。first−in first
−outメモリ９（FIFOメモリ）と、このFIFOメ
モリ９の出力信号を時分割でランレングス符号化
するとともに前記原画モード入力端子に原画モー
ド指定信号が与えられるとき前記FIFOメモリの
出力信号をサンプルされたフアクシミリ信号に変
換するランレングス符号化ユニツト１０から構成
されている。なお、FIFOメモリの詳細は1973年
６月発行の“COMPUTER DESIGN”VOL.12、
No.6、第84頁〜第88頁を参照できる。

サンプリング回路７Ａは入力アナログフアクシ
ミリ信号が与えられる入力端子７_１と、原画モー
ド指定信号が与えられる原画モード入力端子７₁₃
と、約10KHzの繰返し周波数を有するサンプリ
ングクロツクが与えられるクロツク端子７_２と、
フアクシミリ信号を端子７_２からのクロツクでサ
ンプリングするフリツプフロツプ７_７と、このと
きのサンプリングクロツクを記憶するレジスタ７
_８と、後述されるデコーダ８_２からの回線指定信
号与えられる端子７_５と、この回線指定信号によ
りフリツプフロツプ７_７、原画モード指定信号お
よびレジスタ７_８の出力信号を選択する選択素子
７_９，７₁₄および７₁₁と、レジスタ７_８の出力信
号が読取要求信号として出力される端子７_４と、
フリツプフロツプ７_９の出力信号（画信号）が与
えられる端子７_３と、後述する制御回路８_３から
の読取り終了信号が与えられる端子７_６と、この
読取り終了信号により読取り要求信号を停止させ
るためのNAND回路７₁₂とから構成されている。
原画モード指定信号は必要に応じて外部から原画
モード入力端子７₁₃に与えられる。

ランレングスカウンタ８は、前述のサンプリン
グ回路７Ａ〜７Ｄの中のどの回線のサンプリング
回路を指定するかを示す回線指定アドレス信号を
発生する回線指定カウンタ８_１と、この回線指定
カウンタ８_１のアドレス信号を復号するデコーダ
８_２と、回線指定されたサンプリング回路７Ａか
らの読取り要求信号に応じて制御回路８_３が作成
したロードパルスにより後述されるランダムアク
セスメモリ８_４の所定の回線に対応する記憶エリ
アの内容が読込まれるカウンタ８_５を有してい
る。

ランダムアクセスメモリ（RAM）８_４は回線
指定カウンタ８_１からのアドレス指定信号により
アドレスされ、制御回路８_３からの書込みパルス
によりカウンタ８_５の出力信号が書き込まれる。
また、このRAM８_４には、画信号のランの長さ
を記憶するランレングスエリアとそのエリアに記
憶されているランの長さが白レベルのものである
か黒レベルのものであるかを示す画素エリアとか
らなる回線情報エリアが各回線に対応して設けら
れている。

第３図はランレングスカウンタ８に使用されて
いる制御回路８_３の具体的回路図である。図にお
いて、端子１２_１〜１２_３には第２図の画信号、
画素信号および読取り要求信号がそれぞれ与えら
れる。ROM１２₁₁はこれら３つの信号とレジス
タ１２₁₄の４つの出力によりアドレスされ制御の
順序を決定する順序決定ルールを記憶しており、
この出力信号はROM１２₁₁のアドレスとなる。

ROM１２₁₂はROM１２₁₁の出力に対応した７
種類の制御信号（リセツトパルス、カウントパル
ス等）を出力する制御信号表を記憶している。こ
れら順序決定ルールおよび制御信号表は第７図に
示されている。参照数字１２₁₃および１２₁₄はレ
ジスタ、参照数字１２₁₅はこれらレジスタ動作用
のクロツク入力端子である。なお、このクロツク
端子にはこの例では約2MHzのクロツクが与えら
れる。

第４図において、状態〜におけるROM２
のA₂およびA₁ビツトが同一の場合は画素の一致
を示し、そうでない場合は画素の不一致を示す。
また、状態およびにおけるROM２のA₀ビツ
トが０のときは読取要求信号が無いことを示し、
１のときは有ることを示す。

次にランレングスカウンタ８の動作を第４図の
表および第５図のフローチヤートを用いて説明す
る。今、回線指定カウンタ８_１が回線１のサンプ
リング回路７Ａを指定しこのときサンプリング回
路７Ａのフリツプフロツプ７_７に画信号が保持さ
れているものとする。この指定信号によりサンプ
リング回路７Ａの選択素子７_９および７₁₀は画信
号および読取り要求信号をそれぞれRAM８_４お
よび制御回路８_３に与える。このとき制御回路８
_３は第１のクロツクにより読取要求信号の有無を
判断する（ステツプＡ）。ここでは、要求信号が
有る（“１”）と仮定しているから制御回路８_３は
第４図の表の状態に従つてカウンタ８_５にロー
ドパルスを与えて、RAMの回線１に対応するラ
ンレングスエリアの内容をカウンタ８_５に転送す
る（ステツプＢ）。第２のクロツクでは、制御回
路８_３はサンプル信号が回線１の画素エリアの内
容と一致するかどうかを判定する（ステツプ
Ｃ）。一致していれば、第４図の表の状態に従
つて制御回路８_３はカウンタ８_５の値に１を加え
るための第１のカウントパルスを与える（ステツ
プＤ）。次に制御回路８_３は表の状態に従つて
第３クロツクにおいて、RAM８_４に第１の書込
みパルスを与えてカウンタ８_５の内容を書込む
（ステツプＥ）。次に表の状態に従つて制御回路
８_３は第４クロツクにおいて、読取り終了パルス
をサンプリング回路７Ａに与え（ステツプＦ）。
第５ロツクにおいて表の状態XIに従つて回線指定
カウンタに第２のカウントパルスを与えて次の回
線２を指定させる（ステツプＧ）。第６クロツク
においては制御回路８_３は内部のレジスタ１２_４
を表の状態XIIに従つてクリアする。なお、ステツ
プＣにおいて、画信号が対応する画素エリアの内
容と一致しない時は、第２クロツクにおいて、制
御回路８_３は表の状態に従つてFIFOメモリ９
に第２の書込みパルスを与えて、カウンタ８_５の
内容（ランレングス）と、このときの画素エリア
の内容（白または黒レベルの情報）と、このとき
の回線指定信号（回線１）をメモリに書込む（ス
テツプＨ）。そして、次の第３クロツクにおい
て、制御回路８_３は表の状態に従つてカウンタ
８_５をリセツトするためのリセツトパルスをカウ
ンタ８_５に与える（ステツプＩ）。このあとの動
作は前述のステツプＥ，Ｆ，Ｇの順に行なわれ
る。このようにして、各回線のサンプルされたフ
アクシミリ信号（画信号）のランレングスは
FIFOメモリ９に白黒の画素情報と回線指定情報
とともにランダムに格納される。

ランレングス符号化ユニツト１０は、FIFOメ
モリ９から読み出されたランレングス信号、画素
情報、回線指定情報および原画指定信号が一時蓄
積されるレジスタ１０_３とFIFOメモリからのラ
ンレングス信号のみがセツトされるダウンカウン
タ１０_４と、レジスタに格納されたランレングス
信号をランレングス符号化するランレングス符号
器１０_１と、この符号器１０_１の出力信号とレジ
スタ１０_３の画素情報信号とをレジスタ１０_３の
原画モード指定信号の値により切換えるコードセ
レクタ１０_５と、レジスタ１０_３の回線指定情報
を復号するデコーダ１０_２とから構成されてい
る。

第６図はランレングス符号としてモデイフアイ
ドハフマン符号を使用したランレングス符号器１
０_１の具体的回路図を示す。この符号は２進化ラ
ンレングスを上位と下位に分け、上位がゼロの場
合にはターミネイテイング符号（TC）のみを出
力し、ゼロでない場合にはメイクアツプ符号
（MUC）とターミネイテイング符号を出力すると
いうものである。

なお、モデイフアイドハフマン符号について
は、グラフイツク・サイエンシズ社およびスリー
エＭ社などにより1976年９月付でC.C.I.T.T.に提
出された報告書「STUDY GROUP XIV
SPECIAL RAPPORTEUR FOR GROUP3
EQUIPMENT No.7」に詳述されている。

第６図を再び参照すると、セレクタ１０₁₁はラ
ンレングス信号の上位５ビツトと下位６ビツトを
制御回路１０₁₇からの上位下位指定信号により切
換る。読出し専用メモリ（ROM）１０₁₂はラン
レングスの上位ビツトをモデイフアイド・ハフマ
ン符号のメイクアツプ符号に変換する第１の符号
変換表とランレングスの下位ビツトをモデイフア
イドハフマン符号のターミネイテイング符号に変
換する第２の符号変換表とを記憶しており、これ
ら第１および第２の符号変換表は上位下位指定信
号により切換えられる。ROM１０₁₃はROM１０
₁₂に記憶されている第１および第２符号変換表を
構成するそれぞれの符号の長さを記憶する第１の
符号長表および第２の符号長表を記憶しており、
これらの符号長表は制御回路１０₁₇からの上位下
位指定信号により切換えられる。コード長カウン
タ１０₁₅は制御回路１０₁₇からのロードパルスに
よりROM１０₁₃から読出された符号長が設定さ
れ、この設定された符号長がゼロでないならば制
御回路１０₁₁からのカウントパルスにより符号長
に相当する数をカウントダウンしてカウンタ１０
₁₅の内容が零になるまで、ROM１０₁₂からの符号
を直列符号にして送出するコードセレクタ１０₁₄
を動作させる。ゼロ検出器１０₁₆はコード長カウ
ンタ１０₁₅がゼロになつたことを検出して制御回
路１０₁₇にその検出信号を与える。

第７図はランレングス符号器１０_１に使用され
る制御回路１０₁₇の具体的回路を示し、この回路
は第３図のランレングスカウンタの制御回路と
ROM１９および２０の内容の相違を除けば全く
同一構成である。

次にランレングス符号化ユニツト１０の動作を
第３図、第６図およびフローチヤート第８図を参
照して説明する。今、コードセレクタ１０_５はラ
ンレング符号器１０_１を選択し（原画モード指定
信号は２進“０”）、制御回路１０₁₇はセレクタ１
０₁₁、ROM１０₁₂およびROM１０₁₃に上位指定信
号を与えているものとする。この状態で、制御回
路１０₁₇は第２図のFIFOメモリ９からレデイ信
号が送られてきているか否かを判定する（ステツ
プＡ）。レデイ信号が有ると判定すれば制御回路
１０₁₇は読出しパルスおよび第１のロードパパル
ス（ロードパルス１）をFIFOメモリ９およびダ
ウンカウンタ１０_４に与えてFIFOメモリ９の出
力を第２図のレジスタ１０_３およびダウンカウン
タ１０_４に転送する（ステツプＢ）。

次に制御回路１０₁₇は原画モード指定信号があ
るか否かを判定する（ステツプＣ）。この場合
“０”と仮定したので制御回路１０₁₇はコード長
カウンタ１０₁₅に第２のロードパルス（ロードパ
ルス２）を与えてROM１０₁₃の出力であるメイ
クアツプ符号のコード長をコード長カウンタ１０
₁₅に設定する（ステツプＤ）。

コード長カウンタ１０₁₅に設定されたコード長
がゼロか否かをゼロ検出器１０₁₆で判定する（ス
テツプＥ）。コード長がゼロでない場合には、制
御回路１０₁₇はコード長カウンタ１０₁₅にカウン
トパルスを与えるとともに回線指定アドレス信号
を復号するデコーダ１０_２（第２図）を介して所
定のメモリ１１に書込みパルスを与える（ステツ
プＦ）。このとき、カウンタ１０₁₅に設定された
コード長が４であつたとすれば、コード長カウン
タ１０₁₅は0100をコードセレクタ１０₁₄に与え、
これによりROM１０₁₂のメイクアツプ符号を最
上位ビツトから順に所定のメモリ１１に記憶す
る。

第５クロツクにおいては、制御回路１０₁₇は出
力“０”を与えるためメイクアツプ符号の書込み
は行なわない。第６クロツクにおいて制御回路１
０₁₇は書込パルスおよびカウントパルスをそれぞ
れデコーダ１０_２（第２図）およびコード長カウ
ンタ１０₁₅に与える。このとき、コード長カウン
タ１０₁₅は0011をコードセレクタ１０₁₄に与え、
これによりメイクアツプ符号の第２番目のビツト
がメモリ１１に書込まれる。このように、２クロ
ツク毎にROM１０₁₂の出力符号１ビツトが順に
メモリ１１に書込まれる。

このようにしてメイクアツプ符号の第４番目の
ビツトが書込まれたあとゼロ検出器１０₁₆がコー
ド長がゼロになつたことを検出すると、制御回路
１０₁₇はランレングスセレクタ１０₁₁、ROM１０
₁₂およびROM１０₁₃に下位指定信号を与えるとと
もにコード長カウンタ１０₁₅にロードパルスを与
えてROM１０₁₃の出力であるターミネイテイン
グ符号のコード長をカウンタ１０₁₅に設定する
（ステツプＧ）。ゼロ検出器１０₁₆はカウンタ１０
₁₅設定されたコード長がゼロか否かを判定する
（ステツプＨ）。コード長がゼロでない場合には、
制御回路１０₁₇はコード長カウンタにカウントパ
ルスを与えるとともに回線指定アドレス信号を復
号するデコーダ１０_２を介して所定のメモリ１１
に書込みパルスを与える。このとき、前述のメイ
クアツプ符号の場合と同様ターミネイテイング符
号をコードセレクタ１０₁₄を介して所定のメモリ
１１に書込パルスを用いて１ビツトずつ書込む
（ステツプＩ）。次に、ゼロ検出器１０₁₆がコード
長ゼロを検出すると制御回路１０₁₇はランレング
スセレクタ１０₁₁，ROM１０₁₂およびROM１０₁₃
に上位指定信号を与えるとともにFIFOメモリ９
からのレデイ信号の有無を判定し、上述の動作を
繰返す。

次に、原画モード指定信号が２進“１”すなわ
ち第２図のコードセレクタ１０_５がレジスタ１０
_３を選択している場合について説明する。

ステツプＡおよびＢまでは前述と同様である。
次にステツプＣにおいて、原画モード指定信号が
２進“１”と判定されると、制御回路１０₁₇は、
ダウンカウンタ１０_４がゼロか否かを判定する
（ステツプD′）。このとき、ダウンカウンタ１０
_４がゼロでないとすると、制御回路１０₁₇は所定
のメモリ１１に書込みパルスを与えるとともにカ
ウンタ１０_４にダウンパルスを与える。このと
き、ダウンカウンタ１０_４に設定されたランレン
グス信号が0100（10進の４）であつたとすれば、
レジスタ１０_３の白または黒の画素情報“１”ま
たは“０”がメモリ１１にダウンカウンタ１０_４
がゼロになるまで書込まれる。このことは、入力
アナログフアクシミリ信号のサンプルされた信号
がそのままメモリ１１に書込まれることと等価で
ある。従つて、日付等の文字情報をメモリ１１に
原画モードで書込んでおけば、これらを容易に他
のフアクシミリ信号に付加できる。

以上のように、本発明ではＮ個の回線からの入
力フアクシミリ信号を１個の符号化回路で多重処
理できるため経済的であるとともに、原画モード
指定信号によりサンプルされたフアクシミリ信号
がそのままメモリに書込まれるためこの信号を他
のフアクシミリ信号と合成しやすくなる。

【図面の簡単な説明】

第１図はフアクシミリ交換網を示すブロツク
図、第２図は本発明の一実施例を示すブロツク
図、第３図はランレングスカウンタに用いられる
制御回路のブロツク図、第４図は制御回路の
ROMの内容を示す表、第５図はランレングスカ
ウンタの動作を説明するためのフローチヤート、
第６図はランレングス符号器の具体的回路図、第
７図はランレングス符号器の制御回路のブロツク
図、および第８図はランレングス符号器の動作を
説明するためのフローチヤートである。 第２図において、７Ａ〜７Ｄ……サンプリング
回路、８……ランレングスカウンタ、９……
FIFOメモリ、１０……ランレングス符号化ユニ
ツト、１１……メモリ。

Claims (1)

【特許請求の範囲】
1. １ 送信原画を走査して得られる入力アナログフ
   アクシミリ信号をサンプリングするとともにそれ
   ぞれ送信原画モード入力端子を有する回線数に等
   しい数の複数のサンプリング回路と、これらサン
   プリング回路により前記フアクシミリ信号をサン
   プリングして得られる前記送信画の画素の白また
   は黒に対応するサンプル信号のレベルの継続状態
   を示すランレングスを時分割的に計数し前記白ま
   たは黒のランが黒または白のランに変化する毎に
   この変化が生じた回線の前記白または黒のランの
   長さを出力する共通ランレングスカウンタと、こ
   のランレングスカウンタからランダムに出力され
   る前記ランの長さを示すランレングス出力信号を
   一時的に記憶するフアーストイン・フアーストア
   ウトメモリと、このメモリから読み出される出力
   信号に対して予め定めたランレングス符号化を行
   なう共通ランレングス符号化手段と、前記送信原
   画モード入力端子に送信原画モード指定信号が与
   えられるとき前記メモリから読み出されるランレ
   ングスを示す出力信号に基いて前記ランレングス
   を示す出力信号を前記入力アナログフアクシミリ
   信号をサンプルしたときに得られる前記サンプル
   信号に変換する復号手段とから構成されたことを
   特徴とする符号化回路。