JPH06253115A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 画データの転送処理に際してＣＰＵ等の制御
手段から割り込み信号を頻繁に出力させる必要を無く
し、かかる制御手段による他の処理能力を向上させるこ
とができる画像処理装置を提供する。 【構成】 原稿Ｇの読取走査により得られた画データの
複数ライン分の記憶容量を備えた画データ転送用の記憶
手段５と、この記憶手段５への画データの格納とその読
み出しを制御する制御手段１３とを備えた画像処理装置
であって、前記記憶手段５への画データの格納並びにそ
の画データの読み出しがなされるときには、複数ライン
分の画データが連続して格納され又は読み出されるよう
に構成されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ファクシミリ装置等に
適用される画像処理装置、更に詳しくは、原稿画像を読
取走査して得られた画データを処理するタイプの画像処
理装置に関する。

【０００２】

【従来の技術】この種の画像処理装置としては、例えば
図３に示すように、読取センサー２から出力される画信
号の白・黒２値化処理等を行う画像処理部４の後段に、
１ライン分の画データの記憶容量を備えた画データ転送
用の２つのラインメモリＭａ、Ｍｂを並列状態に設けた
ものがある。かかる構成によれば、画像処理部４から出
力される画データをラインメモリＭａ、Ｍｂに一旦格納
させてから所定のタイミングで読み出すことにより、後
段のコーディックやプリンター等の所望の回路・機器に
対して画データの転送を良好に行うことができる。即
ち、従来では、画像処理部４で処理された画データを、
２つのラインメモリＭａ、Ｍｂのうち何れか一方側に書
き込んでいるときには、他方側から画データの読み出し
を行うことができる。従って、画データの１ライン分の
処理が終了する毎に各ラインメモリＭａ、Ｍｂへの書き
込みと読み出しを交互に切り換えれば、ラインメモリＭ
ａ、Ｍｂの後段に設けられたコーディック等の所望の回
路・機器への画データ転送を一定の時間間隔で能率よく
行わせることができる。

【０００３】

【発明が解決しようとする課題】しかしながら、上記従
来のものでは、ラインメモリＭａ、Ｍｂへの画データの
格納及びその読み出しは、１ライン分の画データごとに
行う構成であるため、かかる画データの格納や読み出し
を例えばＣＰＵで制御する場合には、このＣＰＵによる
割り込み信号を頻繁に生じさせる必要がある。即ち、図
４は、従来における読取センサー駆動信号の出力時期
（原稿画像の読取走査時期に相当）、ＣＰＵによるデー
タ転送割り込み時期、及びラインメモリＭａ、Ｍｂの何
れか一方からの後段回路・機器への画データ転送時期の
相互関係を示すタイムチャートである。同図に示すよう
に、従来では、１ライン分の画データの出力があれば、
その都度ＣＰＵが割り込みを実行し、その割り込みの都
度、１ライン分の画データの転送がなされ、ＣＰＵの割
り込み頻度が非常に高い状態になっている。

【０００４】一方、この種の画像処理装置では、ＣＰＵ
の有効利用を図るために、１つのＣＰＵを画データの転
送以外の様々な回路・機器の制御に使用しているのが通
例である。従って、上記図４（ｂ）に示すように、ＣＰ
Ｕの割り込み信号を頻繁に出力させたのでは、このＣＰ
Ｕを画データ転送以外の信号処理制御に有効に利用する
ことができないこととなる。その結果、従来では、ＣＰ
Ｕの処理能力、ひいては画像処理装置全体の処理能力の
低下を招来するという難点があった。

【０００５】本発明は上記の点に鑑みて提案されたもの
で、画データの転送処理に際してＣＰＵ等の制御手段か
ら割り込み信号を頻繁に出力させる必要を無くし、かか
る制御手段による他の処理能力を向上させることができ
る画像処理装置を提供することを、その目的としてい
る。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に提案された本発明に係る画像処理装置は、原稿の読取
走査により得られた画データの複数ライン分の記憶容量
を備えた画データ転送用の記憶手段と、この記憶手段へ
の画データの格納とその読み出しを制御する制御手段と
を備えた画像処理装置であって、前記記憶手段への画デ
ータの格納並びにその画データの読み出しがなされると
きには、複数ライン分の画データが連続して格納され又
は読み出されるように構成されている。

【０００７】

【作用】上記構成を特徴とする本発明に係る画像処理装
置においては、記憶手段への画データの格納は複数ライ
ン分の画データが連続してなされ、また記憶手段からの
画データの読み出しは複数ライン分の画データが連続し
てなされる。従って、かかる記憶手段への画データの格
納や読み出しの実行を指令する制御手段の割り込みは、
１ライン分の画データの格納毎又は読み出し毎に行う必
要はなくなり、その割り込み回数を減少させることがで
きる。その結果、かかる制御手段の割り込み回数が減少
した分だけ、この制御手段を他の回路機器等の制御に有
効に利用することができることとなる。

【０００８】

【実施例】以下、本発明の一実施例について図面を参照
して説明する。図１は本発明に係る画像処理装置をファ
クシミリ装置Ｆに適用した場合の一例を示すブロック図
である。この画像処理装置は、光源１から投光がなされ
る原稿Ｇの画像を読取走査するためのＣＣＤセンサー等
の読取センサー２、この読取センサー２から出力されて
センサードライバー３を介して受信される画信号の白黒
２値化処理やその他必要な中間調処理等の画像処理を実
行する画像処理部４を具備している。この画像処理部４
の後段には、画像処理部４で処理された画データ転送用
の記憶部５が接続されているが、この記憶部５は、画デ
ータを複数ライン分格納可能なメモリ容量（メモリ領域
Ｍ１〜Ｍ４）を有するもので、その一例としてはＲＡＭ
を用いることが可能である。

【０００９】記憶部５の後段には、切換スイッチ６が接
続され、その接点をａ〜ｃの何れかに切り換えることに
より、記憶部５に格納されていた画データを所望の回路
位置へ転送できるように構成されている。本実施例で
は、切換スイッチ６の接点ａが閉のときには、記憶部５
から読み出された画データを印字ヘッド駆動制御部７Ａ
へ転送することができ、原稿画像を印字ヘッド７で記録
紙に印字出力させることができる。これに対し、接点ｂ
が閉のときにはシリアル／パラレル変換器（Ｓ／Ｐ）１
７及びデータバス１６を介して接続されたＤＭＡコント
ローラ８（ＤＭＡはDirectMemory Accessの略）による
ＤＭＡ方式で画データをハードコーディック９へ転送
し、その符号化処理を実行することができる。また、接
点ｃが閉のときには、符号変換回路１０ａで画データを
ソフト処理により符号化することができる。尚、他方の
符号変換回路１０ｂは、ランレングスの画データを
「０」「１」の白黒画データに変換する復号化処理を行
うための回路である。ハードコーディック９等で符号化
処理された画データは、画像メモリ１１に一旦格納され
たり、或いは画像メモリ１１に格納されることなくモデ
ム１２ａや回線制御部１２ｂ等で構成された通信制御部
１２に転送され、回線Ｌを介して外部の通信端末機へフ
ァクシミリ送信されるべく処理される。

【００１０】上記した各回路機器は、本発明に係る制御
手段の一例としてのＣＰＵ１３によって制御されるよう
に構成されており、例えば記憶部５への画データの書き
込みや、記憶部５からの画データの読み出し等もＣＰＵ
１３が制御するように構成されている。具体的には、画
像処理部４から出力される白黒２値化処理された画デー
タは、記憶部５にアドレス指定されて１ラインずつ書き
込まれていくが、この場合においてＣＰＵ１３は、例え
ば４ライン分の画データを順次１ライン分ずつメモリ領
域Ｍ１〜Ｍ４の各々に振り分け、４ライン分の画データ
を記憶部５に連続して格納させるべく制御するように構
成されている。一方、記憶部５から画データを読み出す
ときには、ＣＰＵ１３は、例えばＤＭＡコントローラ８
に起動信号を送信するが、この場合ＤＭＡコントローラ
８は、記憶部５に例えば４ライン分の画データが格納さ
れているときにはそれら４ライン分の画データを連続し
て全て読み出すように設定されている。尚、図１におい
て、ＲＯＭ１４やＲＡＭ１５はファクシミリ装置Ｆのシ
ステムメモリとして機能するものである。

【００１１】次に、上記構成の画像処理装置の作用につ
いて説明する。先ず、原稿Ｇの画像の読取走査時におい
ては、読取センサー２からは１ライン毎の画信号が出力
され、画像処理部４ではやはり１ライン単位で２値化処
理等がなされる。そして、この２値化処理された画デー
タは、１ライン毎の単位でアドレス指定されて記憶部５
に書き込まれるが、この記憶部５には例えば合計４ライ
ン分の画データ（第１〜第４ライン目の画データ）が連
続して書き込まれ、記憶される。次いで、記憶部５への
４ライン分の画データの書き込みが終了すると、その段
階でＣＰＵ１３はＤＭＡコントローラ８に起動信号を送
信する。すると、記憶部５に格納されていた合計４ライ
ン分の画データはＤＭＡ方式で連続して読み出され、ハ
ードコーディック９に連続して転送される。

【００１２】また、上記のようにして記憶部５からの４
ライン分の画データの読み出しが終了すると、その時点
で画像処理部４で処理された次の４ライン分の画データ
（第５〜第８ライン目の画データ）が記憶部５に連続し
て書き込まれる。そして、以後は、上記同様に、４ライ
ン分ずつの画データの読み出しと記憶部５への格納が交
互になされることとなる。図２は、このような処理動作
を示すタイムチャートである。同図から理解されるよう
に、本実施例では、同図（ａ）の読取走査が４ライン分
終了すると、その時点で同図（ｂ）に示すようにデータ
転送をする旨の割り込み信号が出力される。そして、そ
の割り込み信号が出力されると、同図（ｃ）に示すよう
に４ライン分の画データの転送がなされる。従来例とし
て示した図４では、データ転送のための割り込みが１ラ
イン分の画データの転送毎に頻繁に出力されているが、
本発明に係る図２の場合には、それに比較して割り込み
信号の出力回数を１／４の回数に減少させることができ
る。従って、ＣＰＵ１３がＤＭＡコントローラ８への起
動信号を送信する回数を少なくできる分だけ、このＣＰ
Ｕ１３を他の回路機器の制御に有効利用することが可能
となる。

【００１３】上記実施例では、ＤＭＡコントローラ８に
よって記憶部５内の画データをハードコーディック９に
転送した場合について説明したが、本発明ではこれに限
定されず、例えば符号変換回路１０ａを用いたソフト処
理による符号化処理の場合についても上記実施例と同様
な作用が得られる。ソフト処理による符号化では、例え
ば図２で示した区間Ａの時期にＣＰＵ１３が４ライン分
の画データを連続して効率よく符号化処理を実行するこ
ととなるため、区間Ａ、Ａの相互間の長時間の区間Ｂに
おいてＣＰＵ１３はそれ以外の必要な処理を実行するこ
とができる。従って、短い時期間隔で画データを１ライ
ンずつ頻繁に符号化処理させる場合よりも、やはりＣＰ
Ｕ１３を効率的に使用することが可能である。

【００１４】尚、上記実施例では、４ライン分の記憶容
量を有する記憶部５を一例として説明したが、本発明に
係る記憶手段はこれに限定されない。少なくとも２ライ
ン分以上のメモリ容量を有するものであればよい。ま
た、上記実施例ではファクシミリ装置を一例として説明
したが、本発明に係る画像処理装置はその具体的な用途
等も限定されず、例えばスキャナー装置等にも適用でき
ることは言うまでもない。

【００１５】

【発明の効果】以上の説明から理解されるように、本発
明に係る画像処理装置によれば、記憶手段への画データ
の格納やその読み出しを行うときには、複数ライン分の
画データを連続して格納し又は読み出すために、これを
制御するための制御手段の割り込み頻度を少なくするこ
とができて、画データを１ラインずつ格納又は読み出し
ていた従来に比較すると、ＣＰＵ等の制御手段を他の処
理に有効に利用することが可能となり、画像処理装置全
体の処理能力の向上に寄与するという格別な効果が得ら
れる。

【図面の簡単な説明】

【図１】本発明に係る画像処理装置をファクシミリ装置
に組み込んだ場合のハード構成の一例を示すブロック
図。

【図２】本発明における画データの処理状態の一例を示
すタイムチャート。

【図３】従来の画像処理装置の一例を示す要部ブロック
図。

【図４】従来における画データの処理状態の一例を示す
タイムチャート。

【符号の説明】

２ 読取センサー ４ 画像処理部 ５ 記憶部 ６ 切換スイッチ ７ 印字ヘッド ８ ＤＭＡコントローラ ９ ハードコーディック １０ａ 符号変換回路 １２ 通信制御部 １３ ＣＰＵ（制御手段） Ｆ ファクシミリ装置

Claims (1)

【特許請求の範囲】
1. 【請求項１】原稿の読取走査により得られた画データの
   複数ライン分の記憶容量を備えた画データ転送用の記憶
   手段と、この記憶手段への画データの格納とその読み出
   しを制御する制御手段とを備えた画像処理装置であっ
   て、前記記憶手段への画データの格納並びにその画デー
   タの読み出しがなされるときには、複数ライン分の画デ
   ータが連続して格納され又は読み出されるように構成さ
   れている画像処理装置。