JPS6028431B2 - フアクシミリ信号符号化方法 - Google Patents
フアクシミリ信号符号化方法Info
- Publication number
- JPS6028431B2 JPS6028431B2 JP52023502A JP2350277A JPS6028431B2 JP S6028431 B2 JPS6028431 B2 JP S6028431B2 JP 52023502 A JP52023502 A JP 52023502A JP 2350277 A JP2350277 A JP 2350277A JP S6028431 B2 JPS6028431 B2 JP S6028431B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- buffer memory
- image signals
- stored
- encoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Facsimiles In General (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】
本発明は、冗長度抑圧符号化を使用してファクシミリ信
号を蓄積変換するファクシミリ信号符号化方法に関する
。
号を蓄積変換するファクシミリ信号符号化方法に関する
。
従釆、この種のファクシミリ信号符号化方式は、複数の
ラインメモリに記憶された１走査線単位の画信号を順次
読み出し、直接１台の冗長度抑圧符号器で符号化してい
た。
ラインメモリに記憶された１走査線単位の画信号を順次
読み出し、直接１台の冗長度抑圧符号器で符号化してい
た。
この従来方式を第１図に示すと、複数のファクシミリ端
末機１から発生した函信号は交≠剣機を２を経て１走査
線ごとにそれぞれの回線に対応したラインメモリ３に記
憶され、またこれらのラインメモリ３に記憶された画信
号は、信号読み出し機構４により各ラインメモリごとに
順次読み出され、冗長度抑圧符号器５で冗長度抑圧符号
化処理がなされる。またこの冗長度抑圧符号器５からの
出力は信号書き込み機構６を経てそれぞれの回線に対応
した符号化信号記憶装置７に記憶される。なお、８は制
御装置である。しかしながら、この従来方式では冗長度
抑圧符号化の処理速度が１走査線に含まれる画信号の様
子により著しく変化するので、ラインメモリ３からの読
み出し速度は冗長度抑圧符号器５が処理できる最も遅い
速度を想定しなければならず、またその速度で順次読み
出しを行う必要があるため、冗長度抑圧符号器５の平均
的な処理能力に見合うだけの多重処理ができないという
欠点があった。本発明は、上記従来例の欠点を解決する
ために、複数のラインメモリと冗長度抑圧符号器の間に
１つのバッファメモリを設けたファクシミリ信号符号化
方式を提供するものである。
末機１から発生した函信号は交≠剣機を２を経て１走査
線ごとにそれぞれの回線に対応したラインメモリ３に記
憶され、またこれらのラインメモリ３に記憶された画信
号は、信号読み出し機構４により各ラインメモリごとに
順次読み出され、冗長度抑圧符号器５で冗長度抑圧符号
化処理がなされる。またこの冗長度抑圧符号器５からの
出力は信号書き込み機構６を経てそれぞれの回線に対応
した符号化信号記憶装置７に記憶される。なお、８は制
御装置である。しかしながら、この従来方式では冗長度
抑圧符号化の処理速度が１走査線に含まれる画信号の様
子により著しく変化するので、ラインメモリ３からの読
み出し速度は冗長度抑圧符号器５が処理できる最も遅い
速度を想定しなければならず、またその速度で順次読み
出しを行う必要があるため、冗長度抑圧符号器５の平均
的な処理能力に見合うだけの多重処理ができないという
欠点があった。本発明は、上記従来例の欠点を解決する
ために、複数のラインメモリと冗長度抑圧符号器の間に
１つのバッファメモリを設けたファクシミリ信号符号化
方式を提供するものである。
以下、図面により実施例を詳細に説明する。第２図は、
本発明の一実施例を示したもので、１はファクシミリ端
末機、２は変≠奥磯、３はラインメモリ、４は信号読み
出し機構、５は冗長度抑圧符号器、６は信号書き込み機
構、７は記憶装置、８は制御装置、９はバッファメモリ
である。
本発明の一実施例を示したもので、１はファクシミリ端
末機、２は変≠奥磯、３はラインメモリ、４は信号読み
出し機構、５は冗長度抑圧符号器、６は信号書き込み機
構、７は記憶装置、８は制御装置、９はバッファメモリ
である。
次に、この実施例の動作を説明する。まず、複数のファ
クシミリ端末記１から発生する画信号は、交換機２を経
て１走査線ごとにそれぞれの回線に対応したラインメモ
リ３に記憶される。このラインメモリ３は２走査線分の
函信号を記憶でき、交互に書き込み・読み出し用として
使用される。これらのラインメモリ３に記憶された画信
号は「マイクロプロセッサ等で構成される制御装置８の
制御により、信号読み出し機構４を制御することにより
、各ラインメモリごとに順次バッファメモリ９に送出さ
れ記憶される。ここでバッファメモリ９はＦＩＦ○（Ｆ
ｉｒｓｔ−ｉｎＦＩＲｔ−ｏｕｔ）メモリで構成されて
おり、ラインメモリ３からバッファメモリ９への画信号
送出の際、回線の番号も直前に付与されており第３図ａ
に示すような形で記憶されている。１走査線単位でバッ
ファメモリ９に記憶された画信号は、制御装置８の制御
により、バッファメモリ９へ書き込みタイミングとは非
同期の冗長度抑圧符号器５の符号化するタイミングに合
わせて前記バッファメモリ９から読み出されて逐次、冗
長度抑圧符号器５へ入力され高速に符号化された国信号
は、制御装置８が符号化終了を監視することにより、信
号書き込み機構６を制し、それぞれの回線に対応した記
憶菱檀７に順次記憶される。このとき冗長度抑圧符号器
５で１走査線分の符号化を終了した時点のバッファメモ
リ内は第３図ｂ‘こ示すように変化する。１走査線単位
でバッファメモｌｉ９に記憶された画信号は、逐次冗長
度抑圧符号器５で高速に符号化され、この符号化された
画信号は信号書き込み機構６でそれぞれの回線に対応し
た記憶装置７に順次記憶される。
クシミリ端末記１から発生する画信号は、交換機２を経
て１走査線ごとにそれぞれの回線に対応したラインメモ
リ３に記憶される。このラインメモリ３は２走査線分の
函信号を記憶でき、交互に書き込み・読み出し用として
使用される。これらのラインメモリ３に記憶された画信
号は「マイクロプロセッサ等で構成される制御装置８の
制御により、信号読み出し機構４を制御することにより
、各ラインメモリごとに順次バッファメモリ９に送出さ
れ記憶される。ここでバッファメモリ９はＦＩＦ○（Ｆ
ｉｒｓｔ−ｉｎＦＩＲｔ−ｏｕｔ）メモリで構成されて
おり、ラインメモリ３からバッファメモリ９への画信号
送出の際、回線の番号も直前に付与されており第３図ａ
に示すような形で記憶されている。１走査線単位でバッ
ファメモリ９に記憶された画信号は、制御装置８の制御
により、バッファメモリ９へ書き込みタイミングとは非
同期の冗長度抑圧符号器５の符号化するタイミングに合
わせて前記バッファメモリ９から読み出されて逐次、冗
長度抑圧符号器５へ入力され高速に符号化された国信号
は、制御装置８が符号化終了を監視することにより、信
号書き込み機構６を制し、それぞれの回線に対応した記
憶菱檀７に順次記憶される。このとき冗長度抑圧符号器
５で１走査線分の符号化を終了した時点のバッファメモ
リ内は第３図ｂ‘こ示すように変化する。１走査線単位
でバッファメモｌｉ９に記憶された画信号は、逐次冗長
度抑圧符号器５で高速に符号化され、この符号化された
画信号は信号書き込み機構６でそれぞれの回線に対応し
た記憶装置７に順次記憶される。
また冗長度抑圧符号器５の符号化の処理速度に応じてバ
ッファメモリ９内の画信号は増減される。以上説明した
ように、本発明によれば、冗長度抑圧符号器に画信号を
バッファメモリを介して入力しているので、バッファメ
モリ容器をある程度大きくすれば、ラインメモリからの
読み出しの速度は冗長度抑圧符号器の平均的な処理能力
に一致でき、多重処理数が著しく向上する利点があり、
従って、本発明は非常に有用性のあるファクシミリ信号
符号化方法を提供することがでる。
ッファメモリ９内の画信号は増減される。以上説明した
ように、本発明によれば、冗長度抑圧符号器に画信号を
バッファメモリを介して入力しているので、バッファメ
モリ容器をある程度大きくすれば、ラインメモリからの
読み出しの速度は冗長度抑圧符号器の平均的な処理能力
に一致でき、多重処理数が著しく向上する利点があり、
従って、本発明は非常に有用性のあるファクシミリ信号
符号化方法を提供することがでる。
第１図は、従来のファクシミリ信号符号化方式を示した
図であり、第２図は、本発明方法の−実施例の構成図で
ある。 「第３図はバッファメモリの状態を示すものである。」
１・・・・・・ファクシミリ端末機、２・…・・交換機
、３…．・４ラインメモリ、４・・…・信号読み出し機
構、５、・・…・冗長度抑圧符号器、６…・・・信号書
き込みゲート回路、７・・・・・・記憶装置、８・・・
…制御装置「９……バツフアメモリ。 第１図 第２図 第３図
図であり、第２図は、本発明方法の−実施例の構成図で
ある。 「第３図はバッファメモリの状態を示すものである。」
１・・・・・・ファクシミリ端末機、２・…・・交換機
、３…．・４ラインメモリ、４・・…・信号読み出し機
構、５、・・…・冗長度抑圧符号器、６…・・・信号書
き込みゲート回路、７・・・・・・記憶装置、８・・・
…制御装置「９……バツフアメモリ。 第１図 第２図 第３図
Claims (1)
- １ 複数フアクシミリ端末機から複数の回線を通して送
出された画信号を、１走査線単位でそれぞれの回線に対
応するラインメモリに記憶し、その画信号を順次読み出
して１台の冗長度抑圧符号器で符号化する方法において
、複数のラインメモリに記憶された１走査単位の画信号
を順次１つのバツフアメモに送り込み、そのバツフアメ
モリから読み出した画信号を１走査単位に冗長度抑圧符
号器で符号化することを特徴とするフアクシミリ信号符
号化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52023502A JPS6028431B2 (ja) | 1977-03-04 | 1977-03-04 | フアクシミリ信号符号化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52023502A JPS6028431B2 (ja) | 1977-03-04 | 1977-03-04 | フアクシミリ信号符号化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53108712A JPS53108712A (en) | 1978-09-21 |
| JPS6028431B2 true JPS6028431B2 (ja) | 1985-07-04 |
Family
ID=12112242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52023502A Expired JPS6028431B2 (ja) | 1977-03-04 | 1977-03-04 | フアクシミリ信号符号化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6028431B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5567272A (en) * | 1978-11-14 | 1980-05-21 | Nec Corp | Coding circuit |
-
1977
- 1977-03-04 JP JP52023502A patent/JPS6028431B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53108712A (en) | 1978-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4593324A (en) | Image data storing device | |
| JPS6028431B2 (ja) | フアクシミリ信号符号化方法 | |
| JPS5778253A (en) | Picture processing device | |
| JP3948152B2 (ja) | 画像情報回転装置 | |
| US6809834B1 (en) | Image forming apparatus | |
| JPS6028429B2 (ja) | フアクシミリ信号分割符号化装置 | |
| JPS6111845A (ja) | 印字デ−タ制御装置 | |
| JPS6028430B2 (ja) | フアクシミリ信号分割符号化装置 | |
| JP2595979B2 (ja) | 高速画像読取り装置 | |
| JPS6058628B2 (ja) | フアクシミリ信号符号化方式 | |
| JP2712414B2 (ja) | 画像記憶回路 | |
| JPH05207264A (ja) | 縦横変換用画像メモリ装置 | |
| JP3346916B2 (ja) | 画像回転装置 | |
| JPS6211101Y2 (ja) | ||
| JPS62175023A (ja) | バツフアメモリ装置 | |
| JP2917367B2 (ja) | 文字認識装置 | |
| JPS6174456A (ja) | ブロツクラインメモリ制御方式 | |
| JPS63224471A (ja) | デ−タの書き込み読み出し方式 | |
| JPS6250791A (ja) | ダイナミツク型半導体メモリ装置 | |
| JPH02272689A (ja) | 光学的文字読取装置 | |
| JPS5966758A (ja) | 情報記憶装置 | |
| JPS6130294B2 (ja) | ||
| JPS6132866B2 (ja) | ||
| JPS6346627B2 (ja) | ||
| JPS6313387B2 (ja) |