JPS6130294B2 - - Google Patents
Info
- Publication number
- JPS6130294B2 JPS6130294B2 JP56172249A JP17224981A JPS6130294B2 JP S6130294 B2 JPS6130294 B2 JP S6130294B2 JP 56172249 A JP56172249 A JP 56172249A JP 17224981 A JP17224981 A JP 17224981A JP S6130294 B2 JPS6130294 B2 JP S6130294B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- output signal
- comparator
- latch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003550 marker Substances 0.000 claims description 19
- 238000013144 data compression Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/46—Conversion to or from run-length codes, i.e. by representing the number of consecutive digits, or groups of digits, of the same kind by a code word and a digit indicative of that kind
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】
本発明はデータ圧縮記憶方式に関するものであ
る。
る。
従来の記憶装置においては送られてきたデータ
をそのまま書き込むため記憶するデータ量が増大
し、かつデータの転送に時間を要する欠点があつ
た。
をそのまま書き込むため記憶するデータ量が増大
し、かつデータの転送に時間を要する欠点があつ
た。
本発明の目的は連続する同一データフレームの
数を計数し、同一データが連続した場合には、先
にその計数した値を次にそのデータを記憶装置に
書き込み、同一データが連続した場合において記
憶するデータ量を削減することにより記憶するデ
ータ量が少くかつデータ転送時間の少ない記憶方
式を提供することにある。
数を計数し、同一データが連続した場合には、先
にその計数した値を次にそのデータを記憶装置に
書き込み、同一データが連続した場合において記
憶するデータ量を削減することにより記憶するデ
ータ量が少くかつデータ転送時間の少ない記憶方
式を提供することにある。
本発明によると入力データを一時保持するラツ
チ回路と、該ラツチ回路に保持されたデータと新
たなデータとを比較する比較器と、該比較器の一
致出力信号により計数する計数器と、記憶回路
と、前記ラツチ回路に保持されたデータと前記計
数器の計数値とを選択切り換えて前記記憶回路に
導く切換回路とを含み、連続した同一データが入
力された場合、前記比較器の一致出力信号により
前記計数器で同一データの個数をカウントし、前
記比較器が不一致出力信号を出したときに計数器
の値とその値が計数値であることを示すためにマ
ーカービツトの論理１を付加して、続いて前記ラ
ツチ回路に保持されたデータにマーカービツトの
論理０を付加して記憶回路に書き込み、連続しな
い単一のデータが入力された場合、すなわち比較
器が連続して不一致出力信号を出す場合は、前記
ラツチ回路に保持されたデータにマーカービツト
の論理０を付加して前記記憶回路に書き込むこと
を特徴とするデータ圧縮記憶方式が得られる。
チ回路と、該ラツチ回路に保持されたデータと新
たなデータとを比較する比較器と、該比較器の一
致出力信号により計数する計数器と、記憶回路
と、前記ラツチ回路に保持されたデータと前記計
数器の計数値とを選択切り換えて前記記憶回路に
導く切換回路とを含み、連続した同一データが入
力された場合、前記比較器の一致出力信号により
前記計数器で同一データの個数をカウントし、前
記比較器が不一致出力信号を出したときに計数器
の値とその値が計数値であることを示すためにマ
ーカービツトの論理１を付加して、続いて前記ラ
ツチ回路に保持されたデータにマーカービツトの
論理０を付加して記憶回路に書き込み、連続しな
い単一のデータが入力された場合、すなわち比較
器が連続して不一致出力信号を出す場合は、前記
ラツチ回路に保持されたデータにマーカービツト
の論理０を付加して前記記憶回路に書き込むこと
を特徴とするデータ圧縮記憶方式が得られる。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロツク図、
第２図は入力データの書き込みデータへの変換例
を示す図である。
第２図は入力データの書き込みデータへの変換例
を示す図である。
第１図において、本実施例は記憶する入力デー
タをのせるデータバス１０、前記入力データを一
時保持するデータラツチ回路３、データラツチ回
路３の出力信号をのせるデータラツチバス１８、
該データラツチバス１８とデータバス１０の入力
データを比較する比較回路４、該比較回路４でデ
ータラツチ回路３の出力とデータバス１０の入力
データが比較されデータが一致したことを指示す
る比較一致出力信号をのせる比較一致出力信号線
１２、同一データの連続数を計数する計数回路
２、該計数回路２の出力とデータラツチバス１８
のデータを切り換える切換回路６、前記切換回路
６の出力をのせる書き込みデータバス１４、デー
タを記憶する記憶回路７、前記信号線１２上の比
較一致出力信号により計数回路２の計数指示を行
う計数回路計数指示線１１、切換回路６に対して
切り換えを指示する切換指示線１３、記憶するデ
ータが計数値であることを示すマーカー線１６、
記憶回路７へ書き込みデータバス１４とマーカー
線１６の内容を書き込むことを指示する書き込み
指示線１５を“１”にする制御回路５、計数回路
２と制御回路５を初期化するリセツト信号をのせ
るリセツト信号線１７より構成される。
タをのせるデータバス１０、前記入力データを一
時保持するデータラツチ回路３、データラツチ回
路３の出力信号をのせるデータラツチバス１８、
該データラツチバス１８とデータバス１０の入力
データを比較する比較回路４、該比較回路４でデ
ータラツチ回路３の出力とデータバス１０の入力
データが比較されデータが一致したことを指示す
る比較一致出力信号をのせる比較一致出力信号線
１２、同一データの連続数を計数する計数回路
２、該計数回路２の出力とデータラツチバス１８
のデータを切り換える切換回路６、前記切換回路
６の出力をのせる書き込みデータバス１４、デー
タを記憶する記憶回路７、前記信号線１２上の比
較一致出力信号により計数回路２の計数指示を行
う計数回路計数指示線１１、切換回路６に対して
切り換えを指示する切換指示線１３、記憶するデ
ータが計数値であることを示すマーカー線１６、
記憶回路７へ書き込みデータバス１４とマーカー
線１６の内容を書き込むことを指示する書き込み
指示線１５を“１”にする制御回路５、計数回路
２と制御回路５を初期化するリセツト信号をのせ
るリセツト信号線１７より構成される。
データを書き込む場合あらかじめ計数回路２、
制回路路５はリセツト信号線１７上のリセツト信
号により初期化され切換回路６は制御回路５の出
力をのせる切換指示線１３によりデータラツチバ
ス１８を選択するようにしておき、又制御回路５
の出力マーカー線１６も“０”にしておく。
制回路路５はリセツト信号線１７上のリセツト信
号により初期化され切換回路６は制御回路５の出
力をのせる切換指示線１３によりデータラツチバ
ス１８を選択するようにしておき、又制御回路５
の出力マーカー線１６も“０”にしておく。
最初に送られてきたデータフレームはデータラ
ツチ回路３に保持される。次に送られてきたデー
タフレームは、先に送られたデータラツチ回路３
に保持されているデータとデータ比較回路４で比
較される。データが一致していれば比較一致出力
信号線１２上の比較一致出力信号が“１”となり
制御回路５に入力される。
ツチ回路３に保持される。次に送られてきたデー
タフレームは、先に送られたデータラツチ回路３
に保持されているデータとデータ比較回路４で比
較される。データが一致していれば比較一致出力
信号線１２上の比較一致出力信号が“１”となり
制御回路５に入力される。
制御回路５は比較一致出力信号線１２上の比較
一致出力信号が“１”であれば計数回路計数指示
線１１を“１”とし計数回路２はこの信号により
計数する。又この時制御回路５の出力書き込み指
示線１５は“０”となつておりそのデータは書き
込まれない。
一致出力信号が“１”であれば計数回路計数指示
線１１を“１”とし計数回路２はこの信号により
計数する。又この時制御回路５の出力書き込み指
示線１５は“０”となつておりそのデータは書き
込まれない。
この様にしてデータバス１０にのせられて入力
してきたデータが前のデータと一致していれば計
数回路２が計数されるだけでデータは、記憶回路
７に書き込まれない。
してきたデータが前のデータと一致していれば計
数回路２が計数されるだけでデータは、記憶回路
７に書き込まれない。
データが２個以上連続して一致した次のデータ
フレームが前のデータと一致しないことを比較回
路４が検出するとデータ比較一致出力信号線１２
上のデータ比較一致出力信号が“０”となる。
フレームが前のデータと一致しないことを比較回
路４が検出するとデータ比較一致出力信号線１２
上のデータ比較一致出力信号が“０”となる。
制御回路５はデータ比較一致出力信号が“０”
となつたことによりまず切換指示線１３により切
換回路６を計数回路２の出力側に切りかえ計数回
路２の出力を書き込みデータバス１４にのせると
ともにマーカー線１６を“１”にし書き込み指示
線１５を１”にし記憶回路７に計数回路２の計数
値とマーカービツトを書き込む。
となつたことによりまず切換指示線１３により切
換回路６を計数回路２の出力側に切りかえ計数回
路２の出力を書き込みデータバス１４にのせると
ともにマーカー線１６を“１”にし書き込み指示
線１５を１”にし記憶回路７に計数回路２の計数
値とマーカービツトを書き込む。
次に、切換指示線１３により切換回路６を、デ
ータラツチバス１８側に切り換えると同時にマー
カー線１６を“０”にし書き込み指示線１５を
“１”にし記憶回路７にデータラツチ回路３の出
力を書き込む。
ータラツチバス１８側に切り換えると同時にマー
カー線１６を“０”にし書き込み指示線１５を
“１”にし記憶回路７にデータラツチ回路３の出
力を書き込む。
同一データが連続しない場合制御回路５は、常
に切換指示線１３により切換回路６をデータラツ
チバス１８側にし、又マーカー線を“０”にしデ
ータラツチ回路３の出力の内容を常に記憶回路７
に書き込んでゆく。
に切換指示線１３により切換回路６をデータラツ
チバス１８側にし、又マーカー線を“０”にしデ
ータラツチ回路３の出力の内容を常に記憶回路７
に書き込んでゆく。
第２図は、データラツチバス１８にのせられた
入力データの記憶回路７に書き込まれるデータへ
の変換例であり、同図ａのように連続した同一デ
ータがあつた場合同図ｂの如く計数値２、３等、
マーカービツト“１”、データフレーム“Ａ”、マ
ーカービツト“０”として書き込まれる。
入力データの記憶回路７に書き込まれるデータへ
の変換例であり、同図ａのように連続した同一デ
ータがあつた場合同図ｂの如く計数値２、３等、
マーカービツト“１”、データフレーム“Ａ”、マ
ーカービツト“０”として書き込まれる。
データ圧縮記憶された内容を読み出すときは、
そのデータに付加されているマーカービツトが１
ならば、読み出した値（計数値）を記憶してお
き、次のデータを読み出し、前に記憶した計数値
の数だけデータを出力させる。またマーカービツ
トが０のときはその前のマーカービツトが０の場
合のときのみデータを出力させるようにする。
そのデータに付加されているマーカービツトが１
ならば、読み出した値（計数値）を記憶してお
き、次のデータを読み出し、前に記憶した計数値
の数だけデータを出力させる。またマーカービツ
トが０のときはその前のマーカービツトが０の場
合のときのみデータを出力させるようにする。
本発明は連続した同一データを圧縮することに
より記憶するデータが削減され又転送速度を上げ
る効果がある。
より記憶するデータが削減され又転送速度を上げ
る効果がある。
第１図は本発明の一実施例を示すブロツク図、
第２図ａ，ｂは入力データの書き込みデータへの
変換例を示す符号構成図である。 ２……計数回路、３……データラツチ回路、４
……データ比較回路、５……制御回路、６……切
換回路、７……記憶回路、１０……データバス、
１１……計数回路計数指示線、１２……比較一致
出力信号線、１３……切換指示線、１４……書き
込みデータバス、１５……書き込み指示線、１６
……マーカー線、１７……リセツト信号線、１８
……データラツチバス。
第２図ａ，ｂは入力データの書き込みデータへの
変換例を示す符号構成図である。 ２……計数回路、３……データラツチ回路、４
……データ比較回路、５……制御回路、６……切
換回路、７……記憶回路、１０……データバス、
１１……計数回路計数指示線、１２……比較一致
出力信号線、１３……切換指示線、１４……書き
込みデータバス、１５……書き込み指示線、１６
……マーカー線、１７……リセツト信号線、１８
……データラツチバス。
Claims (1)
- １ 入力データを一時保持するラツチ回路と、該
ラツチ回路に保持されたデータと新たなデータと
を比較する比較器と、該比較器の一致出力信号に
より計数する計数器と、記憶回路と、前記ラツチ
回路に保持されたデータと前記計数器の計数値と
を選択切り換えて前記記憶回路に導く切換回路と
を含み、連続した同一データが入力された場合、
前記比較器の一致出力信号により前記計数器で同
一データの個数をカウントし、前記比較器が不一
致出力信号を出したときに計数器の値とその値が
計数値であることを示すためにマーカービツトの
論理１を付加して、続いて前記ラツチ回路に保持
されたデータにマーカービツトの論理０を付加し
て記憶回路に書き込み、連続しない単一のデータ
が入力された場合、すなわち比較器が連続して不
一致出力信号を出す場合は、前記ラツチ回路に保
持されたデータにマーカービツトの論理０を付加
して前記記憶回路に書き込むことを特徴とするデ
ータ圧縮記憶方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17224981A JPS5875244A (ja) | 1981-10-28 | 1981-10-28 | デ−タ圧縮記憶方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17224981A JPS5875244A (ja) | 1981-10-28 | 1981-10-28 | デ−タ圧縮記憶方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5875244A JPS5875244A (ja) | 1983-05-06 |
| JPS6130294B2 true JPS6130294B2 (ja) | 1986-07-12 |
Family
ID=15938382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17224981A Granted JPS5875244A (ja) | 1981-10-28 | 1981-10-28 | デ−タ圧縮記憶方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5875244A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2601165A1 (fr) * | 1986-07-04 | 1988-01-08 | Const Electro Lilloise | Procede de traitement des informations selectionnees dans une banque de donnees et moyens en vue de la mise en oeuvre de ce procede. |
| JPS642152A (en) * | 1987-06-24 | 1989-01-06 | Fujitsu Ltd | File saving processing system |
| US6772280B1 (en) | 1999-06-22 | 2004-08-03 | Seiko Epson Corporation | First-in first-out storage device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54113232A (en) * | 1978-02-24 | 1979-09-04 | Hitachi Ltd | Data recording device |
-
1981
- 1981-10-28 JP JP17224981A patent/JPS5875244A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54113232A (en) * | 1978-02-24 | 1979-09-04 | Hitachi Ltd | Data recording device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5875244A (ja) | 1983-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS57169865A (en) | Picture information storage device | |
| JPS6130294B2 (ja) | ||
| JPS5816344A (ja) | デ−タ圧縮記憶装置 | |
| JPS5935260A (ja) | デ−タ圧縮書込み装置 | |
| JPS58170117A (ja) | 直列並列・並列直列変換回路 | |
| JPS573471A (en) | Decoder | |
| JPS5656068A (en) | Conversion system for number of video signal | |
| JPS5533282A (en) | Buffer control system | |
| JPS5733472A (en) | Memory access control system | |
| JPS6447133A (en) | Frame data compressing and storing device | |
| JP3193202B2 (ja) | Ｆｉｆｏ型メモリ | |
| JP2527335B2 (ja) | 高速転送方式 | |
| JPH0152955B2 (ja) | ||
| JPS641000A (en) | High speed access digital audio message system and its method | |
| SU379923A1 (ru) | в^-?О;>&ЮЗНД?? ] ЙАТЬЯТш-ГЕХШ^ИЕ^ЖЖ БИГ^ПИОТ^НА ; | |
| JPH0650478B2 (ja) | デ−タ圧縮記憶方式 | |
| SU378832A1 (ru) | Устройство ввода информации | |
| JPH0486047A (ja) | 優先処理機能付バッファ回路 | |
| JPS5855526B2 (ja) | バッファ・メモリ | |
| JPS5977557A (ja) | ビツトアクセス回路 | |
| JPS5968033A (ja) | 外部装置への出力方法 | |
| JPS6028431B2 (ja) | フアクシミリ信号符号化方法 | |
| JPS61131032A (ja) | 音声デ−タ蓄積方式 | |
| JPS6030220A (ja) | パラレル・シリアル変換器におけるデ−タ圧縮方式 | |
| JPS56157530A (en) | Order processing system |