JPS5968033A - 外部装置への出力方法 - Google Patents
外部装置への出力方法Info
- Publication number
- JPS5968033A JPS5968033A JP17785282A JP17785282A JPS5968033A JP S5968033 A JPS5968033 A JP S5968033A JP 17785282 A JP17785282 A JP 17785282A JP 17785282 A JP17785282 A JP 17785282A JP S5968033 A JPS5968033 A JP S5968033A
- Authority
- JP
- Japan
- Prior art keywords
- data
- external device
- buffer memory
- time
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/4226—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は人力装置から入力されるデータを外部装置へ出
力する外部装置への出力方法に関し、その目的とすると
ころは緩衝用メモリとタイマ管理を併用して一定時間内
に引続き入力されるデータを一括して出力することによ
り出力処理時間を短縮した外部装置への出力方法を提供
するにある。
力する外部装置への出力方法に関し、その目的とすると
ころは緩衝用メモリとタイマ管理を併用して一定時間内
に引続き入力されるデータを一括して出力することによ
り出力処理時間を短縮した外部装置への出力方法を提供
するにある。
一般に入力されるデータを外部装置へ出力する外部装置
への出力方法は出力データが発生する毎にそのデータを
外部装置に出力する方法がとられていた。このために入
力装置と外部装置とを常時片−−２−一 接続した状態に保持せねばならず、また、１つの外部装
置を複数の装置に対して共用することも困難であり、外
部装置の処理能力を十分に生かせず、出力処理に必要以
上の時間を費す等の欠点があった。
への出力方法は出力データが発生する毎にそのデータを
外部装置に出力する方法がとられていた。このために入
力装置と外部装置とを常時片−−２−一 接続した状態に保持せねばならず、また、１つの外部装
置を複数の装置に対して共用することも困難であり、外
部装置の処理能力を十分に生かせず、出力処理に必要以
上の時間を費す等の欠点があった。
本発明は上記欠点を解消したもので外部装置用に緩衝用
メモリとタイマ管理を併用することにょ９外部装置への
出力処理速度の高速化を実現するためのものであり、以
下その詳細を第１図に示した実施例によって説明する。
メモリとタイマ管理を併用することにょ９外部装置への
出力処理速度の高速化を実現するためのものであり、以
下その詳細を第１図に示した実施例によって説明する。
第１図において（１）はキーボード、通信回線、記憶装
置などの入力装置、（２）は緩衝用メモリの書込み、読
出しを管理するメモリ制御回路、（３）は出力データを
貯える緩衝用メモＩＪ、＋４）はタイマ管理を行なうタ
イマ回路、（５）は緩衝用メモ１月３）に貯えたデータ
を出力する出力制御回路、（６）はプリンタ、通信回線
、記憶装置、紙テープパンチャなどの外部装置である。
置などの入力装置、（２）は緩衝用メモリの書込み、読
出しを管理するメモリ制御回路、（３）は出力データを
貯える緩衝用メモＩＪ、＋４）はタイマ管理を行なうタ
イマ回路、（５）は緩衝用メモ１月３）に貯えたデータ
を出力する出力制御回路、（６）はプリンタ、通信回線
、記憶装置、紙テープパンチャなどの外部装置である。
入力装置（１）からデータが入力されるとメモリ制御回
路（２）は緩衝用メモ１月３）にそのデータを格納し、
Ｐ３ タイマ回路（４）に起動をかけ、データが入力される毎
にタイマ回路（４）をリセットし、最後に入力されたデ
ータから時間をタイマ回路（４）によって検出し、一定
時間経過しても人力データがない場合には出力制御回路
（５）に起動をかける。出力制御回路（５）は緩衝用メ
モリ（３）に格納されたデータを外部装置（６）に出力
する。また、緩衝用メモ１月３）は有限の容量であるか
ら緩衝用メモリ（３）の容量が一杯になった場合にはそ
の後に入力されるデータは無視されることになり、その
ことを防止するために、メモリ制御回路（２）は緩衝用
メモ１月３）に格納されたデータ蓋を検出し、緩衝用メ
モリ（３）が一杯になった場合には出力側ｆ４１回路（
５）に起動をかけて緩衝用メモリ（３）の内容を出力装
置（６）に出力し、出力し終ると再び緩衝用メモリ（３
）にデータを貯える。緩衝用メモ１月３）にデータを貯
える間外部装置（６）は他の装置に１史用できる。
路（２）は緩衝用メモ１月３）にそのデータを格納し、
Ｐ３ タイマ回路（４）に起動をかけ、データが入力される毎
にタイマ回路（４）をリセットし、最後に入力されたデ
ータから時間をタイマ回路（４）によって検出し、一定
時間経過しても人力データがない場合には出力制御回路
（５）に起動をかける。出力制御回路（５）は緩衝用メ
モリ（３）に格納されたデータを外部装置（６）に出力
する。また、緩衝用メモ１月３）は有限の容量であるか
ら緩衝用メモリ（３）の容量が一杯になった場合にはそ
の後に入力されるデータは無視されることになり、その
ことを防止するために、メモリ制御回路（２）は緩衝用
メモ１月３）に格納されたデータ蓋を検出し、緩衝用メ
モリ（３）が一杯になった場合には出力側ｆ４１回路（
５）に起動をかけて緩衝用メモリ（３）の内容を出力装
置（６）に出力し、出力し終ると再び緩衝用メモリ（３
）にデータを貯える。緩衝用メモ１月３）にデータを貯
える間外部装置（６）は他の装置に１史用できる。
叙上のように、本発明は出力すべきデータをデータ発生
毎に出力するのではなく、一時緩衝用メモリに格納し、
タイマ管理により一定時間内に次のデータが発生しない
場合に緩衝用メモリに格納されているデータを出力する
ことにより外部装置を占有する時間が短時間となり、出
力処理速度の同、ヒを実現でき、また、外部装置の占有
が短時間であるために他の装置もこの外部装置を共用で
き、外部装置の処理能力を十分に生かせる等のきわめて
大きな効果を奏する。
毎に出力するのではなく、一時緩衝用メモリに格納し、
タイマ管理により一定時間内に次のデータが発生しない
場合に緩衝用メモリに格納されているデータを出力する
ことにより外部装置を占有する時間が短時間となり、出
力処理速度の同、ヒを実現でき、また、外部装置の占有
が短時間であるために他の装置もこの外部装置を共用で
き、外部装置の処理能力を十分に生かせる等のきわめて
大きな効果を奏する。
第１図は本発明による実施例を示すブロック図である。
Claims (1)
- 外部装置への出力データを緩衝用メモリに記録し、緩衝
用メモリに記録される最後のデータから起算して時間の
経過を検出し、一定時間経過後緩衝用メモリ内のデータ
を外部装置へ出力することを特徴とする外部装置への出
力方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17785282A JPS5968033A (ja) | 1982-10-09 | 1982-10-09 | 外部装置への出力方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17785282A JPS5968033A (ja) | 1982-10-09 | 1982-10-09 | 外部装置への出力方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5968033A true JPS5968033A (ja) | 1984-04-17 |
Family
ID=16038219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17785282A Pending JPS5968033A (ja) | 1982-10-09 | 1982-10-09 | 外部装置への出力方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5968033A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6426927A (en) * | 1987-07-23 | 1989-01-30 | Nec Corp | External storage device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51110932A (en) * | 1975-03-25 | 1976-09-30 | Yokogawa Electric Works Ltd | Batsufua rejisuta |
-
1982
- 1982-10-09 JP JP17785282A patent/JPS5968033A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51110932A (en) * | 1975-03-25 | 1976-09-30 | Yokogawa Electric Works Ltd | Batsufua rejisuta |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6426927A (en) * | 1987-07-23 | 1989-01-30 | Nec Corp | External storage device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6055848B2 (ja) | 情報処理装置 | |
| JPS5968033A (ja) | 外部装置への出力方法 | |
| JPS608965A (ja) | 入出力バツフアメモリ方式 | |
| JPS55154623A (en) | Input and output control system | |
| KR0134461B1 (ko) | 스택 겸용 선입 선출 메모리 장치 | |
| JPH05210981A (ja) | 半導体記憶装置 | |
| JPS5533282A (en) | Buffer control system | |
| JPS61120260A (ja) | 順次デ−タ記憶回路のアクセス装置 | |
| JPS6360428B2 (ja) | ||
| JPH0756804A (ja) | データ記録再生装置 | |
| JPS6019023B2 (ja) | デ−タ処理装置 | |
| SU378832A1 (ru) | Устройство ввода информации | |
| JP2797836B2 (ja) | ダブルバッファメモリ方式 | |
| JP2000132498A (ja) | Ｄｍａ転送制御装置 | |
| JPH0567035A (ja) | Ｄｍａ転送におけるデータアライメント方式 | |
| JPH0241549A (ja) | データ転送方式 | |
| JPH0348542B2 (ja) | ||
| JPH0520254A (ja) | プリンタ | |
| JPH052526A (ja) | データ処理装置 | |
| JPS5854416B2 (ja) | パッフアメモリ制御方式 | |
| JPS56118159A (en) | Common storage device | |
| JPS62298836A (ja) | プログラム格納用ｒａｍ | |
| JPS60164244U (ja) | アナログ入力装置 | |
| JPH0535588A (ja) | データアクセス機構 | |
| JPH01180616A (ja) | テキストメモリへの書込方法 |