JPH06202974A - データ転送装置 - Google Patents
データ転送装置Info
- Publication number
- JPH06202974A JPH06202974A JP27612992A JP27612992A JPH06202974A JP H06202974 A JPH06202974 A JP H06202974A JP 27612992 A JP27612992 A JP 27612992A JP 27612992 A JP27612992 A JP 27612992A JP H06202974 A JPH06202974 A JP H06202974A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- transfer
- buffer
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】主記憶装置と複数の入出力制御装置との間のデ
ータ転送を行うデータ転送装置において、入出力制御装
置１台に割り当てられるデータバッファ量が一定のため
に、入出力制御装置の転送速度が、変化するとデータバ
ッファ量に過不足が生じるので、データバッファを可変
して効率的なデータ転送を行う。 【構成】複数の入出力制御装置４００，５００と時分割
で情報授受を行う手段３０７と、主記憶装置に対するリ
クエストアドレスが異ならないデータ転送要求信号を入
出力制御装置に展開する手段３０５と、主記憶装置に転
送するフォーマットに変換する手段３０６と、主記憶装
置のフォーマットに変換されたデータを一時保持してお
く入出力データバッファ３０４とを備え、入出力データ
バッファに一時保持されたデータを主記憶装置に送出す
る手段３０９と、入出力制御装置のデータ転送速度の指
示情報を出力する手段３０２と、前記入出力データバッ
ファのバッファ量を可変にする手段３０３とを有する。
ータ転送を行うデータ転送装置において、入出力制御装
置１台に割り当てられるデータバッファ量が一定のため
に、入出力制御装置の転送速度が、変化するとデータバ
ッファ量に過不足が生じるので、データバッファを可変
して効率的なデータ転送を行う。 【構成】複数の入出力制御装置４００，５００と時分割
で情報授受を行う手段３０７と、主記憶装置に対するリ
クエストアドレスが異ならないデータ転送要求信号を入
出力制御装置に展開する手段３０５と、主記憶装置に転
送するフォーマットに変換する手段３０６と、主記憶装
置のフォーマットに変換されたデータを一時保持してお
く入出力データバッファ３０４とを備え、入出力データ
バッファに一時保持されたデータを主記憶装置に送出す
る手段３０９と、入出力制御装置のデータ転送速度の指
示情報を出力する手段３０２と、前記入出力データバッ
ファのバッファ量を可変にする手段３０３とを有する。
Description
【０００１】
【産業上の利用分野】本発明は入出力制御装置と主記憶
制御装置との間のデータ転送を制御するデータ転送装置
に関する。
制御装置との間のデータ転送を制御するデータ転送装置
に関する。
【０００２】
【従来の技術】一般に、この種のデータ転送装置は、中
央処理装置からのデータ転送動作指示に従い、主記憶装
置と複数の入出力制御装置のデータ転送動作を実施する
場合に、データ転送装置にてチャネルプログラムの指示
内容を解読し、この指示内容に従ってデータ転送を行
う。
央処理装置からのデータ転送動作指示に従い、主記憶装
置と複数の入出力制御装置のデータ転送動作を実施する
場合に、データ転送装置にてチャネルプログラムの指示
内容を解読し、この指示内容に従ってデータ転送を行
う。
【０００３】従来のこの種のデータ転送装置を図５によ
り説明する。この従来例は入出力制御装置４００，５０
０のデータを主記憶装置２００に書き込む場合を示す。
り説明する。この従来例は入出力制御装置４００，５０
０のデータを主記憶装置２００に書き込む場合を示す。
【０００４】図５において、データ転送装置３００は主
記憶装置２００に格納されている転送動作指示データを
転送動作指示バッファ３０１に読み出す。転送データ要
求回路３０８は、タイミング回路３０５のタイミングに
従い、転送動作指示バッファ３０１の転送動作指示をも
とに、入出力制御装置４００，５００への転送要求デー
タとして作成する。データ転送回路３０７は、転送要求
データを入出力制御装置４００，５００へ送出し主記憶
装置２００に書き込むべきデータを読み出す。読み出さ
れたデータは、主記憶装置２００に書き込むためにフォ
ーマット変換回路３０６にてフォーマット変換される。
このフォーマット変換されたデータはタイミング回路３
０５によりタイミングを合わせて入出力データバッファ
３０４に一旦格納される。ここで入出力データバッファ
３０４は１台の入出力制御装置に割り当てられるデータ
バッファ量が一定となっていた。
記憶装置２００に格納されている転送動作指示データを
転送動作指示バッファ３０１に読み出す。転送データ要
求回路３０８は、タイミング回路３０５のタイミングに
従い、転送動作指示バッファ３０１の転送動作指示をも
とに、入出力制御装置４００，５００への転送要求デー
タとして作成する。データ転送回路３０７は、転送要求
データを入出力制御装置４００，５００へ送出し主記憶
装置２００に書き込むべきデータを読み出す。読み出さ
れたデータは、主記憶装置２００に書き込むためにフォ
ーマット変換回路３０６にてフォーマット変換される。
このフォーマット変換されたデータはタイミング回路３
０５によりタイミングを合わせて入出力データバッファ
３０４に一旦格納される。ここで入出力データバッファ
３０４は１台の入出力制御装置に割り当てられるデータ
バッファ量が一定となっていた。
【０００５】
【発明が解決しようとする課題】上述した従来のデータ
転送装置は複数の入出力制御装置一台に割り当てられる
データバッファの容量が一定なので、いずれかの入出力
制御装置の転送速度が上がると、データバッファの容量
がたりなくなったり、転送を行っていない入出力制御装
置に割り当てられたデータバッファは、全く使用されな
いという欠点がある。
転送装置は複数の入出力制御装置一台に割り当てられる
データバッファの容量が一定なので、いずれかの入出力
制御装置の転送速度が上がると、データバッファの容量
がたりなくなったり、転送を行っていない入出力制御装
置に割り当てられたデータバッファは、全く使用されな
いという欠点がある。
【０００６】本発明の目的は、各入出力制御装置に割り
当てるバッファ量を可変にする事により主記憶装置と入
出力制御装置間の効率的なデータ転送を行うことにあ
る。
当てるバッファ量を可変にする事により主記憶装置と入
出力制御装置間の効率的なデータ転送を行うことにあ
る。
【０００７】
【課題を解決するための手段】本発明のデータ転送装置
は主記憶装置と複数の入出力制御装置との間でデータ転
送を行うために前記主記憶装置から読み出す転送動作指
示情報によりデータ転送を行うデータ転送装置であっ
て、複数の入出力制御装置と時分割で情報授受を行う手
段と、前記主記憶装置への一回のアクセスで可能なデー
タ量でかつ、前記主記憶装置に対するリクエストアドレ
スが異ならないデータ転送要求信号を前記入出力制御装
置に展開する手段と、前記データ転送要求信号に従って
複数の前記入出力制御装置からのデータを読み出し前記
憶装置に転送するフォーマット変換する手段と、前記主
記憶装置のフォーマットに変換されたデータを一時保持
しておく入出力データバッファとを備えたデータ転送装
置において、前記入出力データバッファに一時保持され
たデータを前記主記憶装置に送出する手段と、前記入出
力制御装置のデータ転送速度の指示情報を出力する手段
と、この転送速度情報をもとに前記入出力制御装置一台
に割り当てる前記入出力データバッファのバッファ量を
可変にする手段とを有する。
は主記憶装置と複数の入出力制御装置との間でデータ転
送を行うために前記主記憶装置から読み出す転送動作指
示情報によりデータ転送を行うデータ転送装置であっ
て、複数の入出力制御装置と時分割で情報授受を行う手
段と、前記主記憶装置への一回のアクセスで可能なデー
タ量でかつ、前記主記憶装置に対するリクエストアドレ
スが異ならないデータ転送要求信号を前記入出力制御装
置に展開する手段と、前記データ転送要求信号に従って
複数の前記入出力制御装置からのデータを読み出し前記
憶装置に転送するフォーマット変換する手段と、前記主
記憶装置のフォーマットに変換されたデータを一時保持
しておく入出力データバッファとを備えたデータ転送装
置において、前記入出力データバッファに一時保持され
たデータを前記主記憶装置に送出する手段と、前記入出
力制御装置のデータ転送速度の指示情報を出力する手段
と、この転送速度情報をもとに前記入出力制御装置一台
に割り当てる前記入出力データバッファのバッファ量を
可変にする手段とを有する。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の第１の実施例を示すブロック図であ
る。この第１の実施例は入出力制御装置４００，５００
のデータを主記憶装置２００に書き込む場合を示す。図
１においてデータ転送装置３００は主記憶装置２００に
格納されている転送動作指示データを転送動作指示バッ
ファ３０１に読み出す。転送データ要求回路３０８は、
タイミング回路３０５のタイミングに従い、転送動作指
示バッファ３０１の転送動作指示をもとに、入出力制御
装置４００，５００への転送要求データとして作成す
る。データ転送回路３０７は、転送要求データを入出力
制御装置４００，５００へ送出し、主記憶装置２００に
書き込むべきデータを読み出す。読み出されたデータ
は、主記憶装置２００に書き込むためにフォーマット変
換回路３０６にてフォーマット変換される。入出力デー
タバッファ３０４はフォーマット変換された入出力制御
装置４００，５００の転送速度に合わせてデータを保持
する。保持されたデータは転送速度指示回路３０２、タ
イミング回路３０５、バッファ量可変回路３０３にて作
成されたアドレスに格納された後に、主記憶装置２００
に送出され書き込まれる。したがって入出力制御装置４
００，５００独自の書き込みデータの容量、転送速度に
応じて、各入出力データのバッファ量を制御し、転送効
率の良いデータ転送が行われる。
る。図１は本発明の第１の実施例を示すブロック図であ
る。この第１の実施例は入出力制御装置４００，５００
のデータを主記憶装置２００に書き込む場合を示す。図
１においてデータ転送装置３００は主記憶装置２００に
格納されている転送動作指示データを転送動作指示バッ
ファ３０１に読み出す。転送データ要求回路３０８は、
タイミング回路３０５のタイミングに従い、転送動作指
示バッファ３０１の転送動作指示をもとに、入出力制御
装置４００，５００への転送要求データとして作成す
る。データ転送回路３０７は、転送要求データを入出力
制御装置４００，５００へ送出し、主記憶装置２００に
書き込むべきデータを読み出す。読み出されたデータ
は、主記憶装置２００に書き込むためにフォーマット変
換回路３０６にてフォーマット変換される。入出力デー
タバッファ３０４はフォーマット変換された入出力制御
装置４００，５００の転送速度に合わせてデータを保持
する。保持されたデータは転送速度指示回路３０２、タ
イミング回路３０５、バッファ量可変回路３０３にて作
成されたアドレスに格納された後に、主記憶装置２００
に送出され書き込まれる。したがって入出力制御装置４
００，５００独自の書き込みデータの容量、転送速度に
応じて、各入出力データのバッファ量を制御し、転送効
率の良いデータ転送が行われる。
【０００９】次に本発明の第２の実施例を図２のブロッ
ク図により説明する。第２の実施例は主記憶装置６００
からそれぞれのデータを入出力制御装置８００，９００
に転送する場合を示している。図２においてデータ転送
装置７００は、主記憶装置６００に格納されている転送
動作指示を転送動作指示バッファ７０１に読み出す。次
にタイミング回路７０６で示された転送動作タイミング
をもとに、転送データ要求回路７０５で転送要求データ
を作成し、フォーマット変換して主記憶装置６００へ送
出する。転送要求データに従って読み出されたデータ
は、主記憶データバッファ７０４に一旦保持される。こ
の保持データは転送速度指示回路７０２、バッファ量可
変回路７０３によって作成されたアドレスに格納され
る。格納されたデータはデータ転送回路７０７にて入出
力制御装置に送出され転送される。次に第１および第２
の実施例の要部のバッファ量可変回路３０３，７０３の
構成と動作を図３，図４により説明する。図３は入出力
制御装置からの転送速度指示で一台の入出力制御装置に
割り当てられるバッファ量を可変にする回路である。デ
ータバッファ１０００は４ワード構成のレジスタファイ
ルでである。転送速度指示信号Ｊ，Ｋは入出力制御より
任意に設定できこの回路例では、論理的に“０”の時は
未使用、論理的に“１”の時は全ワードまたは２ワード
を使用する事とし、ライトアドレス制御信号ｑが論理的
に“０”の時は、フリップフロップレジスタ１００３，
１００４は２ビットカウンタとして動作し、転送動作指
示信号ＪＫを論理“１”に設定した入出力制御装置は全
ワードを使用する。また、ライトアドレス制御信号ｑが
論理的に“１”の時は入出力制御装置は２ワードづつ使
用できる。セレクタ１００１，１００２，１００６，１
００７は、ライトアドレス制御信号により選択され、デ
ータバッファ１０００のライトアドレスＯＰの作成を制
御する。この実施例において入出力制御装置からの任意
の転送速度指示でデータバッファ１０００を効率的に使
う事ができる。図４は、入出力制御装置が２台接続され
ている場合で、データバッファ２０１６は、４ワード構
成のレジスタファィルであり、ワード対応の有効フラグ
２００１，２００２，２００３，２００４で、データバ
ッファ２０１６のライトアドレスを作成している。この
回路例では、一台の入出力制御装置に割り当てるデータ
バッファのバッファ量の初期値は２ワードで転送が開始
され、タイマー２００７で一定時間経過後に信号が有効
となり、バッファ使用表示フラグ２００５，２００６の
どちらかが論理的に“０”ならば、バッファ量変換フリ
ップロップレジスタ２００８が論理的に反転され、バッ
ファ使用フラグ２００５，２００６がリセットされる。
この時一台の入出力制御装置が全ワード使用する事にな
る。次にキャリーアウト信号ｖが有効になると、バッフ
ァ量変換用のフリップフロップレジスタ２００８がリセ
ットされ、一台の入出力制御装置に割り当てられるバッ
ファ量は、２ワードづつとなる。ライトアドレス作成回
路２０１７は、図３の回路構成と同じである。このよう
に、データバッファの使用頻度に応じて、一台の入出力
制御装置に割り当てるバッファ量を可変にする事で、効
率良くバッファを使用する事ができる。
ク図により説明する。第２の実施例は主記憶装置６００
からそれぞれのデータを入出力制御装置８００，９００
に転送する場合を示している。図２においてデータ転送
装置７００は、主記憶装置６００に格納されている転送
動作指示を転送動作指示バッファ７０１に読み出す。次
にタイミング回路７０６で示された転送動作タイミング
をもとに、転送データ要求回路７０５で転送要求データ
を作成し、フォーマット変換して主記憶装置６００へ送
出する。転送要求データに従って読み出されたデータ
は、主記憶データバッファ７０４に一旦保持される。こ
の保持データは転送速度指示回路７０２、バッファ量可
変回路７０３によって作成されたアドレスに格納され
る。格納されたデータはデータ転送回路７０７にて入出
力制御装置に送出され転送される。次に第１および第２
の実施例の要部のバッファ量可変回路３０３，７０３の
構成と動作を図３，図４により説明する。図３は入出力
制御装置からの転送速度指示で一台の入出力制御装置に
割り当てられるバッファ量を可変にする回路である。デ
ータバッファ１０００は４ワード構成のレジスタファイ
ルでである。転送速度指示信号Ｊ，Ｋは入出力制御より
任意に設定できこの回路例では、論理的に“０”の時は
未使用、論理的に“１”の時は全ワードまたは２ワード
を使用する事とし、ライトアドレス制御信号ｑが論理的
に“０”の時は、フリップフロップレジスタ１００３，
１００４は２ビットカウンタとして動作し、転送動作指
示信号ＪＫを論理“１”に設定した入出力制御装置は全
ワードを使用する。また、ライトアドレス制御信号ｑが
論理的に“１”の時は入出力制御装置は２ワードづつ使
用できる。セレクタ１００１，１００２，１００６，１
００７は、ライトアドレス制御信号により選択され、デ
ータバッファ１０００のライトアドレスＯＰの作成を制
御する。この実施例において入出力制御装置からの任意
の転送速度指示でデータバッファ１０００を効率的に使
う事ができる。図４は、入出力制御装置が２台接続され
ている場合で、データバッファ２０１６は、４ワード構
成のレジスタファィルであり、ワード対応の有効フラグ
２００１，２００２，２００３，２００４で、データバ
ッファ２０１６のライトアドレスを作成している。この
回路例では、一台の入出力制御装置に割り当てるデータ
バッファのバッファ量の初期値は２ワードで転送が開始
され、タイマー２００７で一定時間経過後に信号が有効
となり、バッファ使用表示フラグ２００５，２００６の
どちらかが論理的に“０”ならば、バッファ量変換フリ
ップロップレジスタ２００８が論理的に反転され、バッ
ファ使用フラグ２００５，２００６がリセットされる。
この時一台の入出力制御装置が全ワード使用する事にな
る。次にキャリーアウト信号ｖが有効になると、バッフ
ァ量変換用のフリップフロップレジスタ２００８がリセ
ットされ、一台の入出力制御装置に割り当てられるバッ
ファ量は、２ワードづつとなる。ライトアドレス作成回
路２０１７は、図３の回路構成と同じである。このよう
に、データバッファの使用頻度に応じて、一台の入出力
制御装置に割り当てるバッファ量を可変にする事で、効
率良くバッファを使用する事ができる。
【００１０】
【発明の効果】以上説明したように本発明は転送速度指
示回路、バッファ量可変回路を設けることにより、デー
タ転送装置内の入出力データバッファ、主記憶データバ
ッファを入出力制御装置の転送速度に応じて可変にした
ので、複数の入出力制御装置からのデータを効率良く転
送するという効果を有する。また、入出力制御装置から
転送速度を指示する事により毎回の転送ごとに転送速度
を設定でき、種々の転送に対応できるという効果を有す
る。
示回路、バッファ量可変回路を設けることにより、デー
タ転送装置内の入出力データバッファ、主記憶データバ
ッファを入出力制御装置の転送速度に応じて可変にした
ので、複数の入出力制御装置からのデータを効率良く転
送するという効果を有する。また、入出力制御装置から
転送速度を指示する事により毎回の転送ごとに転送速度
を設定でき、種々の転送に対応できるという効果を有す
る。
【図１】本発明の第１の実施例のブロック図である。
【図２】本発明の第２の実施例のブロック図である。
【図３】本実施例の要部のバッファ量可変回路の回路図
である。
である。
【図４】本実施例の要部のバッファ量可変回路の回路図
である。
である。
【図５】従来のデータ転送制御装置のブロック図であ
る。
る。
２００，６００ 主記憶装置 ３００，７００ データ転送装置 ３０１，７０１ 転送動作指示回路 ３０３，７０３ バッファ量可変回路 ３０４ 入出力データバッファ ３０５，７０６ タイミング回路 ３０６，７０８ フォーマット変換回路 ３０７，７０７ データ転送回路 ４００，５００，９００ 入出力制御装置 ７０４ 主記憶データバッファ
Claims (2)
- 【請求項１】 主記憶装置と複数の入出力制御装置との
間でデータ転送を行うために前記主記憶装置から読み出
す転送動作指示情報によりデータ転送を行うデータ転送
装置であって、複数の入出力制御装置と時分割で情報授
受を行う手段と、前記主記憶装置への一回のアクセスで
可能なデータ量でかつ、前記主記憶装置に対するリクエ
ストアドレスが異ならないデータ転送要求信号を前記入
出力制御装置に展開する手段と、前記データ転送要求信
号に従って複数の前記入出力制御装置からのデータを読
み出し前記憶装置に転送するフォーマット変換する手段
と、前記主記憶装置のフォーマットに変換されたデータ
を一時保持しておく入出力データバッファとを備えたデ
ータ転送装置において、前記入出力データバッファに一
時保持されたデータを前記主記憶装置に送出する手段
と、前記入出力制御装置のデータ転送速度の指示情報を
出力する手段と、この転送速度情報をもとに前記入出力
制御装置一台に割り当てる前記入出力データバッファの
バッファ量を可変にする手段とを有する事を特徴とする
データ転送装置。 - 【請求項２】 前記主記憶装置から前記複数の入出力制
御装置へデータ転送を行う場合に、前記入出力データバ
ッファが主記憶データバッファとして動作し、バッファ
量を可変にすることを特徴とする請求項１記載のデータ
転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27612992A JPH06202974A (ja) | 1992-10-14 | 1992-10-14 | データ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27612992A JPH06202974A (ja) | 1992-10-14 | 1992-10-14 | データ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06202974A true JPH06202974A (ja) | 1994-07-22 |
Family
ID=17565195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27612992A Withdrawn JPH06202974A (ja) | 1992-10-14 | 1992-10-14 | データ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06202974A (ja) |
-
1992
- 1992-10-14 JP JP27612992A patent/JPH06202974A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06202974A (ja) | データ転送装置 | |
| JP2550705B2 (ja) | 記憶装置 | |
| JP2581144B2 (ja) | バス制御装置 | |
| JP2577604Y2 (ja) | 画像メモリ・データ演算装置 | |
| JPS6120167A (ja) | デ−タ記憶装置 | |
| JPH05204830A (ja) | 入出力制御装置 | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JP2841432B2 (ja) | データ転送装置 | |
| JPH06214939A (ja) | Ｄｍａコントローラ | |
| JPS6019023B2 (ja) | デ−タ処理装置 | |
| JPS62196729A (ja) | マイクロプログラムロ−ド方式 | |
| JPH06161945A (ja) | メモリデータ転送装置 | |
| JPH0567035A (ja) | Ｄｍａ転送におけるデータアライメント方式 | |
| JPH01219930A (ja) | 間接アドレス方式の割り込み制御回路装置 | |
| JPH02146641A (ja) | 記憶装置 | |
| JPH0520165A (ja) | システムバス制御装置 | |
| JPS6138476B2 (ja) | ||
| JPH0279149A (ja) | 記録装置のデータ転送方式 | |
| JPH01195563A (ja) | バス制御装置 | |
| JPH05159042A (ja) | 画像処理装置 | |
| JPH07134685A (ja) | コンピュータシステムおよびそのメモリデータ転送方式 | |
| JPH052551A (ja) | Ｄｍａ転送制御方式 | |
| JPS6037062A (ja) | メモリ読出し方法 | |
| JPH05134970A (ja) | データ転送制御装置 | |
| JPH05173874A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000104 |