JPS608965A - 入出力バツフアメモリ方式 - Google Patents
入出力バツフアメモリ方式Info
- Publication number
- JPS608965A JPS608965A JP11737483A JP11737483A JPS608965A JP S608965 A JPS608965 A JP S608965A JP 11737483 A JP11737483 A JP 11737483A JP 11737483 A JP11737483 A JP 11737483A JP S608965 A JPS608965 A JP S608965A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- bus
- data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｔａｌ 発明の技術分野
本発明は入出力装置を中央制御装置および主記憶装置に
至るバスに接続する入出力制御装置に係り、特にバスを
経由して入出力装置にデータが入出力される場合に、バ
スの占有時間を短縮可能とする入出カバソファメモリ方
式に関す。
至るバスに接続する入出力制御装置に係り、特にバスを
経由して入出力装置にデータが入出力される場合に、バ
スの占有時間を短縮可能とする入出カバソファメモリ方
式に関す。
（ｂｌ 従来技術と問題点
第１図は従来ある入出力制御装置の一例を示す図である
。第１図において、中央制御装置ＣＰＵおよび主記憶装
置ＭＭはバスＢＵＳにより接続され、中央制御装置ＣＰ
ＵはバスＢＵＳを介して主記憶装置ＭＭにデータを格納
し、また主記憶装置ＭＭに記憶されているデータを抽出
する。一方タイブライタ装置、或いは磁気テープ装置等
の入出力装置ＩＯは入出力制御装置ＩＯＣを介してバス
ＢＵＳに接続されている。入出力制御装置１０Ｃは制御
部ＣＴＬを具備しており、入出力装置■０からデータが
入力されるとバスＢＵＳを経由して中央制御装置ＣＰＵ
等に転送し、また中央制御装置ＣＰＵから入出力装置１
０に出力すべきデータがバスＢＵＳを経由して伝達され
ると入出力装置１０に転送する。
。第１図において、中央制御装置ＣＰＵおよび主記憶装
置ＭＭはバスＢＵＳにより接続され、中央制御装置ＣＰ
ＵはバスＢＵＳを介して主記憶装置ＭＭにデータを格納
し、また主記憶装置ＭＭに記憶されているデータを抽出
する。一方タイブライタ装置、或いは磁気テープ装置等
の入出力装置ＩＯは入出力制御装置ＩＯＣを介してバス
ＢＵＳに接続されている。入出力制御装置１０Ｃは制御
部ＣＴＬを具備しており、入出力装置■０からデータが
入力されるとバスＢＵＳを経由して中央制御装置ＣＰＵ
等に転送し、また中央制御装置ＣＰＵから入出力装置１
０に出力すべきデータがバスＢＵＳを経由して伝達され
ると入出力装置１０に転送する。
以上の説明から明らかな如く、従来ある入出力制御装置
ｒｏｃにおいては、制御部ＣＴＬが入出力装置１０から
入力されるデータを直ちにバスＢＵＳに転送し、またバ
スＢＵＳから伝達されるデータを直ちに入出力装置■０
に転送していた。従って入出力装置ＩＯに対するデータ
の入出力の際のハスＢＵＳの占有時間は入出力装置１０
のデータ入出力速度により左右されることとなる。入出
力装置ＩＯのデータ入出力速度は中央制御装置ＣＰＵ或
いは主記憶装置ＭＭに比し遥かに低速である為入出力さ
れるデータ量の割にバスＢＵＳが長時間占有されること
となり、バスＢＵＳの使用効率が低下する欠点があった
。
ｒｏｃにおいては、制御部ＣＴＬが入出力装置１０から
入力されるデータを直ちにバスＢＵＳに転送し、またバ
スＢＵＳから伝達されるデータを直ちに入出力装置■０
に転送していた。従って入出力装置ＩＯに対するデータ
の入出力の際のハスＢＵＳの占有時間は入出力装置１０
のデータ入出力速度により左右されることとなる。入出
力装置ＩＯのデータ入出力速度は中央制御装置ＣＰＵ或
いは主記憶装置ＭＭに比し遥かに低速である為入出力さ
れるデータ量の割にバスＢＵＳが長時間占有されること
となり、バスＢＵＳの使用効率が低下する欠点があった
。
（Ｃ１発明の目的
本発明の目的は、前述の如き従来ある入出力制御装置の
欠点を除去し、低速の入出力装置にデータを入出力する
場合にもバスの占有時間を短縮可能とする手段を実現す
ることに在る。
欠点を除去し、低速の入出力装置にデータを入出力する
場合にもバスの占有時間を短縮可能とする手段を実現す
ることに在る。
（ｄ＋ 発明の構成
この目的は、中央制御装置および主記憶装置を接続する
ハスに入出力装置を接続する入出力制御装置において、
前記ハスを経由して前記入出力装置に対し転送される入
出力データを蓄積する入出カバソファメモリを設けるこ
とにより達成される。
ハスに入出力装置を接続する入出力制御装置において、
前記ハスを経由して前記入出力装置に対し転送される入
出力データを蓄積する入出カバソファメモリを設けるこ
とにより達成される。
（ｅｌ 発明の実施例
以下、本発明の一実施例を図面により説明する。
第２図は本発明の一実施例による入出カバソファメモリ
方式を示す図である。なお、全図を通じて同一符号は同
一対象物を示す。第２図においては、入出力制御装置１
０Ｃには入出カバソファメモリＩＯＭが設けられている
。第２図において、入出力装置１０から中央制御装置Ｃ
ＰＵに入出カバソファメモリＩＯＭを入出力装置１０に
入出力されるデータのＭ積領域として使用する命令が入
力されると、入出力制御装置ｒｏｃの制御部ＣＴＬは中
央制御装置ＣＰＵから伝達される指令に基づき入出カバ
ソファメモリＩＯＭに設けられているハス選択用フリッ
プフロップＦをセントする。かかる状態で入出力装置Ｉ
Ｏからデータが入力されると、制御部ＣＴＬは該データ
を入出力パンツアメモリＩＯＭに蓄積する。入出カバソ
ファメモリ■０Ｍに蓄積されたデータが所定量に達する
と、バス１３ＵＳを経由して中央制御装置ＣＰＵ等に高
速で転送される。また中央制御装置ＣＰＵから入出力装
置ＩＯに出力されるデータは、バスＢＵＳを経由して入
出力制御装置１０Ｃに高速で転送され、入出カバソファ
メモリＩＯＭに蓄積される。制御部ＣＴＬは入出カバソ
ファメモリＩＯＭに蓄積されたデータを入出力装置１０
に順次出力する。
方式を示す図である。なお、全図を通じて同一符号は同
一対象物を示す。第２図においては、入出力制御装置１
０Ｃには入出カバソファメモリＩＯＭが設けられている
。第２図において、入出力装置１０から中央制御装置Ｃ
ＰＵに入出カバソファメモリＩＯＭを入出力装置１０に
入出力されるデータのＭ積領域として使用する命令が入
力されると、入出力制御装置ｒｏｃの制御部ＣＴＬは中
央制御装置ＣＰＵから伝達される指令に基づき入出カバ
ソファメモリＩＯＭに設けられているハス選択用フリッ
プフロップＦをセントする。かかる状態で入出力装置Ｉ
Ｏからデータが入力されると、制御部ＣＴＬは該データ
を入出力パンツアメモリＩＯＭに蓄積する。入出カバソ
ファメモリ■０Ｍに蓄積されたデータが所定量に達する
と、バス１３ＵＳを経由して中央制御装置ＣＰＵ等に高
速で転送される。また中央制御装置ＣＰＵから入出力装
置ＩＯに出力されるデータは、バスＢＵＳを経由して入
出力制御装置１０Ｃに高速で転送され、入出カバソファ
メモリＩＯＭに蓄積される。制御部ＣＴＬは入出カバソ
ファメモリＩＯＭに蓄積されたデータを入出力装置１０
に順次出力する。
以上の説明から明らかな如く、本実施例によれば、入出
力装置■０から入力されるデータは一旦入出力バンファ
メモリＩＯＭに蓄積された後、高速でバスＢＵＳを転送
され、また入出力装置ＩＯに出力されるデータはバスＢ
ＵＳを高速で転送されて入出力パンツアメモリＩＯＭに
蓄積される。
力装置■０から入力されるデータは一旦入出力バンファ
メモリＩＯＭに蓄積された後、高速でバスＢＵＳを転送
され、また入出力装置ＩＯに出力されるデータはバスＢ
ＵＳを高速で転送されて入出力パンツアメモリＩＯＭに
蓄積される。
従って入出カバソファメモリＩＯＭに充分な（例えば１
２８キロバイト程度の）記憶容量を具備させれば、バス
ＢＵＳの占有時間は入出力パンツアメモリＩＯＭの書込
みおよび読出し時間により定まり、低速の入出力装置Ｉ
Ｏの入出力時間に左右されない。
２８キロバイト程度の）記憶容量を具備させれば、バス
ＢＵＳの占有時間は入出力パンツアメモリＩＯＭの書込
みおよび読出し時間により定まり、低速の入出力装置Ｉ
Ｏの入出力時間に左右されない。
また第２図において、中央制御装置ＣＰＵに入出カバソ
ファメモリＩＯＭを主記憶装置ＭＭの領域の一部として
使用する命令が入力されると、入出力制御装置ＩＯＣの
制御部ＣＴＬは中央制御装置ＣＰｔＪから伝達される指
令に基づき入出力パンツアメモリＩＯＭに設けられてい
るバス選択用フリップフロップＦをリセットする。かか
る状態では、中央制御装置ＣＰＵは入出カバソファメモ
リＩＯＭを主記憶装置ＭＭの領域の一部として使用可能
となり、主記憶装置ＭＭの記憶容量が入出カバソファメ
モリＩＯＭの記憶容量だけ増加されたこととなる。なお
バス選択用フリップフロップＦがりセント状態にあり、
入出カバソファメモリＩＯＭが主記憶装置ＭＭの領域の
一部として使用中に、入出力装置■０から入出カバソフ
ァメモリＩＯＭの使用要求が中央制御装置ＣＰＵに入力
されると、中央制御装置ＣＰＵば入出カバソファメモリ
ＩＯＭを主記憶装置ＭＭの領域の一部として使用するこ
とを中止する。以後入出力装置ｒｏが入出カバソファメ
モリＩＯＭを入出力データの格納領域として使用する命
令を中央制御装置ＣＰＵに伝達すれば、入出力制御装置
ＩＯＣの制御部ＣＴＬは中央制御装置ＣＰＵの指令に基
づきハス選択用フリップフロップＦをセント状態とし、
人出カバソファメモリＩＯＭに対し入出力データを蓄積
可能とする。またハス選択用フリップフロップＦがセン
ト状態にあり、入出力装置１０が入出カバソファメモリ
■○Ｍを使用中に、中央制御装置ＣＰＵから入出力制御
装置ＩＯＣの制御部ＣＴＬに入出カバソファメモリ■○
Ｍの使用要求がバスＢＵＳを経由して伝達されると、制
御部ＣＴＬは入出力装置ＩＯに中央制御装置ＣＰＵの要
求を伝達する。その結果中央制御装置ＣＰＵは入出力装
置１０と通信が可能となる。中央制御装置ＣＰＵと通信
の結果入出力装置ＩＯが入出カバソファメモＩＪＩＯＭ
の使用を中止し、中央制御装置ＣＰＵが人出カバソファ
メモリＩＯＭを主記憶装置ＭＭの領域の一部として使用
する指令を入出力制御装置ＩＯＣに伝達すれば、ハス選
択用フリップフロップＦはリセント状態となり、中央制
御装置ＣＰＵは入出カバソファメモリＩＯＭを主記憶装
置ＭＭの領域の一部として使用可能となる。
ファメモリＩＯＭを主記憶装置ＭＭの領域の一部として
使用する命令が入力されると、入出力制御装置ＩＯＣの
制御部ＣＴＬは中央制御装置ＣＰｔＪから伝達される指
令に基づき入出力パンツアメモリＩＯＭに設けられてい
るバス選択用フリップフロップＦをリセットする。かか
る状態では、中央制御装置ＣＰＵは入出カバソファメモ
リＩＯＭを主記憶装置ＭＭの領域の一部として使用可能
となり、主記憶装置ＭＭの記憶容量が入出カバソファメ
モリＩＯＭの記憶容量だけ増加されたこととなる。なお
バス選択用フリップフロップＦがりセント状態にあり、
入出カバソファメモリＩＯＭが主記憶装置ＭＭの領域の
一部として使用中に、入出力装置■０から入出カバソフ
ァメモリＩＯＭの使用要求が中央制御装置ＣＰＵに入力
されると、中央制御装置ＣＰＵば入出カバソファメモリ
ＩＯＭを主記憶装置ＭＭの領域の一部として使用するこ
とを中止する。以後入出力装置ｒｏが入出カバソファメ
モリＩＯＭを入出力データの格納領域として使用する命
令を中央制御装置ＣＰＵに伝達すれば、入出力制御装置
ＩＯＣの制御部ＣＴＬは中央制御装置ＣＰＵの指令に基
づきハス選択用フリップフロップＦをセント状態とし、
人出カバソファメモリＩＯＭに対し入出力データを蓄積
可能とする。またハス選択用フリップフロップＦがセン
ト状態にあり、入出力装置１０が入出カバソファメモリ
■○Ｍを使用中に、中央制御装置ＣＰＵから入出力制御
装置ＩＯＣの制御部ＣＴＬに入出カバソファメモリ■○
Ｍの使用要求がバスＢＵＳを経由して伝達されると、制
御部ＣＴＬは入出力装置ＩＯに中央制御装置ＣＰＵの要
求を伝達する。その結果中央制御装置ＣＰＵは入出力装
置１０と通信が可能となる。中央制御装置ＣＰＵと通信
の結果入出力装置ＩＯが入出カバソファメモＩＪＩＯＭ
の使用を中止し、中央制御装置ＣＰＵが人出カバソファ
メモリＩＯＭを主記憶装置ＭＭの領域の一部として使用
する指令を入出力制御装置ＩＯＣに伝達すれば、ハス選
択用フリップフロップＦはリセント状態となり、中央制
御装置ＣＰＵは入出カバソファメモリＩＯＭを主記憶装
置ＭＭの領域の一部として使用可能となる。
以上の説明から明らかな如く、本実施例によれば、入出
力パンツアメモリＩＯＭは入出力装置ＩＯに対する入出
力データの蓄積領域としてのみならず、主記憶装置ＭＭ
の領域の一部としても使用される。また主記憶装置ＭＭ
の領域の一部として使用中にも入出力装置■０から入出
カバソファメモリＩＯＭの使用要求が、また入出力デー
タの蓄積領域として使用中にも中央制御装置ＣＰＵから
入出力パンツアメモリＩＯＭの使用要求が伝達可能とな
り、入出カバソファメモリＩＯＭの用途が拡大する。
力パンツアメモリＩＯＭは入出力装置ＩＯに対する入出
力データの蓄積領域としてのみならず、主記憶装置ＭＭ
の領域の一部としても使用される。また主記憶装置ＭＭ
の領域の一部として使用中にも入出力装置■０から入出
カバソファメモリＩＯＭの使用要求が、また入出力デー
タの蓄積領域として使用中にも中央制御装置ＣＰＵから
入出力パンツアメモリＩＯＭの使用要求が伝達可能とな
り、入出カバソファメモリＩＯＭの用途が拡大する。
なお、以上はあく迄本発明の一実施例に過ぎず、例えば
入出カバソファメモリ■○Ｍの記憶容量は１２８キロハ
イドに限定されぬことは言う迄も無い。
入出カバソファメモリ■○Ｍの記憶容量は１２８キロハ
イドに限定されぬことは言う迄も無い。
（ｆｌ 発明の効果
以上、本発明によれば、前記入出力制御装置において、
低速の入出力装置にデータを入出力する場合にもハスの
占有時間が大幅に短縮され、バスの使用効率が向上する
。
低速の入出力装置にデータを入出力する場合にもハスの
占有時間が大幅に短縮され、バスの使用効率が向上する
。
第１図は従来ある入出力制御装置の一例を示す図、第２
図は本発明の一実施例による入出カバ・ノファメモリ方
式を示す図である。 図において、ＢＵＳはバス、ＣＰＵは中央制御装置、Ｃ
ＴＬは制御部、Ｆはバス選択用フリップフロップ、ＩＯ
は入出力装置、ＩＯＣは入出力制御装置、ＩＯＭは入出
カバソファメモリ、ＭＭは主記憶装置、を示す。 箒 １ 凹 竿 ２ 図
図は本発明の一実施例による入出カバ・ノファメモリ方
式を示す図である。 図において、ＢＵＳはバス、ＣＰＵは中央制御装置、Ｃ
ＴＬは制御部、Ｆはバス選択用フリップフロップ、ＩＯ
は入出力装置、ＩＯＣは入出力制御装置、ＩＯＭは入出
カバソファメモリ、ＭＭは主記憶装置、を示す。 箒 １ 凹 竿 ２ 図
Claims (1)
- 【特許請求の範囲】 ＋１１ 中央制御装置および主記憶装置を接続するバス
に入出力装置を接続する入出力制御装置において、前記
バスを経由して前記入出力装置に対し入出力されるデー
タを蓄積する入出カバソファメモリを設けることを特徴
とする入出力パンツアメモリ方式。 （２） 前記入出力パンツアメモリは、前記中央制御装
置から伝達される指令により前記入出力装置に入出力さ
れるデータの蓄積領域および前記主記憶装置の領域の一
部の何れにも切替え使用可能とすることを特徴とする特
許請求の範囲第１項記載の入出カバソファメモリ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11737483A JPS608965A (ja) | 1983-06-29 | 1983-06-29 | 入出力バツフアメモリ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11737483A JPS608965A (ja) | 1983-06-29 | 1983-06-29 | 入出力バツフアメモリ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS608965A true JPS608965A (ja) | 1985-01-17 |
Family
ID=14710066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11737483A Pending JPS608965A (ja) | 1983-06-29 | 1983-06-29 | 入出力バツフアメモリ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS608965A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61265651A (ja) * | 1985-05-21 | 1986-11-25 | Fujitsu Ltd | 入出力制御装置 |
| JPS6340181A (ja) * | 1986-08-06 | 1988-02-20 | Canon Inc | 電子写真画像形成方法 |
| JP2008129473A (ja) * | 2006-11-22 | 2008-06-05 | Canon Inc | 画像形成装置 |
-
1983
- 1983-06-29 JP JP11737483A patent/JPS608965A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61265651A (ja) * | 1985-05-21 | 1986-11-25 | Fujitsu Ltd | 入出力制御装置 |
| JPH053615B2 (ja) * | 1985-05-21 | 1993-01-18 | Fujitsu Ltd | |
| JPS6340181A (ja) * | 1986-08-06 | 1988-02-20 | Canon Inc | 電子写真画像形成方法 |
| JP2008129473A (ja) * | 2006-11-22 | 2008-06-05 | Canon Inc | 画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS608965A (ja) | 入出力バツフアメモリ方式 | |
| JP2002123420A (ja) | メモリアクセス装置 | |
| JPS6040064B2 (ja) | デ−タ転送制御方式 | |
| JPH0222748A (ja) | 不揮発生メモリ制御回路 | |
| JPS61250758A (ja) | 通信制御装置 | |
| JPS6269347A (ja) | ダイレクトメモリアクセスコントロ−ラ | |
| JPS61153728A (ja) | 磁気記憶装置の高速制御方式 | |
| JPH0246967B2 (ja) | ||
| JP2000029823A (ja) | バスアクセス制御回路 | |
| JPS6095671A (ja) | 共通バス・バツフア制御方式 | |
| JPH04333950A (ja) | 情報処理システム | |
| JPS6217879Y2 (ja) | ||
| JPS6151256A (ja) | 受信デ−タ転送制御方式 | |
| JP2000132498A (ja) | Ｄｍａ転送制御装置 | |
| JPH0241549A (ja) | データ転送方式 | |
| JPS6252342B2 (ja) | ||
| JPH0486047A (ja) | 優先処理機能付バッファ回路 | |
| JPS6383854A (ja) | デ−タ転送回路 | |
| JPS5968033A (ja) | 外部装置への出力方法 | |
| JPS63268056A (ja) | バス変換装置 | |
| JPH0298764A (ja) | ファイルデータ転送制御方式 | |
| JPS6243737A (ja) | 割り込み制御方式 | |
| JPH04367059A (ja) | データ転送方式 | |
| JPS60111357A (ja) | 磁気テ−プ装置制御回路 | |
| JPH05276550A (ja) | 局データバックアップ方式 |