JPH04367059A - データ転送方式 - Google Patents

データ転送方式

Info

Publication number
JPH04367059A
JPH04367059A JP14218391A JP14218391A JPH04367059A JP H04367059 A JPH04367059 A JP H04367059A JP 14218391 A JP14218391 A JP 14218391A JP 14218391 A JP14218391 A JP 14218391A JP H04367059 A JPH04367059 A JP H04367059A
Authority
JP
Japan
Prior art keywords
bus
access
data transfer
data
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14218391A
Other languages
English (en)
Inventor
Koji Matsuoka
浩司 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14218391A priority Critical patent/JPH04367059A/ja
Publication of JPH04367059A publication Critical patent/JPH04367059A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、複数のプロセッサをバ
スを介して共有メモリに接続するバス結合マルチプロセ
ッサシステムにおいて、アドレスの転送を伴うアクセス
の起動とデータの転送を分割することによって、個々の
アクセスによるバスの占有を削減し、全体として、バス
の閉塞による待ち時間を減少させるスプリットデータ転
送バスにおけるデータ転送方式に関する。
【0002】
【従来の技術】複数のプロセッサをバスを介して共用メ
モリに接続するバス結合マルチプロセッサシステムでは
、複数のプロセッサからのアクセスがバスに集中するた
め、バスがボトルネックとなり、性能が低下してしまう
欠点が指摘されている。
【0003】この欠点を回避するため、アドレスの転送
を伴うアクセスの起動とデータの転送を分割するスプリ
ットデータ転送方式が採用されている。マルチプロセッ
サシステム用の高性能バスとしてIEEE(P896)
で企画化されつつあるFutureBus+なども、こ
のスプリットデータ転送方式に対応している。
【0004】図2(a)は、通常のアクセスによるバス
の占有を示す図であり、アクセスを起動するためのアド
レス転送およびこれに引き続くデータ転送によりバスが
占有される。図2(b)はスプリットデータ転送アクセ
スによるバスの占有を示す図である。図からも明らかな
ように、スプリットデータ転送を行うことによってバス
の占有時間を短くすることができる。
【0005】個々のアクセスによるバスの占有率を低く
抑えることによって、他系のプロセッサから行われたア
クセスが、バスが閉塞されているために生じる待ち時間
を短くすることができ、システムの性能は向上する。
【0006】
【発明が解決しようとする課題】スプリットデータ転送
バスでは、図2(b)から判るように、データの転送に
対してもバスを使用するための調停を行う。
【0007】メモリ側の都合で、データが得られる時間
が変動するため、一般的には、もう少しでデータが得ら
れるようになった時点、つまり、行おうとするバス占有
要求に対し、最も早くバスの使用が認められた場合に、
データ供給が間に合うようになった時点で、データの転
送のためにバスの占有を要求する。
【0008】このような制御を行うと、バスがある程度
以上の負荷がかかっている場合には、リードデータ転送
要求の前に他系からのアクセスが行われ、場合によって
は、例えば、大きなデータの書き込みが行う場合などに
は、リードデータの転送が待たされることになる。図2
(c)はリードデータ転送に生じた待ちを示す図である
。この結果、リードのアクセスタイムが長くなりリード
の性能が低下してしまう問題があった。
【0009】本発明の目的は、このような問題を解決し
たデータ転送方式を提供することにある。
【0010】
【課題を解決するための手段】アクセスの起動を行った
時点で、設定時間後に行われることが予定されているデ
ータ転送に対しバスを確保し、アクセスを受理する側の
都合によって、設定時間後にデータ転送を行うことがで
きなくなった場合には、予約されたバスの占有を取り消
す手段を有する。
【0011】これによって、アクセスを受理する側に問
題が生じない限り、最短の時間でデータ転送を行うこと
ができる。
【0012】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【0013】図1は実施例の構成要素を示す図である。 図1において、1はバス、2は調停手段、3は取り消し
通知線である。さらに、200はプロセッサ、300は
共有メモリである。また、調停手段2は、リングバッフ
ァ21と、現時刻ポインタ22と、リードデータポイン
タ23と、リードアクセスカウンタ24とを有している
【0014】調停手段2は、バス上のデータ転送の単位
となるデータ転送クロックで管制されており、現時刻ポ
インタ22はクロックが進むにつれリングバッファ21
上を回るようになっている。リードデータポインタ23
は、リードデータによってバスが占有されるクロック数
だけ用意されており、最初のリードデータポインタ23
はリードアクセスの起動からリードデータが得られる時
間分のクロック数だけ現時刻ポインタ22から先行する
ようになっている。アクセスを起動した時点で、リード
データポインタ23に指定されるリングバッファ21上
の領域に、リードアクセス識別子が書き込まれるように
なっている。リングバッファ21上にリードアクセス識
別子が書き込まれている場合には、バスの占有が予約さ
れていることを意味している。このリードアクセス識別
子は、現時刻ポインタ22の参照によってクリアされる
ようになっている。
【0015】プロセッサ200から、バス1を介した主
記憶(共有メモリ)300への、アクセスが行われると
、調停手段2は、各プロセッサから行われたアクセス間
で調停を行い、最も優先順位の高いアクセスから順次起
動する。アクセスを起動するに先だって、調停手段2は
、バスの状態を確認しバスが使用されている、つまり、
バスの占有が予約されている場合には、予約されたバス
の占有が完了するのを待って、アクセスを起動するため
のアドレスの転送を開始する。具体的には、現時刻ポイ
ンタ22によってリングバッファ21上にリードアクセ
ス識別子が書き込まれているかどうかを確認し、リード
アクセス識別子が書き込まれている、つまり、バスの占
有が予約されている場合には、予約されたバスの占有が
完了するのを待って、アクセスを起動する。
【0016】行うアクセスがリードアクセスの場合には
、アクセスを起動するためにアドレスの転送を行うと同
時に、リードデータポインタ23によってリードデータ
識別子を書き込み、設定時間後のバスの占有を予約する
。リードデータ識別子の書き込みと同時に新しいリード
アクセス識別子を用意する。本実施例では、リードデー
タカウンタ24の値をリードデータ識別子として使用し
ている。新しいリードデータ識別子を得るためにはリー
ドアクセスカウンタ24をインクリメントする。
【0017】行うアクセスがライトアクセスの場合には
、ライトデータを転送するためにバスを占有できるかを
確認する。つまり、現時刻ポインタ22を始点として、
ライトデータの転送に要する時間分のクロック数だけ、
リングバッファ21の内容を参照し、リードアクセス識
別子が書き込まれているかどうかを確認する。リードア
クセス識別子が書き込まれていた、つまり、既にリード
データの転送のために占有されていた場合には、次に優
先順位が高いアクセスを起動する。
【0018】以上の制御を行うことによって、共有メモ
リ300に問題がない場合には、設定時間後にデータの
転送が行われ、バスの閉塞によるリードデータの遅延は
生じない。
【0019】共有メモリ300に問題が生じた場合には
、所定時間後にデータを供給できない旨が取り消し通知
線3を介して調停手段2に通知される。このために、ア
クセス起動時にリードアクセス識別子が共有メモリ30
0に転送される。共有メモリはリードアクセス識別子を
指定して、予約されたデータ転送のバス占有を取り消す
。なお、バス上で扱われるリードアクセスはたかだか数
個なので、リードアクセス識別子は3ビットあれば十分
である。
【0020】この場合には、さらに、行おうとするバス
占有要求に対し、最も早くバスの使用が認められた場合
に、データ供給が間に合うようになった時点で、データ
の転送のためにバスの占有を調停手段2に対し要求する
【0021】
【発明の効果】本発明によると、スプリットデータ転送
バスにおけるリードアクセスタイムを短くすることがで
きシステムの性能を更に高めることができる。
【図面の簡単な説明】
【図1】本発明の構成要素を示す図である。
【図2】スプリットデータ転送を示す図である。
【符号の説明】
1  バス 2  調停手段 3  占有取消通知線 200  プロセッサ 300  メモリ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】アドレスの転送を伴うアクセスの起動とデ
    ータの転送を分割することによって、個々のアクセスに
    よるバスの占有を削減し、全体として、バスの閉塞によ
    る待ち時間を減少させるスプリットデータ転送バスにお
    いて、アクセスの起動を行った時点で、設定時間後に行
    われることが予定されているデータ転送に対しバスを確
    保し、アクセスを受理する側の都合によって、設定時間
    後にデータ転送を行うことができなくなった場合には、
    予約されたバスの占有を取り消す手段を有し、アクセス
    を受理する側に問題が生じない限り、最短の時間でデー
    タ転送が行われることを特徴とするデータ転送方式。
JP14218391A 1991-06-14 1991-06-14 データ転送方式 Pending JPH04367059A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14218391A JPH04367059A (ja) 1991-06-14 1991-06-14 データ転送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14218391A JPH04367059A (ja) 1991-06-14 1991-06-14 データ転送方式

Publications (1)

Publication Number Publication Date
JPH04367059A true JPH04367059A (ja) 1992-12-18

Family

ID=15309309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14218391A Pending JPH04367059A (ja) 1991-06-14 1991-06-14 データ転送方式

Country Status (1)

Country Link
JP (1) JPH04367059A (ja)

Similar Documents

Publication Publication Date Title
US7246188B2 (en) Flow control method to improve bus utilization in a system-on-a-chip integrated circuit
KR970001919B1 (ko) 다수의 버스간의 정보 전송 시스템 및 방법
US5574868A (en) Bus grant prediction technique for a split transaction bus in a multiprocessor computer system
US5901295A (en) Address and data bus arbiter for pipelined transactions on a split bus
US5590299A (en) Multiprocessor system bus protocol for optimized accessing of interleaved storage modules
JP2001209549A (ja) 文脈切換えを実施する装置とその方法
KR100708096B1 (ko) 버스 시스템 및 그 실행 순서 조정방법
KR20020009823A (ko) 버스 시스템 및 그 버스 중재방법
JP3027843B2 (ja) バススヌ−プ方法
JP2007172112A (ja) メモリコントローラ
JP2591502B2 (ja) 情報処理システムおよびそのバス調停方式
JP2006268753A (ja) Dma回路及びコンピュータシステム
JPH04367059A (ja) データ転送方式
US5815676A (en) Address bus arbiter for pipelined transactions on a split bus
JP3240863B2 (ja) 調停回路
JPH0844661A (ja) 情報処理装置
JP2837698B2 (ja) ダイレクト・メモリ・アクセス制御装置
JP2005316546A (ja) メモリコントローラ
EP0923031A1 (en) Method for reading data from a shared memory in a multiprocessor computer system
JP2003085125A (ja) メモリ制御器及びメモリ制御方法
JPH04133142A (ja) 共有メモリへの高速アクセス制御方法
JPH05134980A (ja) バスシステム
JPH07334455A (ja) データバス転送方法
JPH02224048A (ja) 情報処理装置
JPS62145345A (ja) 直接メモリアクセス間隔制御方式