JPH0348542B2 - - Google Patents

Info

Publication number
JPH0348542B2
JPH0348542B2 JP56155895A JP15589581A JPH0348542B2 JP H0348542 B2 JPH0348542 B2 JP H0348542B2 JP 56155895 A JP56155895 A JP 56155895A JP 15589581 A JP15589581 A JP 15589581A JP H0348542 B2 JPH0348542 B2 JP H0348542B2
Authority
JP
Japan
Prior art keywords
data
byte
transfer
bytes
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56155895A
Other languages
English (en)
Other versions
JPS5856125A (ja
Inventor
Seiichi Shimizu
Masao Koyabu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56155895A priority Critical patent/JPS5856125A/ja
Publication of JPS5856125A publication Critical patent/JPS5856125A/ja
Publication of JPH0348542B2 publication Critical patent/JPH0348542B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Memory System (AREA)

Description

【発明の詳細な説明】
本発明はデータ格納装置のデータをチヤネルを
介して主記憶装置に転送するデータ転送方法に関
する。 第1図に示すデータ処理装置において、データ
格納装置としてのデイスクDSK、磁気テープ
MT、カードCDなどのデータを中央処理装置
CPUの制御により、チヤネルCHを介して主記憶
装置MSに転送することがある。そのときスター
トIO命令によりデータ転送を開始する。チヤネ
ルアドレスワードによりチヤネルコマンドワード
が指示される。このチヤネルコマンドワードのフ
オーマツトは定められていて、書込み・読出しの
区別、データアドレス、バイトカウントを含んで
いる。 主記憶装置MSは通常4バイトを1語、16バイ
トを1つの単位としてストア動作を管理してい
る。即ち、一度のアクセスで物理的に読出され、
又は書き込まれる最小単位は16バイトである。従
つて主記憶装置に接続される周辺装置・チヤネル
等が主記憶装置に1バイトのみを書込む場合は、
その1バイトが含まれる16バイトの連続したアド
レスのデータを一旦、主記憶装置から読出す。次
いでその内の1バイトを書換えるべきデータに書
換え、次に1バイトのみが書換えられた16バイト
のデータを主記憶装置に書換える。この方式はパ
ーシヤルライトあるいは、部分書込みという名称
で従来から行われていることである。 第1図に示すチヤネルCHにはデータを一時蓄
えるレジスタDBRと、バイトマーク生成回路
BMCを有し、入出力回路からのデータにバイト
マークを付して、主記憶装置MSに送る。バイト
マークは主記憶装置の最小アクセス単位である16
バイトの内の、どのデータを書換えるかを示すた
め1バイト毎に設けられるマークである。 バイトマークBMは、第2図に示すように設け
られる。第2図に示すものはデータアドレスの境
界(16バイト境界)BDを揃えて、転送管理をし
易くしている。即ち、16バイト単位で境界BDを
実線のように定め、またデータが一点鎖線内であ
るとする。このとき16バイト単位のデータA部分
の当初バイトはデータが無いため、主記憶装置に
蓄積させる必要が無く、そのことを示すため、各
バイトデータの頭にバイトマークBM 0を付し
て置く。そして、正規データの第0バイトからバ
イトマーク中の対応するビツトが「1」となつて
B部分の第10バイトA、第11バイトB、…、第15
バイトFまでのバイトマークが「1」である。 このときバイトマークを生成する従来の第1の
手段は、バイトマーク生成用フリツプフロツプを
主記憶装置アクセス単位のバイト数分だけ(即ち
16個)データバツフアレジスタに設け、当初は初
期状態としておく。データバツフアストレージ
DBSからレジスタDBRにデータを1バイトずつ
セツトする毎に、順次フリツプフロツプをセツト
して行くことであるが、単純な論理回路ではあつ
てもフリツプフロツプの数を多数要する。 次にバイトマーク生成の第2の手段を説明す
る。主記憶装置への最小のアクセスは通常判る
し、また転送されるべきデータ数も事前に判るこ
とが多い(チヤネルのコマンドなどで指定がされ
る)。したがつて、転送開始アドレスと、転送さ
れる全データ数から終了アドレスが判ることを利
用し、その終了アドレスからどのバイトで終わる
かが判るので、バイトマークを作成することが可
能である。この場合の制御としては、全データ数
を何らかのレジスタに格納し、主記憶装置にデー
タが転送される毎に、転送されたバイト数を減算
し、バイト数が16バイト若しくは1ワード以下に
なつた時に、特別にバイトマークを作成するとい
うことが考えられる。例えば主記憶装置に対する
チヤネルとのデータ転送バス幅を4バイトとす
る。残余カウンタということで全データバイト数
を記憶しておく。最初の先頭アドレスにより、最
初に転送されるべきデータが1ワード(4バイト
中)のどこから始まるかが判るので、バイトマー
クを作成し、同時に主記憶装置に転送する。転送
時に残余カウンタから転送されたバイト数を減算
する。次の1ワード(4バイト)を転送する際
に、残余バイトカウンタを見る。残余カウンタが
4バイト以上を示していれば、バイトマークは
1111に自ずと決定される。以後はこのように主記
憶装置に転送される毎にバイトマーク1111を主記
憶装置に送る。そして残余バイトカウンタが4バ
イト以下になつた時には、例えば3を示す時は
1110の、2を示す時は1100の、1を示す時は1000
のバイトマークを送る。以上に示す従来技術は、
何れも転送すべきデータに対し、予めバイトマー
クを生成しておき、バイトマーク付きデータの全
体を得てから、主記憶装置に転送することであ
る。 このような方法はハード量が少なくて、一見便
利な手法である。しかし、この場合は、転送され
るデータ量が予め判つている必要がある。入出力
系のデータ転送の場合は、データ転送量が場合に
より、端末や入出力装置から一方的にデータが送
られる場合があり、転送量も常に一定では無い。
転送量が端末側で把握できる場合ならば、上記手
法は有効であるが、必ずしもそうでは無い場合が
ある。また端末で何らかの処理を行いながら、そ
の処理結果を転送する場合もあり、その時はデー
タ転送量は把握できない。この手法は転送量が判
るときは良いが、判らない処理も現実に存在し、
その場合は対処できない。 本発明の目的は、データ転送量が予め把握でき
ない時でも、転送すべきデータの1単位毎にバイ
トマークを作成し、次いで前記1単位毎のバイト
マーク付きデータの転送を行うことを繰り返すデ
ータ転送方法を提供することにある。 以下図面に示す本発明の実施例について説明す
る。また以下の実施例においてはバイトマークを
付ける単位を1バイトとした場合について説明す
る。主記憶装置へのアクセス単位が16バイトの場
合を想定し、16バイト総てのデータが書換えられ
るのでは無く、16バイトのうちの一部が書換えら
れる時に、どのデータが書換えられるかを示すバ
イトマークを本発明は生成する。バイトマークは
16バイトの各バイト毎に1ビツト用意され、本例
では16バイトのためバイトマークは全体で16ビツ
トである。入出力装置から16バイトのデータをチ
ヤネルが読出し、バイトマークで示される部分を
書込むべきデータに書換えて、書換えられたデー
タを主記憶装置に書込むものとする。この方式は
パーシヤルライトあるいは部分書込みという方式
で従来から行われているものである。一般的には
バツフアが1バイトずつアドレス指定によりMバ
イト格納できるものとする。それらデータをNバ
イトを一単位としてバツフアの最初のアドレスか
ら一単位毎にL回に分けて主記憶装置に転送す
る。ここでNはMを整数Lで割つた値をいう。 第3図は本発明によるバイトマーク付きデータ
の転送方法を示す一実施例の構成ブロツク図であ
る。第3図において、DABはデータアドレスバ
ツフアで、DAB1には入出力装置とのデータ転
送開始前に、転送されるデータの先頭アドレスが
セツトされる。バツフアDAB2はバツフアDAB
1のデータについて転送を受け、且つ4ビツトの
カウンタが付属されていて、カウント値即ち、ア
ドレスが更新される。それはデータバツフアスト
レージDBSからデータバツフアレジスタDBR0
〜DBR3に1バイト単位でのデータをセツトす
る毎に1つずつ更新されるから、そのデータをバ
ツフアDAB2に格納することである。ビツトカ
ウンタの処理を+1または−1とすることは、前
進読出のときに+1、後退読出しのときに−1と
する。 最初、DAB1に転送されるべきデータの先頭
アドレスがセツトされる。前記先頭アドレスは
DAB2にも格納される。次にデータバツフアス
トレージDBSから主記憶装置MSへの転送用レジ
スタであるDBR0〜DBR3にデータが転送され
る。そのデータは1バイト毎である。DBR0に
は16バイトの内(全域16バイトを0〜Fとする)
0〜3が、DBR1には4〜7が、DBR2には8
〜Bが、DBR3にはC〜Fが格納される。格納
は前述した通り1バイト毎に格納される。その格
納のタイミングで、DAB2の内容が+1される
(この例では、前進読出しとする)。したがつてバ
ツフアDAB2は、DBRにデータの格納が完了さ
れた時にはデータの末尾のアドレスを示すことと
なる。 DBR0〜DBR3は何れも4バイトである。上
記格納時には、DBR0〜DBR3の総てのバイト
にわたつてデータが格納されるとは限らない。例
えば、或る一連のデータ転送が100バイトあると
すると、その100バイトのデータを主記憶装置に
転送するに当たり、一番最初の主記憶装置へのデ
ータ転送は16バイトとは限らない。つまり前述し
たとおり、主記憶装置のアクセス単位は16バイト
単位であり、その16バイト境界と一致するとき
は、DBR0にデータが総て入るが、一致しない
ときは途中からデータが格納されるのである。 以下の説明では、主記憶装置とチヤネル装置と
のデータ転送バス幅は4バイトの場合を想定して
いる。前述したとおり、DBR0に格納されたデ
ータ(0〜3バイト目)が主記憶装置に転送され
た後に、DBR1(4〜7バイト目)のデータが
DBR0にシフトされデータが主記憶装置に転送
される。この4バイトの転送時に並行してバイト
マークが主記憶装置に転送される。したがつて4
バイト転送される毎にバイトマークが4バイト分
(即ち4ビツト)転送される。 WC(ワードカウンタ)は16バイトのデータの
内、現在転送されているデータが何ワード(1ワ
ードは4バイトとする)目かを示すカウンタで、
4バイトのデータが転送される毎にカウントアツ
プ(前進読出しの場合)される。 なおバイトマークはBMC(バイトマーク生成回
路)により作成される。前記BMG(バイトマー
ク生成回路)はWCの値(即ち、今何ワードが転
送されたか)と、DAB1の値(16バイトデータ
の境界内でデータが格納されているものの内の先
頭アドレス)と、DAB2(16バイトデータの境
界内でデータが格納されているバイトの最終アド
レス)とから、次頁の真理値表を使用して求めて
行く。真理値表の中でバイトマーク0123Pとは、
0123で示す4ビツトのバイトマークが生成され、
そのバイトマークにパリテイチエツクビツトPを
付して主記憶装置に伝送する。
【表】
〔発明の効果〕
従来はデータ転送のためバイトマークを生成す
るとき、転送データが揃つたとき、全データにバ
イトマークを生成してバイトマーク付きデータと
してから転送していたが、本発明によると、転送
すべきデータ列をバツフアに格納したとき、現在
転送すべきデータ単位毎にバイトマークを付け、
その都度転送することを繰り返すから、転送すべ
きデータ量が大きい場合でも、小さい場合でも、
転送データの最小単位毎のバイトマークを生成す
ることができる。
【図面の簡単な説明】
第1図はデータ処理装置の構成例を示す図、第
2図は主記憶装置とバイトマークの説明図、第3
図は本発明の実施例の構成を示す図である。 CPU……中央処理装置、CH……チヤネル、
MS……主記憶装置、DBS……データバツフアス
トレージ、DBR……データバツフアレジスタ、
BMG……バイトマーク生成回路、WC……ワー
ドカウンタ、DAB……データアドレスバツフア。

Claims (1)

  1. 【特許請求の範囲】 1 データを格納装置からチヤネル装置を介して
    主記憶装置にデータを転送するデータ転送方法に
    おいて、 前記チヤネル装置は、 データ格納装置からのデータ列を格納し、前記
    格納したデータ列を主記憶装置に出力するMバイ
    トからなる転送用データバツフアと、 該転送用データバツフアに格納され主記憶装置
    に最初に転送されるべきデータについて、主記憶
    装置のアドレスの一部であり、転送用データバツ
    フア内で前記データが何処に格納されたかを示す
    アドレスを格納する第1のレジスタと、 前記転送用データバツフアに格納され主記憶装
    置に最後に転送されるべきデータについて、主記
    憶装置のアドレスの一部であり、転送用データバ
    ツフア内で前記データが何処に格納されたかを示
    すアドレスを格納する第2のレジスタと、 データ転送の当初においてクリアされていて、
    前記転送用データバツフアから主記憶装置に一単
    位のデータが転送される時に、歩進するカウンタ
    と、 前記第1のレジスタに格納されたアドレスと、
    第2のレジスタに格納されたアドレスと、カウン
    タの値とにより、現在転送すべき一単位のデータ
    中の何処の位置に前記データ列のデータが在るか
    を判別し、在つた場合には当該位置にバイトマー
    クを生成するバイトマーク生成回路とを有し、 前記データ格納装置からのデータ列を前記転送
    用データバツフアに格納する時に、前記第1のレ
    ジスタと、第2のレジスタとに前記各アドレスを
    格納し、 次に前記転送用データバツフアの最初のアドレ
    スから前記格納したデータををNバイト(NはM
    を整数Lで割つた値)を一単位として、バツフア
    の最初のアドレスから一単位毎、L回に分けて主
    記憶装置に転送するため、一単位のデータの転送
    を行う毎に、前記バイトマークの生成回路による
    バイトマークを生成し、 次にバイトマーク付きの一単位のデータを主記
    憶装置へ転送し、前記カウンタを歩進すること を特徴とするデータ転送方法。
JP56155895A 1981-09-30 1981-09-30 バイトマ−ク生成方式 Granted JPS5856125A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56155895A JPS5856125A (ja) 1981-09-30 1981-09-30 バイトマ−ク生成方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56155895A JPS5856125A (ja) 1981-09-30 1981-09-30 バイトマ−ク生成方式

Publications (2)

Publication Number Publication Date
JPS5856125A JPS5856125A (ja) 1983-04-02
JPH0348542B2 true JPH0348542B2 (ja) 1991-07-24

Family

ID=15615846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56155895A Granted JPS5856125A (ja) 1981-09-30 1981-09-30 バイトマ−ク生成方式

Country Status (1)

Country Link
JP (1) JPS5856125A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2594423B2 (ja) * 1985-09-02 1997-03-26 三菱電機株式会社 産業用ロボツトの制御装置
JPS631688A (ja) * 1986-06-19 1988-01-06 三菱電機株式会社 ロボツト制御装置

Also Published As

Publication number Publication date
JPS5856125A (ja) 1983-04-02

Similar Documents

Publication Publication Date Title
US4031515A (en) Apparatus for transmitting changeable length records having variable length words with interspersed record and word positioning codes
JPS63163930A (ja) アライメント補正方式
ES8606696A1 (es) Sistema de ordenador digital
JPH0348542B2 (ja)
JPH03244059A (ja) Dmaコントローラ
GB1008775A (en) Asynchronous digital computer
JP3190847B2 (ja) データ転送制御装置
JPS5953579B2 (ja) 文字圧縮装置
JP2702943B2 (ja) 半導体記憶装置
JPS59104800A (ja) 画像メモリのパリテイ・チエツク方式
JPS6349809B2 (ja)
SU752318A1 (ru) Мультиплексный канал
JPH06266612A (ja) Dmaコントローラ
JPH011334A (ja) 誤り訂正装置
JP3114177B2 (ja) エラー訂正回路
JP2772192B2 (ja) 入出力処理装置
JPH0133848B2 (ja)
JPS6235148B2 (ja)
JPH0567035A (ja) Dma転送におけるデータアライメント方式
JPS6047626B2 (ja) デ−タ・バッファ制御方式
JP2552025B2 (ja) データ転送方式
JPS5917447B2 (ja) デ−タチヤネル装置
JPS59167734A (ja) ダイレクト・メモリ・アクセス制御方式
JPS6145260B2 (ja)
JPS6051952A (ja) パリティ検査方式