JPS6145260B2 - - Google Patents
Info
- Publication number
- JPS6145260B2 JPS6145260B2 JP56094397A JP9439781A JPS6145260B2 JP S6145260 B2 JPS6145260 B2 JP S6145260B2 JP 56094397 A JP56094397 A JP 56094397A JP 9439781 A JP9439781 A JP 9439781A JP S6145260 B2 JPS6145260 B2 JP S6145260B2
- Authority
- JP
- Japan
- Prior art keywords
- bits
- unpacking
- bit
- information
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 238000012546 transfer Methods 0.000 description 17
- 238000012545 processing Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 101100024638 Caenorhabditis elegans mtm-3 gene Proteins 0.000 description 6
- 101000711846 Homo sapiens Transcription factor SOX-9 Proteins 0.000 description 5
- 102100034204 Transcription factor SOX-9 Human genes 0.000 description 5
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 4
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 4
- 101100421135 Caenorhabditis elegans sel-5 gene Proteins 0.000 description 3
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 2
- 101100232371 Hordeum vulgare IAT3 gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
Description
【発明の詳細な説明】
本発明は、データ処理システムに用いられるア
ンパツク回路に関する。
ンパツク回路に関する。
画像処理システムにおいて、外部記憶装置（例
えば磁気デイスク、磁気テープを用いたもの）に
フアイルされた画像デーダを画像記憶装置に移す
場合、一旦主メモリにバツフアリングし、ソフト
ウエアによつてアンパツク処理を行なつていた。
しかるにアンパツク処理は、従来ソフトウエアに
よつて行なつていた。しかるに、画像処理におい
ては扱うデータ量が膨大であるため、画像データ
の転送へのソフトウエアの介入が、転送効率の低
下を招くという問題があつた。
えば磁気デイスク、磁気テープを用いたもの）に
フアイルされた画像デーダを画像記憶装置に移す
場合、一旦主メモリにバツフアリングし、ソフト
ウエアによつてアンパツク処理を行なつていた。
しかるにアンパツク処理は、従来ソフトウエアに
よつて行なつていた。しかるに、画像処理におい
ては扱うデータ量が膨大であるため、画像データ
の転送へのソフトウエアの介入が、転送効率の低
下を招くという問題があつた。
本発明の目的は転送効率をよくすることができ
るアンパツク回路を提供することにある。
るアンパツク回路を提供することにある。
第１図乃至手第５図はアンパツク処理の一例を
示したものである。まず第１図は１ワード１６ビ
ツトの情報を１ビツト毎に分割し、アンパツク処
理したもので、最上位ビツド「Ａ」は、最下位ビ
ツトが「Ａ」で第０ビツト目乃至第14ビツト目が
「０」である16ビツトの情報にアンパツクされ
る。また次のビツト「Ｂ」は、最下位ビツトが
「Ｂ」で第０ビツト乃至第14ビツト目が「０」で
ある16ビツトの情報にアンパツクされる。以下同
様に処理され、最下位ビツト「Ｐ」は、最下位ビ
ツトが「Ｐ」で第０ビツト目乃至第14ビツト目が
「０」である16ビツドの情報にアンパツクされ
る。従つて１ワード16ビツトの情報を１ビツト分
割のアンパツク処理を施すと16ワードの領域が必
要となる。
示したものである。まず第１図は１ワード１６ビ
ツトの情報を１ビツト毎に分割し、アンパツク処
理したもので、最上位ビツド「Ａ」は、最下位ビ
ツトが「Ａ」で第０ビツト目乃至第14ビツト目が
「０」である16ビツトの情報にアンパツクされ
る。また次のビツト「Ｂ」は、最下位ビツトが
「Ｂ」で第０ビツト乃至第14ビツト目が「０」で
ある16ビツトの情報にアンパツクされる。以下同
様に処理され、最下位ビツト「Ｐ」は、最下位ビ
ツトが「Ｐ」で第０ビツト目乃至第14ビツト目が
「０」である16ビツドの情報にアンパツクされ
る。従つて１ワード16ビツトの情報を１ビツト分
割のアンパツク処理を施すと16ワードの領域が必
要となる。
次に第２図は１ワード16ビツトの情報を２ビ毎
に分割し、アンパツク処理したもので、最上位の
２ビツト「AB」は、最下位の２ビツトが「AB」
で第０ビツト目乃至第13ビツト目が「０」である
16ビツトの情報にアンパツクされる。以下同様に
処理され、最下位の２ビツト「OP」は最下位の
２ビツトが「OP」で第０ビツト目乃至第13ビツ
ト目が「０」である16ビツトの情報にアンパツク
される。従つて、１ワード16ビツトの情報を２ビ
ツト分割のアンパツク処理を施すと８ワードの領
域が必要となる。
に分割し、アンパツク処理したもので、最上位の
２ビツト「AB」は、最下位の２ビツトが「AB」
で第０ビツト目乃至第13ビツト目が「０」である
16ビツトの情報にアンパツクされる。以下同様に
処理され、最下位の２ビツト「OP」は最下位の
２ビツトが「OP」で第０ビツト目乃至第13ビツ
ト目が「０」である16ビツトの情報にアンパツク
される。従つて、１ワード16ビツトの情報を２ビ
ツト分割のアンパツク処理を施すと８ワードの領
域が必要となる。
第３図は１ワード16ビツトの情報を４ビツト毎
に分割し、アンパツク処理したもので、その原理
は上記と同じであるので説明は省略するが、この
４ビツト分割のアンパツク処理を施すと４ワード
の領域が必要となる。第４図は１ワード16ビツド
の情報を８ビツト毎に分割しアンパツク処理した
もので、その原理は上記と同じであるのでこれも
説明は省略するが、この８ビツト分割のアンパツ
ク処理を施すと２ワードの領域が必要となる。第
５図は１ワード16ビツトの情報を16ビツトに分割
（この場合は分割ゼロ）した場合であり、原デー
タがそのまま記憶される。
に分割し、アンパツク処理したもので、その原理
は上記と同じであるので説明は省略するが、この
４ビツト分割のアンパツク処理を施すと４ワード
の領域が必要となる。第４図は１ワード16ビツド
の情報を８ビツト毎に分割しアンパツク処理した
もので、その原理は上記と同じであるのでこれも
説明は省略するが、この８ビツト分割のアンパツ
ク処理を施すと２ワードの領域が必要となる。第
５図は１ワード16ビツトの情報を16ビツトに分割
（この場合は分割ゼロ）した場合であり、原デー
タがそのまま記憶される。
画像処理では、画像を各画素に分解し、各画素
の情報を１単位として扱う。しかるに、各画素の
情報は、１ワードのビツト数よりも少いビツト数
で表わされることが多い。そこで、画像メモリで
は、各画素の情報を１ワードに記憶するが、主メ
モリや外部記憶装置への画像情報の蓄積に際して
パツクを行なうのが一般的である。逆に、外部記
憶装置から画像メモリに画像情報を転送する際に
は、アンパツクが行なわれる。従つて、第６図ａ
に示すようにパツクされた状態の画像情報を、ア
ンパツクして画像メモリ内に写すと第３図に示し
た原理により第６図ｂに示すようになる。
の情報を１単位として扱う。しかるに、各画素の
情報は、１ワードのビツト数よりも少いビツト数
で表わされることが多い。そこで、画像メモリで
は、各画素の情報を１ワードに記憶するが、主メ
モリや外部記憶装置への画像情報の蓄積に際して
パツクを行なうのが一般的である。逆に、外部記
憶装置から画像メモリに画像情報を転送する際に
は、アンパツクが行なわれる。従つて、第６図ａ
に示すようにパツクされた状態の画像情報を、ア
ンパツクして画像メモリ内に写すと第３図に示し
た原理により第６図ｂに示すようになる。
アンパツクを行なう機能を備えた画像処理シス
テムは例えば第７図に示すように構成される。即
ち、デイスプレイ装置（CRT）５の結合された
画像メモリ４と外部メモリ６に結合された主メモ
リ２との間にメモリ間転送モジユール（MTM）
３が設けられている。MTM３は、中央処理装置
（CPU）１から第８図に示すようにコマンドブロ
ツクが与えられると、これにより起動されて主メ
モリ２と画像メモリ４との間のデータ転送の制御
を行なう。
テムは例えば第７図に示すように構成される。即
ち、デイスプレイ装置（CRT）５の結合された
画像メモリ４と外部メモリ６に結合された主メモ
リ２との間にメモリ間転送モジユール（MTM）
３が設けられている。MTM３は、中央処理装置
（CPU）１から第８図に示すようにコマンドブロ
ツクが与えられると、これにより起動されて主メ
モリ２と画像メモリ４との間のデータ転送の制御
を行なう。
第８図に示したコマンドブロツクCMD１〜７
のうち、CMD１はアンパツク指示と、アンパツ
クのビツト数（何ビツトずつに分割するか）を示
す。また、CMD２、CMD３は主メモリの先頭ア
ドレスを示す。さらに、CMD４、CMD５は画像
メモリの先頭アドレス、即ちアンパツクされた画
像情報を書き込むべき領域の先頭アドレスを示
す。また、CMD６、CMD７は転送語長を指示す
る。
のうち、CMD１はアンパツク指示と、アンパツ
クのビツト数（何ビツトずつに分割するか）を示
す。また、CMD２、CMD３は主メモリの先頭ア
ドレスを示す。さらに、CMD４、CMD５は画像
メモリの先頭アドレス、即ちアンパツクされた画
像情報を書き込むべき領域の先頭アドレスを示
す。また、CMD６、CMD７は転送語長を指示す
る。
以下の説明では、主メモリの１ワードは16ビツ
ト、画像メモリの１画素は４ビツトとする。外部
メモリ６から画像メモリ４に画像情報を転送する
場合、従来の方法では、まず外部メモリ６から主
メモリ２の所定のアドレス（Ａ番地とする）へ１
ワード（16ビツト）のデータが読み出される。こ
のデータは４ビツト単位にパツクされているた
め、そのまま画像メモリ４に転送することはでき
ない。そこで、ソフトウエアにより第６図に示す
ように、Ａ番地に記憶されているデータ（ソース
データ）を読込んで12ビツト右シフト（LSB側へ
向けてシフト）し、MSB側12ビツトをＯマスク
したものをＢ番地へ書き込み、またソースデータ
を８ビツト右シフトし、MSB側12ビツトをＯマ
スクしたものを（Ｂ＋１）番地に書き込み、さら
にソースデータを４ビツト右シフトし、MSB側
12ビツトをＯマスクしたものを（Ｂ＋２）番地に
書き込み、またソースデータのMSB側12ビツト
をＯマスクしたものを（Ｂ＋３）番地に書き込
む。以下、（Ａ＋１）番地、（Ａ＋２）番地……
（Ａ＋Ｎ）番地に記憶されているソースデータ
を、上記と同様にして４ビツトずつに分け、（Ｂ
＋４）〜（Ｂ＋７）番地、（Ｂ＋８）〜（Ｂ＋
11）番地、……（Ｂ＋4N）〜（Ｂ＋４（Ｎ＋
１）−１）番地に書き込む。このようにして、Ｂ
〜（Ｂ＋４（Ｎ＋１）−１）番地に書き込まれた
アンパツク情報を、予めセツトされている上記コ
マンド情報に従い、MTM３が画像メモリ４の希
望のアドレス（CMD４、CMD５により先頭アド
レスが指定される）に順次転送する。このために
は第１０図に示すように、もともと外部メモリ６
内には16ビツトに収まつていた情報を転送するの
に、第１０図に示すように、主メモリ２から読み
込みＲ、画像メモリ４に書き込むＷ動作を４回ず
つ繰返さなければならず、転送に長時間を要する
という間題があつた。
ト、画像メモリの１画素は４ビツトとする。外部
メモリ６から画像メモリ４に画像情報を転送する
場合、従来の方法では、まず外部メモリ６から主
メモリ２の所定のアドレス（Ａ番地とする）へ１
ワード（16ビツト）のデータが読み出される。こ
のデータは４ビツト単位にパツクされているた
め、そのまま画像メモリ４に転送することはでき
ない。そこで、ソフトウエアにより第６図に示す
ように、Ａ番地に記憶されているデータ（ソース
データ）を読込んで12ビツト右シフト（LSB側へ
向けてシフト）し、MSB側12ビツトをＯマスク
したものをＢ番地へ書き込み、またソースデータ
を８ビツト右シフトし、MSB側12ビツトをＯマ
スクしたものを（Ｂ＋１）番地に書き込み、さら
にソースデータを４ビツト右シフトし、MSB側
12ビツトをＯマスクしたものを（Ｂ＋２）番地に
書き込み、またソースデータのMSB側12ビツト
をＯマスクしたものを（Ｂ＋３）番地に書き込
む。以下、（Ａ＋１）番地、（Ａ＋２）番地……
（Ａ＋Ｎ）番地に記憶されているソースデータ
を、上記と同様にして４ビツトずつに分け、（Ｂ
＋４）〜（Ｂ＋７）番地、（Ｂ＋８）〜（Ｂ＋
11）番地、……（Ｂ＋4N）〜（Ｂ＋４（Ｎ＋
１）−１）番地に書き込む。このようにして、Ｂ
〜（Ｂ＋４（Ｎ＋１）−１）番地に書き込まれた
アンパツク情報を、予めセツトされている上記コ
マンド情報に従い、MTM３が画像メモリ４の希
望のアドレス（CMD４、CMD５により先頭アド
レスが指定される）に順次転送する。このために
は第１０図に示すように、もともと外部メモリ６
内には16ビツトに収まつていた情報を転送するの
に、第１０図に示すように、主メモリ２から読み
込みＲ、画像メモリ４に書き込むＷ動作を４回ず
つ繰返さなければならず、転送に長時間を要する
という間題があつた。
本発明はアンパツクおよびアンパツクされたデ
ータの転送を速やかに行なうことができるアンパ
ツク回路を提供するもので、このようなアンパツ
ク回路は例えばMTM３内に設けられる。第９図
はアンパツク回路UCを内蔵したMTM３の概要を
示すもので、このMTM３はアンパツク回路
UC′のほかにデータレジスタDRを備えている。
第９図に示すMTM３は、予めセツトされている
コマンド情報に従い、主メモリ２のＡ番地に記憶
されているソースデータを読み出してデータレジ
スタDRにセツトする。次にデータレジスタDRの
内容を、アンパツク回路UCを通して画像メモリ
４に書き込む。以下、主メモリ２の（Ａ＋１）〜
（Ａ＋Ｎ）番地に記憶されているソースデータの
１番地分ずつ（16ビツトずつ）について上記と同
様の操作が繰返される。従つて、外部メモリ６に
16ビツトで収まつていた画像情報の転送は、第１
１図に示すように、主メモリ２の読出しＲを１
回、画像メモリ４への書き込みＷを４回行なえば
完了する。このため、ソフトウエアの処理が不要
となり、転送時間が短縮される。
ータの転送を速やかに行なうことができるアンパ
ツク回路を提供するもので、このようなアンパツ
ク回路は例えばMTM３内に設けられる。第９図
はアンパツク回路UCを内蔵したMTM３の概要を
示すもので、このMTM３はアンパツク回路
UC′のほかにデータレジスタDRを備えている。
第９図に示すMTM３は、予めセツトされている
コマンド情報に従い、主メモリ２のＡ番地に記憶
されているソースデータを読み出してデータレジ
スタDRにセツトする。次にデータレジスタDRの
内容を、アンパツク回路UCを通して画像メモリ
４に書き込む。以下、主メモリ２の（Ａ＋１）〜
（Ａ＋Ｎ）番地に記憶されているソースデータの
１番地分ずつ（16ビツトずつ）について上記と同
様の操作が繰返される。従つて、外部メモリ６に
16ビツトで収まつていた画像情報の転送は、第１
１図に示すように、主メモリ２の読出しＲを１
回、画像メモリ４への書き込みＷを４回行なえば
完了する。このため、ソフトウエアの処理が不要
となり、転送時間が短縮される。
第１２図は本発明の一実施例に係るアンパツク
回路を示し、第１３図は第１２図のアンパツク回
路の入力データのビツトを切換えるための信号の
値を示す。
回路を示し、第１３図は第１２図のアンパツク回
路の入力データのビツトを切換えるための信号の
値を示す。
MTM３内にセツトされているCMD１の内容に
よつてイネーブル信号E0〜E3およびシフトコン
トロール信号ＳA〜ＳCの内容がそれぞれ第１３図
に示されているように変わる。そしてこれに伴つ
て、選択信号発生回路（シフト回路）SGの出力
である選択信号S0〜S3の内容が、それぞれ第１３
図に示されているように変る。S0〜S3の内容がカ
ウンタCCの出力N0〜N3の内容に等しいことを意
味する。
よつてイネーブル信号E0〜E3およびシフトコン
トロール信号ＳA〜ＳCの内容がそれぞれ第１３図
に示されているように変わる。そしてこれに伴つ
て、選択信号発生回路（シフト回路）SGの出力
である選択信号S0〜S3の内容が、それぞれ第１３
図に示されているように変る。S0〜S3の内容がカ
ウンタCCの出力N0〜N3の内容に等しいことを意
味する。
例えばCMD１が４ビツトアンパツク命令のと
きには、ＳA，ＳB，ＳCがそれぞれ０，１，０と
セツトされるため、S0，S1，S2，S3がそれぞれ
N2，N3，１，１と固定される。またE0，E1，
E2，E3がそれぞれ０，０，１，１とセツトされ
るため、出力ビツト選択回路SEL１〜SEL５のう
ち、SEL１およびSEL２は動作帝止となり、SEL
３，SEL４およびSEL５が動作有効となる。
きには、ＳA，ＳB，ＳCがそれぞれ０，１，０と
セツトされるため、S0，S1，S2，S3がそれぞれ
N2，N3，１，１と固定される。またE0，E1，
E2，E3がそれぞれ０，０，１，１とセツトされ
るため、出力ビツト選択回路SEL１〜SEL５のう
ち、SEL１およびSEL２は動作帝止となり、SEL
３，SEL４およびSEL５が動作有効となる。
出力ビツト選択回路SEL１はイネーブル信号
E0をゲート制御信号とするゲート回路から成
り、イネーブル信号E0の内容が１のとき、入力
ビツトA0〜A7がそのまま出力ビツトB0〜B7とし
て現われる。
E0をゲート制御信号とするゲート回路から成
り、イネーブル信号E0の内容が１のとき、入力
ビツトA0〜A7がそのまま出力ビツトB0〜B7とし
て現われる。
出力ビツト選択回路SEL２〜SEL５はそれぞれ
マルチプレクサから成り、それぞれの入力ビツト
のうちの、選択信号S0〜S3により選択されたもの
が出力ビツトとなつて現われる。イネーブル信号
E1〜E3はそれぞれ選択回路SEL２〜SEL４に与
えられる。
マルチプレクサから成り、それぞれの入力ビツト
のうちの、選択信号S0〜S3により選択されたもの
が出力ビツトとなつて現われる。イネーブル信号
E1〜E3はそれぞれ選択回路SEL２〜SEL４に与
えられる。
入力ビツトA0〜A15は、データレジスタDR内
の16ビツトのデータの各々を示す。
の16ビツトのデータの各々を示す。
カウンタの出力N0〜N3（N6がMSB）は、初期
状態である０，０，０，０の状態から、クロツク
Ｔが１発入力される毎に１つずつインクリメント
し、N0〜N3の内容は第１４図に示すように変つ
ていく。これに伴い、S0〜S3の内容も第１４図に
示すように変つていく。そして、これに対応し
て、出力ビツト選択回路の出力B0〜B15は第１４
図に示すように変化する。このように、クロツク
Ｔが４発入る間主メモリ２から与えられた16ビツ
トの画像情報A0〜A15のアンパツクが完了する。
アンパツクにより得られた４ワードの画像情報は
次々と画像メモリ４に書き込まれる。上記のよつ
な動作がＡ〜（Ａ＋Ｎ）番地の各々について行な
われて、アンパツクおよび転送が完了する。
状態である０，０，０，０の状態から、クロツク
Ｔが１発入力される毎に１つずつインクリメント
し、N0〜N3の内容は第１４図に示すように変つ
ていく。これに伴い、S0〜S3の内容も第１４図に
示すように変つていく。そして、これに対応し
て、出力ビツト選択回路の出力B0〜B15は第１４
図に示すように変化する。このように、クロツク
Ｔが４発入る間主メモリ２から与えられた16ビツ
トの画像情報A0〜A15のアンパツクが完了する。
アンパツクにより得られた４ワードの画像情報は
次々と画像メモリ４に書き込まれる。上記のよつ
な動作がＡ〜（Ａ＋Ｎ）番地の各々について行な
われて、アンパツクおよび転送が完了する。
以上、４ビツトアンパツクの場合について説明
したが、１ビツトアンパツク、２ビツトアンパツ
ク、８ビツトアンパツク、16ビツトアンパツクの
のいずれの場合でも、CMD１の内容を変えるこ
とにより、上記と同様にしてアンパツクを行なう
ことができる。
したが、１ビツトアンパツク、２ビツトアンパツ
ク、８ビツトアンパツク、16ビツトアンパツクの
のいずれの場合でも、CMD１の内容を変えるこ
とにより、上記と同様にしてアンパツクを行なう
ことができる。
また、アンパツク回路を、画像処理システムの
メモリ間転送モジユール内に設ける場合について
説明したが、他の装置、例えば出力機器のコント
ローラに設ける場合にも本発明を適用することが
できる。
メモリ間転送モジユール内に設ける場合について
説明したが、他の装置、例えば出力機器のコント
ローラに設ける場合にも本発明を適用することが
できる。
以上のように本発明によれば、パツクされた情
報をアンパツクして転送する場合に、ソフトウエ
アによるアンパツク操作が不要となり、またパツ
クされた情報が記憶されているメモリに対するア
クセスの回数が減るので、アンパツクおよび転送
が速やかになりかつ効率が良くなる。
報をアンパツクして転送する場合に、ソフトウエ
アによるアンパツク操作が不要となり、またパツ
クされた情報が記憶されているメモリに対するア
クセスの回数が減るので、アンパツクおよび転送
が速やかになりかつ効率が良くなる。
第１図乃至第５図はアンパツク前およびアンパ
ツク後のデーダの構成を示す図、第６図ａおよび
ｂは、４ビツトアンパツクの場合につき、アンパ
ツク前およびアンパツク後のデータの記憶の仕方
を示す図、第７図は画像情報処理システムの全体
的構成を示す図、第８図は第７図の中央処理装置
１からメモリ間転送モジユール３に与えられるコ
マンドブロツクを示す図、第９図は本発明に係る
アンパツク回路を含むメモリ間転送モジユールを
示すブロツク図、第１０図および第１１図は従来
技術および本発明の一実施例における、メモリに
対するアクセスの仕方を示す図、第１２図は第９
図のアンパツク回路の内部構成の一例を示すブロ
ツク図、第１３図および第１４図は第１２図のア
ンパツク回路の各部の信号の値を示す図である。 SEL１〜SEL５……選択回路、CC……カウン
タ、SG……選択信号発生回路。
ツク後のデーダの構成を示す図、第６図ａおよび
ｂは、４ビツトアンパツクの場合につき、アンパ
ツク前およびアンパツク後のデータの記憶の仕方
を示す図、第７図は画像情報処理システムの全体
的構成を示す図、第８図は第７図の中央処理装置
１からメモリ間転送モジユール３に与えられるコ
マンドブロツクを示す図、第９図は本発明に係る
アンパツク回路を含むメモリ間転送モジユールを
示すブロツク図、第１０図および第１１図は従来
技術および本発明の一実施例における、メモリに
対するアクセスの仕方を示す図、第１２図は第９
図のアンパツク回路の内部構成の一例を示すブロ
ツク図、第１３図および第１４図は第１２図のア
ンパツク回路の各部の信号の値を示す図である。 SEL１〜SEL５……選択回路、CC……カウン
タ、SG……選択信号発生回路。
Claims (1)
- １ パツクされた１ワードのデータを入力とし、
これを複数のワードにアンパツクして順次出力す
るアンパツク回路であつて、入力データのビツト
を受け、入力データのうちの選択されたビツトを
出力データの一部とする選択回路と、１ワードの
出力毎に発生されるパルスを計数するカウンタ
と、アンパツクビツト数を指定する信号と、前記
カウンタの計数値とに応じて前記選択回路に選択
すべきビツトを指定する信号を与える選択信号発
生回路とを備えたアンパツク回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56094397A JPS57207942A (en) | 1981-06-18 | 1981-06-18 | Unpacking circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56094397A JPS57207942A (en) | 1981-06-18 | 1981-06-18 | Unpacking circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57207942A JPS57207942A (en) | 1982-12-20 |
| JPS6145260B2 true JPS6145260B2 (ja) | 1986-10-07 |
Family
ID=14109126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56094397A Granted JPS57207942A (en) | 1981-06-18 | 1981-06-18 | Unpacking circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57207942A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1607858A1 (en) | 2004-06-16 | 2005-12-21 | Koninklijke Philips Electronics N.V. | Bit-plane extraction operation |
| US8587458B2 (en) | 2011-12-07 | 2013-11-19 | International Business Machines Corporation | Unpacking a variable number of data bits |
-
1981
- 1981-06-18 JP JP56094397A patent/JPS57207942A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57207942A (en) | 1982-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62237522A (ja) | 情報処理装置 | |
| JPS6145260B2 (ja) | ||
| JP2868133B2 (ja) | アクセスマスク制御方式 | |
| JPS6055911B2 (ja) | 主記憶装置 | |
| JPS595496A (ja) | メモリプロテクト方式 | |
| JP3066688B2 (ja) | 配列データのアクセス方式 | |
| SU720510A1 (ru) | Ассоциативное запоминающее устройство | |
| JPH07202635A (ja) | デジタル信号処理装置 | |
| JPH082756Y2 (ja) | 画像処理装置 | |
| SU834699A1 (ru) | Микропрограммное устройство управ-лЕНи | |
| JPS59116874A (ja) | 計算機システムのデ−タ処理装置 | |
| JP3022186B2 (ja) | デジタル信号処理装置 | |
| JPS617953A (ja) | メモリ装置 | |
| JPS6014335A (ja) | 情報処理装置 | |
| JPH0348542B2 (ja) | ||
| JPH01136238A (ja) | 演算装置 | |
| JPH0738157B2 (ja) | レジスタ選択方式 | |
| JPS61109149A (ja) | デ−タ処理装置 | |
| JPH1049427A (ja) | 演算読み出し機能付き記憶装置 | |
| JPS6329295B2 (ja) | ||
| JPH02292635A (ja) | 可変長データ処理装置 | |
| JP2000181797A (ja) | デバイスキャッシュ制御システム | |
| JPS5922151A (ja) | 電子計算機のアドレツシング方式 | |
| JPS6228831A (ja) | 磁気デイスク装置等の制御装置 | |
| JPH05298178A (ja) | 半導体集積回路 |