JP2000181797A - デバイスキャッシュ制御システム - Google Patents

Abstract

(57)【要約】 【課題】 周辺装置のアクセス頻度・容量に関わりなく
周辺装置のデータをデバイスキャッシュに保持する。 【解決手段】 メモリコントローラ２が持つキャッシュ
アドレス演算回路５に、値周辺装置１１，１２，１３の
持つデバイスＩＤ信号２１，２２，２３と各デバイスキ
ャッシュ領域のサイズを定義するキャッシュサイズレジ
スタ６の値を入力してアドレスを演算する。アドレスは
主記憶装置３に出力され、周辺装置１１から読み出され
たデータが、アドレスで指定されたデバイスキャッシュ
領域３１に書き込まれ、周辺装置１２から読み出された
データは、デバイスキャッシュ領域３２に書き込まれ、
周辺装置１３から読み出されたデータは、デバイスキャ
ッシュ領域３３に書き込まれる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、複数の周辺記憶
装置が接続されているコンピュータ装置において、周辺
装置からデータを読み出して主記憶装置が持つデバイス
キャッシュに書き込むデバイスキャッシュ制御システム
に関する。

【０００２】

【従来の技術】従来のコンピュータ装置では、主記憶装
置の一部を周辺装置のデバイスキャッシュとして使用す
る場合、全ての周辺装置のデータは、１か所のデバイス
キャッシュ領域に保存されていた。しかし、ハードディ
スク装置のように周辺装置のなかでもアクセス速度の速
い装置が、頻繁に大容量のアクセスを行うと、デバイス
キャッシュには、ハードディスク装置のデータが保存さ
れる割合が多くなり、その他の周辺装置のデータは、デ
バイスキャッシュから削除される。

【０００３】

【発明が解決しようとする課題】上述のように、従来の
コンピュータ装置では、ハードディスク装置のような転
送速度の速い周辺装置が、頻繁にアクセスを行うと、デ
バイスキャッシュには、転送速度の速い周辺装置のデー
タが保存される割合が多くなり、転送速度の遅い周辺装
置のデータがデバイスキャッシュから排除されるため、
転送速度の遅い周辺装置のデバイスキャッシュへのヒッ
ト率は低下する。したがって、この時、転送速度の遅い
周辺装置に頻繁にアクセスすると、コンピュータ装置の
性能が低下するという問題があった。

【０００４】この発明の目的は、周辺装置のアクセス頻
度・容量に関わりなく周辺装置のデータをデバイスキャ
ッシュに保持することができるデバイスキャッシュ制御
システムを提供することにある。

【０００５】

【課題を解決するための手段】この発明によるデバイス
キャッシュ制御システムは、周辺装置の持つデバイスＩ
Ｄ信号とデバイスキャッシュ領域のサイズを元にデバイ
スキャッシュ領域のアドレスを演算するメモリコントロ
ーラを備え、前記周辺装置から読み出されたデータを前
記アドレスで指定されたデバイスキャッシュ領域に書き
込むことにより、周辺装置毎に異なるデバイスキャッシ
ュ領域に周辺装置から読み出されたデータを書き込むこ
とを特徴とする。

【０００６】したがって、デバイスキャッシュに書き込
まれたデータは、他の周辺装置から大容量のデータ読み
出しが起きた場合でも上書きされることなく、デバイス
キャッシュに保持される。

【０００７】

【発明の実施の形態】次に、この発明の実施の形態につ
いて図面を参照して説明する。

【０００８】図１は、この発明のデバイスキャッシュ制
御システムの実施の形態を示すブロック図である。図１
に示すデバイスキャッシュ制御システムは、バスコント
ローラ１と、メモリコントローラ２と、主記憶装置３
と、周辺装置１１，１２，１３と、周辺装置バス４とに
より構成されている。

【０００９】主記憶装置３は、周辺装置１１，１２，１
３から読み出したデータを一時的に保存するために、周
辺装置毎にデバイスキャッシュ領域３１，３２，３３を
備えている。

【００１０】バスコントローラ１は、周辺装置バス４に
接続されている周辺装置にアクセスする。バスコントロ
ーラ１は、各周辺装置が持つデバイスＩＤ信号２１，２
２，２３をアクティブにすることにより、アクセスする
周辺装置を選択する。また、デバイスＩＤ信号は、メモ
リコントローラ２にも入力される。

【００１１】メモリコントローラ２は、デバイスＩＤ信
号によりどの周辺装置からデータが読み出されたかを判
別する。メモリコントローラ２が持つキャッシュサイズ
レジスタ６は、各デバイスキャッシュ領域のサイズを設
定する。また、メモリコントローラ２は、デバイスＩＤ
信号とキャッシュサイズレジスタ６の値を入力すること
により各デバイスキャッシュ領域のアドレスを演算する
キャッシュアドレス演算回路５を備えている。

【００１２】図１において、周辺装置１１、１２、１３
から読み出したデータは、それぞれデバイスキャッシュ
領域３１、３２、３３に書き込まれる。デバイスキャッ
シュ領域３１に書き込まれたデータは、周辺装置１１の
読み出しデータによって上書きされるまで保持され、周
辺装置１１へのキャッシュヒット時には、デバイスキャ
ッシュ領域３１から読み出すことができる。

【００１３】次に、図１の周辺装置１１からデータを読
み出したとき動作について説明する。

【００１４】バスコントローラ１は、周辺装置１１のデ
バイスＩＤ信号２１をアクティブにすることで、周辺装
置バス４に接続されている周辺装置の中から周辺装置１
１を選択し、データを読み出す。

【００１５】読み出されたデータは、主記憶装置３のデ
バイスキャッシュ領域に書き込むためにメモリコントロ
ーラ２に送られる。このとき、メモリコントローラ２に
は、デバイスＩＤ信号２１がアクティブとなって入力さ
れている。

【００１６】メモリコントローラ２が持つキャッシュア
ドレス演算回路５にデバイスＩＤ信号２１と各デバイス
キャッシュ領域のサイズを定義するキャッシュサイズレ
ジスタ６の値が入力される。

【００１７】アドレス演算回路５は、周辺装置１１のデ
バイスキャッシュ領域３１のアドレスを演算する。アド
レスは主記憶装置３に出力され、周辺装置１１から読み
出されたデータが、アドレスで指定されたデバイスキャ
ッシュ領域３１に書き込まれる。

【００１８】同様にして、周辺装置１２から読み出され
たデータは、デバイスキャッシュ領域３２に書き込ま
れ、周辺装置１３から読み出されたデータは、デバイス
キャッシュ領域３３に書き込まれる。

【００１９】したがって、デバイスキャッシュ領域に書
き込まれたデータは、対応する周辺装置のデータによっ
て上書きされるまで保持され、周辺装置へのキャッシュ
ヒット時には、それぞれのデバイスキャッシュ領域から
データを読み出すことができる。

【００２０】なお、この実施の形態では、周辺装置が３
個の場合について説明したが、この発明は、３個に限る
ものではなく、周辺装置が２個以上の全ての場合に適用
できることは言うまでもない。また、その場合、周辺装
置の数に合わせて、バスコントローラ１からデバイスＩ
Ｄ信号が出力されるものとする。

【００２１】

【発明の効果】以上説明したように、この発明は、メモ
リコントローラの持つキャッシュアドレス演算回路に各
周辺装置が持つデバイスＩＤ信号を入力することで、周
辺装置毎に異なるデバイスキャッシュ領域にアクセスす
るようにアドレスを演算するため、他の周辺装置のアク
セス頻度・容量に関わりなく周辺装置のデータは、デバ
イスキャッシュに保持することができる。

【００２２】また、この発明は、メモリコントローラ内
に各周辺装置のデバイスキャッシュのサイズを設定でき
るキャッシュサイズレジスタを持ち、この値をキャッシ
ュアドレス演算回路に入力することでデバイスキャッシ
ュのサイズを任意に設定できるため、各周辺装置のアク
セス頻度・容量に応じてデバイスキャッシュの容量を設
定することができ、デバイスキャッシュへのヒット率を
最適化することができる。

【図面の簡単な説明】

【図１】この発明のデバイスキャッシュ制御システムの
実施の形態を示すブロック図である。

【符号の説明】

１ バスコントローラ ２ メモリコントローラ ３ 主記憶装置 ４ 周辺装置バス ５ キャッシュアドレス演算回路 ６ キャッシュサイズレジスタ １１，１２，１３ 周辺装置 ２１，２２，２３ デバイスＩＤ信号 ３１，３２，３３ デバイスキャッシュ領域

Claims (8)

【特許請求の範囲】
1. 【請求項１】周辺装置の持つデバイスＩＤ信号とデバイ
   スキャッシュ領域のサイズを元にデバイスキャッシュ領
   域のアドレスを演算するメモリコントローラを備え、 前記周辺装置から読み出されたデータを前記アドレスで
   指定されたデバイスキャッシュ領域に書き込むことによ
   り、周辺装置毎に異なるデバイスキャッシュ領域に周辺
   装置から読み出されたデータを書き込むことを特徴とす
   るデバイスキャッシュ制御システム。
2. 【請求項２】前記メモリコントローラは、前記デバイス
   キャッシュ領域のサイズを設定するレジスタを備えるこ
   とを特徴とする請求項１に記載のデバイスキャッシュ制
   御システム。
3. 【請求項３】前記デバイスキャッシュ領域は、主記憶装
   置に確保されることを特徴とする請求項１または２に記
   載のデバイスキャッシュ制御システム。
4. 【請求項４】複数の周辺記憶装置が接続されているコン
   ピュータ装置のデバイスキャッシュ制御方法において、 前記周辺装置からデータを読み出して主記憶装置が持つ
   デバイスキャッシュ領域に書き込むときに、周辺装置毎
   に異なるデバイスキャッシュ領域にデータを書き込むこ
   とを特徴とするデバイスキャッシュ制御方法。
5. 【請求項５】前記周辺装置の持つデバイスＩＤ信号を元
   にデバイスキャッシュ領域のアドレスを演算し、前記異
   なるデバイスキャッシュ領域にデータを書き込むことを
   特徴とする請求項４に記載のデバイスキャッシュ制御方
   法。
6. 【請求項６】前記デバイスキャッシュ領域のサイズを設
   定することができることを特徴とする請求項４または５
   に記載のデバイスキャッシュ制御方法。
7. 【請求項７】周辺記憶装置毎に主記憶装置のデバイスキ
   ャッシュ領域が分割され、周辺装置の持つデバイスＩＤ
   信号を元にデバイスキャッシュのアドレスを演算するこ
   とで、周辺装置から読み出されたデータを異なるデバイ
   スキャッシュ領域に書き込むことを特徴とするメモリコ
   ントローラ。
8. 【請求項８】前記デバイスキャッシュ領域のサイズを設
   定することができるレジスタを備えることを特徴とする
   請求項７に記載のメモリコントローラ。