JPS5856125A - バイトマ−ク生成方式 - Google Patents
バイトマ−ク生成方式Info
- Publication number
- JPS5856125A JPS5856125A JP56155895A JP15589581A JPS5856125A JP S5856125 A JPS5856125 A JP S5856125A JP 56155895 A JP56155895 A JP 56155895A JP 15589581 A JP15589581 A JP 15589581A JP S5856125 A JPS5856125 A JP S5856125A
- Authority
- JP
- Japan
- Prior art keywords
- data
- byte
- updated
- word
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本楯明はハードウェア菫の少なくて７むバイトマーク生
成方式に関Ｔる。
成方式に関Ｔる。
弗１図にボＴテータ処理装−において、中央処＊＊ｔｍ
−ｃｐ’ａの１−により入出力装置としてのティスフＤ
８に、磁気テープＭ丁、７Ｊ−ドＣＤ等のデータｌチャ
ふル０１１な介して生紀憶装衡輩８にストアＴる。スタ
ートエ０命令８ｒＯＫよりデータ転送全開始Ｔる。ＯＡ
Ｔ チャネルアドレスワードによりチャ本ルコマンドワ
ードＯＣＷが指示される。このＣＯＷのフォーマットハ
定めら刺ていて豐込み・絞出しの区別、データアドレス
、バイト１ウン）’％−ｔんでいる。主記憶装−Ｍ８は
通常４バイトなｌ飴、 １６バイトケ１つの単位としニ
スドア動作″Ｉｋ−管理している。チャネルＣｊＨＫは
データケ一時蓄えるレジスタＤＢＲと、バイトマーク生
成回路ＢＭ０１に−有し入出力回路〃１らのデータにバ
イト！−りを付して主記憶装龜ＭＢＫ送る。バイトマー
クＢｓａ＋ｗ！ｈ２因に示Ｔようにアクセスのワード９
ｇに付けらｊている。第２凶に不Ｔものはデータアドレ
スの墳界ＢＤケ殖えて、転込管理ケし易くしている。ν
すち１６バイト単位で境界ＢＤケ実−のように定め、デ
ータが１点＠紐内でとるとＴｔｌは、 １６バ１ト卑位
のデータムｂ分の当初バイトはデータがないため、主紀
憶装％に蓄積さゼる必要がなく、そのことンｙｒＣＴた
ぬ、各バイトデータの顧にバイトデーフ１Ｍケ“０′と
付しておく・そして正規データの第０バイトη為らバイ
トマーク“ｌ”となってＩＩ分の第ｌＯパイトム、１ｌ
ＳｌｌバイトＢ、・・・弔１５バイトｐｌでかバイトマ
ーク”１”でトる＠バイトマーフケ生成Ｔる従来手段は
バイトマーク生成用フリップフロップを主記憶抄成アク
セス単位分だけの数・（即ち１６個）データバッファレ
ジスタＤＢＲＫ近く設け、当初は４ＪＪル１状態として
おぎ、データバッツァストレージＤＢ８からレジスタＤ
ＢＲＫデータＹ−ｔクトＴる４Ｂ、に順次フリツプフロ
ツプンセットして付くことであるが、単純な一理回路で
はトつても７リツプフロツプの数な多数ヤ下る。従来の
第２千股は主記惜装−への最初のアクｔス時ＫＦＩスト
ア開始アドレスを用い、終了アドレスは生記憶装−゛ア
クセス前［残金バイトカウント量により決定し、王記憶
表−′アクセス時にバイトマークをｋＥ、成し、最初或
いは最後のアクセスでない場合は主記憶装置アクセス単
位分だけのバイトマークな生成Ｔることである。この場
合比較的複雑な演算処理が必安どなる。
−ｃｐ’ａの１−により入出力装置としてのティスフＤ
８に、磁気テープＭ丁、７Ｊ−ドＣＤ等のデータｌチャ
ふル０１１な介して生紀憶装衡輩８にストアＴる。スタ
ートエ０命令８ｒＯＫよりデータ転送全開始Ｔる。ＯＡ
Ｔ チャネルアドレスワードによりチャ本ルコマンドワ
ードＯＣＷが指示される。このＣＯＷのフォーマットハ
定めら刺ていて豐込み・絞出しの区別、データアドレス
、バイト１ウン）’％−ｔんでいる。主記憶装−Ｍ８は
通常４バイトなｌ飴、 １６バイトケ１つの単位としニ
スドア動作″Ｉｋ−管理している。チャネルＣｊＨＫは
データケ一時蓄えるレジスタＤＢＲと、バイトマーク生
成回路ＢＭ０１に−有し入出力回路〃１らのデータにバ
イト！−りを付して主記憶装龜ＭＢＫ送る。バイトマー
クＢｓａ＋ｗ！ｈ２因に示Ｔようにアクセスのワード９
ｇに付けらｊている。第２凶に不Ｔものはデータアドレ
スの墳界ＢＤケ殖えて、転込管理ケし易くしている。ν
すち１６バイト単位で境界ＢＤケ実−のように定め、デ
ータが１点＠紐内でとるとＴｔｌは、 １６バ１ト卑位
のデータムｂ分の当初バイトはデータがないため、主紀
憶装％に蓄積さゼる必要がなく、そのことンｙｒＣＴた
ぬ、各バイトデータの顧にバイトデーフ１Ｍケ“０′と
付しておく・そして正規データの第０バイトη為らバイ
トマーク“ｌ”となってＩＩ分の第ｌＯパイトム、１ｌ
ＳｌｌバイトＢ、・・・弔１５バイトｐｌでかバイトマ
ーク”１”でトる＠バイトマーフケ生成Ｔる従来手段は
バイトマーク生成用フリップフロップを主記憶抄成アク
セス単位分だけの数・（即ち１６個）データバッファレ
ジスタＤＢＲＫ近く設け、当初は４ＪＪル１状態として
おぎ、データバッツァストレージＤＢ８からレジスタＤ
ＢＲＫデータＹ−ｔクトＴる４Ｂ、に順次フリツプフロ
ツプンセットして付くことであるが、単純な一理回路で
はトつても７リツプフロツプの数な多数ヤ下る。従来の
第２千股は主記惜装−への最初のアクｔス時ＫＦＩスト
ア開始アドレスを用い、終了アドレスは生記憶装−゛ア
クセス前［残金バイトカウント量により決定し、王記憶
表−′アクセス時にバイトマークをｋＥ、成し、最初或
いは最後のアクセスでない場合は主記憶装置アクセス単
位分だけのバイトマークな生成Ｔることである。この場
合比較的複雑な演算処理が必安どなる。
Ｘ発明の目的はハードウェア倉が少ないバイトマーク生
＆方式を提供することにある。
＆方式を提供することにある。
以下内面に不Ｔ本発明の実施例について説明する。主記
憶装にのアクセス単位が１６バイトの場合１！Ｉ／９１
！にとる。９ＰＪ５Ｉ２．ｌは厚発１によるバイトマー
ク生成方式の一実施例＃に成ブロック図でとる。ＤＡＢ
ｍデータアドレスバッファで。
憶装にのアクセス単位が１６バイトの場合１！Ｉ／９１
！にとる。９ＰＪ５Ｉ２．ｌは厚発１によるバイトマー
ク生成方式の一実施例＃に成ブロック図でとる。ＤＡＢ
ｍデータアドレスバッファで。
ＤＡＢＩ Ｋは人出力表１とのデータ転送開始前にスト
アアドレスケセットＴる。バッファＤＡＢ２の当初はＤ
ＡＢｌと同じ鎗がセットさｊ、デ″″クパッファストレ
ージＤＢ８η鳥もデータバッファレジスタＤＢＲｏ〜Ｄ
ＢＲ５Ｋデータがセットされる毎に１ずつ更新さする４
ビツト１ウンタとなっている。斐耕か＋１．−１とＴＫ
ることは前進読出のとぎ÷１．彼退１出のとき−ｌとＴ
る。そしてワード刀つンタＷＣが設けら１１． ４ワー
ド（１６バイト）のデータがＭＢＫ対しｌワード送Ｗさ
する毎に＋１されるような２ビツトηウンタとＴる。即
ちワード刀つンタＷＣが＋ｌされる毎にデータはＤＢＲ
３→ＤＢＦ１２→Ｉ）Ｂｌ’ｌｌ→ＤＢＲ・→Ｍ８ と
シフトされてバイトマークはそのＳ貫ψ新されて打く。
アアドレスケセットＴる。バッファＤＡＢ２の当初はＤ
ＡＢｌと同じ鎗がセットさｊ、デ″″クパッファストレ
ージＤＢ８η鳥もデータバッファレジスタＤＢＲｏ〜Ｄ
ＢＲ５Ｋデータがセットされる毎に１ずつ更新さする４
ビツト１ウンタとなっている。斐耕か＋１．−１とＴＫ
ることは前進読出のとぎ÷１．彼退１出のとき−ｌとＴ
る。そしてワード刀つンタＷＣが設けら１１． ４ワー
ド（１６バイト）のデータがＭＢＫ対しｌワード送Ｗさ
する毎に＋１されるような２ビツトηウンタとＴる。即
ちワード刀つンタＷＣが＋ｌされる毎にデータはＤＢＲ
３→ＤＢＦ１２→Ｉ）Ｂｌ’ｌｌ→ＤＢＲ・→Ｍ８ と
シフトされてバイトマークはそのＳ貫ψ新されて打く。
バイトマーク年数回路は以上の条件により次表に示Ｔ真
理偵表Ｏ）ように主としてゲート回路により生成さｎパ
ＩＪティチェックビットＰヶ付して主記憶装＠−ＭＢに
伝送される０ 一−−−−−−−−−＝−−−−−−−７＼ Ｘ印のパターンは存在しない なお表甲１ｓｔＸとは最初のアクセスであることな不Ｔ
（ｓ 埒で、優初のアクセスが終了するとリセットさ
ＦｌΦ０ ム：”（ＶＣ＠１＝ＤＡＢ１のビットｏ、 １） ・ｌ
ｓｔ！Ｂ＝ｐｙ（（ｗ自１１＝ＤＡＢ２のｏｌ ）（Ｄ
ＡＢ２２＋ＤＡＢ２１）＋ （（ＷＣｇｌ ）＝ （Ｄ
ＡＢｚのｏｒ ）−１） ・ＤＡＢｔｚ・ＤＡＢｚｓ
）＋ＲＢ（（ＷＣ（１１＝ＤＡＢ２のｏｌ）（ＤＡＢ２
２＋ＤＡＢ２Ｂ） 番＋ （ｌＷＯｏｌ ）＝
１ＤＡＢ２のｏｔ ）”ｌ） ・ＤＡＢ２２・ＤＡＢ
２１１ここでＦＩＩＦは前進１出虻作 ＦＩＢに俵退読出電１作 ムＦのセット条件 （ｗｏ 更新タイミング）・ム・ｌ ＷｅＯ＋ＷＣｊ
）ムアのリセット４に件 ＃初のアクセス終了時 ＢｌＦのセット条件 （Ｗｅ Ｅｊ！新タイイング）・Ｂ・ｔｗｃ、）＋ｖ
ｃ１）ＢＰのリセット優性 （ＷＯ更新タイミング）・ＷＣＱ−ＷＣＩＤＡＢｌ、Ｄ
ＡＢ２の各２．３の数字はバッファの各１位２ビツトケ
示Ｔ。
理偵表Ｏ）ように主としてゲート回路により生成さｎパ
ＩＪティチェックビットＰヶ付して主記憶装＠−ＭＢに
伝送される０ 一−−−−−−−−−＝−−−−−−−７＼ Ｘ印のパターンは存在しない なお表甲１ｓｔＸとは最初のアクセスであることな不Ｔ
（ｓ 埒で、優初のアクセスが終了するとリセットさ
ＦｌΦ０ ム：”（ＶＣ＠１＝ＤＡＢ１のビットｏ、 １） ・ｌ
ｓｔ！Ｂ＝ｐｙ（（ｗ自１１＝ＤＡＢ２のｏｌ ）（Ｄ
ＡＢ２２＋ＤＡＢ２１）＋ （（ＷＣｇｌ ）＝ （Ｄ
ＡＢｚのｏｒ ）−１） ・ＤＡＢｔｚ・ＤＡＢｚｓ
）＋ＲＢ（（ＷＣ（１１＝ＤＡＢ２のｏｌ）（ＤＡＢ２
２＋ＤＡＢ２Ｂ） 番＋ （ｌＷＯｏｌ ）＝
１ＤＡＢ２のｏｔ ）”ｌ） ・ＤＡＢ２２・ＤＡＢ
２１１ここでＦＩＩＦは前進１出虻作 ＦＩＢに俵退読出電１作 ムＦのセット条件 （ｗｏ 更新タイミング）・ム・ｌ ＷｅＯ＋ＷＣｊ
）ムアのリセット４に件 ＃初のアクセス終了時 ＢｌＦのセット条件 （Ｗｅ Ｅｊ！新タイイング）・Ｂ・ｔｗｃ、）＋ｖ
ｃ１）ＢＰのリセット優性 （ＷＯ更新タイミング）・ＷＣＱ−ＷＣＩＤＡＢｌ、Ｄ
ＡＢ２の各２．３の数字はバッファの各１位２ビツトケ
示Ｔ。
このようＫしてム兄明によると、バイトマーク１作成す
るとさ終了バイト刀つンタな設けることは必要でなく
Ｔｘる。バイトマーク作成回路はフリップフロップを１
細根度便用Ｔるのみで他はゲート回路で構成Ｔ心から、
＃Ｉめて簡易でτむという効果がと壱〇
るとさ終了バイト刀つンタな設けることは必要でなく
Ｔｘる。バイトマーク作成回路はフリップフロップを１
細根度便用Ｔるのみで他はゲート回路で構成Ｔ心から、
＃Ｉめて簡易でτむという効果がと壱〇
兜１図はデータ処理装−の捨欣例を示Ｔ図、第２内は主
配憶装−とバイトマークの汐明図、第Ｓ図は本発明の実
施例の構成ケ示Ｔ図である。 ＣＰＵ・・・甲央佑理装＠ ＯＨ・・−チャネル
Ｍ８・・・主紀憶装− Ｄ Ｂ ８−−−データバッファストレージＤＢＲ・−
データバッファレジスタ ＢＭＧ・・・バイトマーク庄成回路 ＷＣ・・・ワード刀つンタ ＤＡＢ・・・データアドレスバッファ 特計出１人 菖士通株式会社 代 理 人 弁理士鰹木栄祐
配憶装−とバイトマークの汐明図、第Ｓ図は本発明の実
施例の構成ケ示Ｔ図である。 ＣＰＵ・・・甲央佑理装＠ ＯＨ・・−チャネル
Ｍ８・・・主紀憶装− Ｄ Ｂ ８−−−データバッファストレージＤＢＲ・−
データバッファレジスタ ＢＭＧ・・・バイトマーク庄成回路 ＷＣ・・・ワード刀つンタ ＤＡＢ・・・データアドレスバッファ 特計出１人 菖士通株式会社 代 理 人 弁理士鰹木栄祐
Claims (1)
- データ処畑システムの主記ｔｊＩ装鮪とチャネルとの間
で主記憶装置にストア丁ぺぎ入出カ装−からのデータケ
チャネルが−Ｈチャネル内のデータバッファストレージ
にスト了し、データバッファストレージから主記憶製画
のアクセス時にチャネル内のレジスタにそのデータｌチ
ャしてから、王紀憎装阪のアクセスワード毎にストアＴ
べとデータにバイトマークン付して送出Ｔるためのバイ
トマーク生成方式において、ストア開始のアドレスと、
データバッファストレージから主記惜装−アクセスのた
ぬにチャネル内レジスタにデータケ膀出て毎に更新され
るカウンタと、主ホシ惜装轟°のストア時にアクセスワ
ード毎に史倉さねるワードカウンタとＫよりパイトマー
クンケ成することを特徴とＴるバイトマーク生成方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56155895A JPS5856125A (ja) | 1981-09-30 | 1981-09-30 | バイトマ−ク生成方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56155895A JPS5856125A (ja) | 1981-09-30 | 1981-09-30 | バイトマ−ク生成方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5856125A true JPS5856125A (ja) | 1983-04-02 |
| JPH0348542B2 JPH0348542B2 (ja) | 1991-07-24 |
Family
ID=15615846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56155895A Granted JPS5856125A (ja) | 1981-09-30 | 1981-09-30 | バイトマ−ク生成方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856125A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6254688A (ja) * | 1985-09-02 | 1987-03-10 | 三菱電機株式会社 | 産業用ロボツトの制御装置 |
| JPS631688A (ja) * | 1986-06-19 | 1988-01-06 | 三菱電機株式会社 | ロボツト制御装置 |
-
1981
- 1981-09-30 JP JP56155895A patent/JPS5856125A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6254688A (ja) * | 1985-09-02 | 1987-03-10 | 三菱電機株式会社 | 産業用ロボツトの制御装置 |
| JPS631688A (ja) * | 1986-06-19 | 1988-01-06 | 三菱電機株式会社 | ロボツト制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0348542B2 (ja) | 1991-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3900835A (en) | Branching circuit for microprogram controlled central processor unit | |
| CN106339210B (zh) | 一种网页游戏中数据处理方法及相关装置 | |
| JPS5856125A (ja) | バイトマ−ク生成方式 | |
| JPH0568735B2 (ja) | ||
| JPS62177654A (ja) | 文書作成装置 | |
| JPH03244059A (ja) | Ｄｍａコントローラ | |
| GB1179048A (en) | Data Processor with Improved Apparatus for Instruction Modification | |
| WO2017151138A1 (en) | Atomic memory operation | |
| JPS5745658A (en) | Data storage system | |
| CN105354311B (zh) | 一种基于嵌入式设备文件系统的数据键值对存储方法 | |
| JPH0452859A (ja) | 文字処理装置 | |
| CN117193669A (zh) | 一种报文描述符离散存储方法、装置、设备及存储介质 | |
| JPS6066290A (ja) | 文字パタ−ンデ−タの圧縮方法 | |
| JPS603035A (ja) | 記憶装置 | |
| TW578063B (en) | Method for using dot-matrix word library in mobile device | |
| JPH0646766B2 (ja) | 画情報処理装置 | |
| JPS5621244A (en) | Data processing unit | |
| CN112148673A (zh) | 一种多二进制合并成一个二进制文件读写错误的解决方法 | |
| CN117331500A (zh) | 一种乱序聚合处理方法、装置及固态硬盘 | |
| JPS5533282A (en) | Buffer control system | |
| CN116578241A (zh) | 一种存储卷的创建方法、系统、存储介质和电子设备 | |
| JPS5894034A (ja) | デ−タ伝送装置 | |
| JPS58151671A (ja) | パタ−ン作成装置 | |
| JPS5530782A (en) | Execution control system of instruction | |
| JPS5611694A (en) | Error correcting system |