JPS58213323A - マ−ク信号生成装置 - Google Patents
マ−ク信号生成装置Info
- Publication number
- JPS58213323A JPS58213323A JP9482382A JP9482382A JPS58213323A JP S58213323 A JPS58213323 A JP S58213323A JP 9482382 A JP9482382 A JP 9482382A JP 9482382 A JP9482382 A JP 9482382A JP S58213323 A JPS58213323 A JP S58213323A
- Authority
- JP
- Japan
- Prior art keywords
- pointer
- mark signal
- value
- transfer
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30043—LOAD or STORE instructions; Clear instruction
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の対象
この発明はマーク信号の生成装置に係り、特にメモリ装
置に複数バイトの単位でデータを転送する入出力チャネ
ル装置に好適なマーク信号生成装置に関する。
置に複数バイトの単位でデータを転送する入出力チャネ
ル装置に好適なマーク信号生成装置に関する。
従来技術
入出力チャネル装置などがメモリ装置に複数バイトの単
位でデータを転送する場合、該データの有効性を表示す
るため、１バイトにつきｌピントのフラグ（部分書込み
フラグ）が付加され、メモＩＪ ｉ置は、該フラグが１
′″を示すバイトデータを書込み、０′を示すバイトデ
ータの書き込みは行わない。以下、このフラグ？マーク
信号ということにする。
位でデータを転送する場合、該データの有効性を表示す
るため、１バイトにつきｌピントのフラグ（部分書込み
フラグ）が付加され、メモＩＪ ｉ置は、該フラグが１
′″を示すバイトデータを書込み、０′を示すバイトデ
ータの書き込みは行わない。以下、このフラグ？マーク
信号ということにする。
従来、一度に複数バイトのデータをメモリ装−候に転送
する場合のマーク信号を生成する装置としては、特公昭
５３−２２９５号に開示されている如く、先頭ポインタ
と終了ポインタとの間にマーク信号を生成する方式が広
く用いられている。ところが、この方式はメモリ転送の
都度、上記２つのポインタの値を必要とするため、チャ
ネル装置とりわけ大量のデータバッファ記憶を有するチ
ャネル装置においては、複数のメモリ転送要求が当該チ
ャネル装置に保留されることがあり、各転送要求に対応
して上記２つのポインタの堰を記憶しておくためには、
大量のノ・−ドウエアを必要とする欠点がある。
する場合のマーク信号を生成する装置としては、特公昭
５３−２２９５号に開示されている如く、先頭ポインタ
と終了ポインタとの間にマーク信号を生成する方式が広
く用いられている。ところが、この方式はメモリ転送の
都度、上記２つのポインタの値を必要とするため、チャ
ネル装置とりわけ大量のデータバッファ記憶を有するチ
ャネル装置においては、複数のメモリ転送要求が当該チ
ャネル装置に保留されることがあり、各転送要求に対応
して上記２つのポインタの堰を記憶しておくためには、
大量のノ・−ドウエアを必要とする欠点がある。
発明の目的
本発明の目的は、上記の如く複数のメモリ転送要求が保
留される場合においても、マーク信号を生成するための
ポインｌをそれぞれ１個記憶するだけで済むマーク信号
生成装置を提供することにある。
留される場合においても、マーク信号を生成するための
ポインｌをそれぞれ１個記憶するだけで済むマーク信号
生成装置を提供することにある。
チャネル装置のメモリ転送動作は、チャネル指令語（Ｃ
ＣＷ）で与えられるノモリアドレスから、同じ＜ＣＣＷ
で与えられる転送バ１ト数のデータを連続してメモリ装
置に格納するものであり、これがメモリ装置への転送単
位に分割され、複数の転送要求を遂次発行することによ
り実行される。
ＣＷ）で与えられるノモリアドレスから、同じ＜ＣＣＷ
で与えられる転送バ１ト数のデータを連続してメモリ装
置に格納するものであり、これがメモリ装置への転送単
位に分割され、複数の転送要求を遂次発行することによ
り実行される。
ここで、データが連続していることに注目すると、一連
のメモリ転送のうち、部分書き込みが行なわれるのは最
初と最後の転送だけであり、途中のメモリ転送では全バ
イトの書込み動作、すなわち開始ポインタと終了ポイン
タがそれぞれ、オールＯ、オール１に等価な転送動作が
行なわれる。
のメモリ転送のうち、部分書き込みが行なわれるのは最
初と最後の転送だけであり、途中のメモリ転送では全バ
イトの書込み動作、すなわち開始ポインタと終了ポイン
タがそれぞれ、オールＯ、オール１に等価な転送動作が
行なわれる。
そこで、本発明は開始ポインタ、終でポインタを使用す
るか否かを識別するための２つのポインタ有効性表示子
な設け、該表示子の値が“０”の場合、開始ポインタは
その値を実効的にオール″Ｏ”に、終了ボイ／りはその
値を実効的にオー、・ｌ／″１”として取り扱うことに
より、途中のメー己り転送に忘いては前記２つのポイン
タを不要とするものである。
るか否かを識別するための２つのポインタ有効性表示子
な設け、該表示子の値が“０”の場合、開始ポインタは
その値を実効的にオール″Ｏ”に、終了ボイ／りはその
値を実効的にオー、・ｌ／″１”として取り扱うことに
より、途中のメー己り転送に忘いては前記２つのポイン
タを不要とするものである。
発明の実施例
本実施例においては転送単位を８バイトとし、従って対
応するマーク信号も８ビツトとする。第１図に代表的な
２１類の転送形態を示す。図（１）は転送バイト数が櫃
めて少なく、１回のメモリ要求でデータ転送を完了して
しまうケースである。以下、これを伝送形態ｒｌ）とい
う。図（１）の例の場合、データバイトのバイト＋装置
１・〜５のデータＡＢＣＤＥの５バイトだけをメモリ装
置に格納丁べく、マークビットの対応するビット位置１
〜５には′１″が、その他のビットには０”が１ソトさ
れろ。図（２）は転送パイｒ数が多く複数回のメモリ要
求を必要とするケースである。以下、これケ転送形態（
Ｕ）という。図（２）の例の場合、１回目の転送でｌ・
ま、データバイトのバイト位置３〜７のデータＡＢＣＤ
Ｅの５バイトをメモリ装置に格納すべく、マークピット
の対応′ｆるピント立置３・〜７には１”が、そＤ他の
ビットには０”がセットさ几る。２回目以降の転送では
データバイト８バイトの全てのバイトをメモリ装置に＠
納すべく、マークピットも全てのピット位置に１”がセ
ットされる。そうして、最終回目の転送に８いて＆Ｘ、
データバイトのバイト位置Ｏ〜２のデータＸＹＺの３バ
イトだけをメモリ装置ニ格納−「へ（、マークピットの
対応するピット位置り〜２に１が、その他のビットには
０がセットされる。
応するマーク信号も８ビツトとする。第１図に代表的な
２１類の転送形態を示す。図（１）は転送バイト数が櫃
めて少なく、１回のメモリ要求でデータ転送を完了して
しまうケースである。以下、これを伝送形態ｒｌ）とい
う。図（１）の例の場合、データバイトのバイト＋装置
１・〜５のデータＡＢＣＤＥの５バイトだけをメモリ装
置に格納丁べく、マークビットの対応するビット位置１
〜５には′１″が、その他のビットには０”が１ソトさ
れろ。図（２）は転送パイｒ数が多く複数回のメモリ要
求を必要とするケースである。以下、これケ転送形態（
Ｕ）という。図（２）の例の場合、１回目の転送でｌ・
ま、データバイトのバイト位置３〜７のデータＡＢＣＤ
Ｅの５バイトをメモリ装置に格納すべく、マークピット
の対応′ｆるピント立置３・〜７には１”が、そＤ他の
ビットには０”がセットさ几る。２回目以降の転送では
データバイト８バイトの全てのバイトをメモリ装置に＠
納すべく、マークピットも全てのピット位置に１”がセ
ットされる。そうして、最終回目の転送に８いて＆Ｘ、
データバイトのバイト位置Ｏ〜２のデータＸＹＺの３バ
イトだけをメモリ装置ニ格納−「へ（、マークピットの
対応するピット位置り〜２に１が、その他のビットには
０がセットされる。
＄２図は開始ポインタと終了ポインタの値から両ポイン
タ間にはさまれたマークビット位置には１”を、その他
のピット位置には０″を生成するための従来のマークビ
ット生成回路の構成を示したものである。図中、１は開
始ポインタを格納するレジスタ、２は終了ポインタを格
納するレジスタである。３はレジスタ１の値が示すピッ
ト位置から上位のピット位置には“１″を、下位のピッ
ト位置には０”を生成するＡパターン生成器であり、４
はレジスタ２の値が示すビ／′ト位置から下位のピット
位置には１”を、上位のピット位置には０”を生成する
Ｂパターン生成器である。−この両パターン生成器３．
４の出力をアンド回路５で谷ピッ１４に論理積をとるこ
とにより、マークレジスタ６にマーク信号を得ることが
できる。
タ間にはさまれたマークビット位置には１”を、その他
のピット位置には０″を生成するための従来のマークビ
ット生成回路の構成を示したものである。図中、１は開
始ポインタを格納するレジスタ、２は終了ポインタを格
納するレジスタである。３はレジスタ１の値が示すピッ
ト位置から上位のピット位置には“１″を、下位のピッ
ト位置には０”を生成するＡパターン生成器であり、４
はレジスタ２の値が示すビ／′ト位置から下位のピット
位置には１”を、上位のピット位置には０”を生成する
Ｂパターン生成器である。−この両パターン生成器３．
４の出力をアンド回路５で谷ピッ１４に論理積をとるこ
とにより、マークレジスタ６にマーク信号を得ることが
できる。
第３図に具体例を示す。間層ポインタ１の埴が（００１
）２で、終了ポインタ２の１直が（１０１）２であると
すると、Ａパターン生成器３はピット位置Ｏには０”を
、ピット位置１〜７には１”のパターン父生成する。ま
た、Ｂパターン生成器４はピット位置０〜５には１”を
、ピット位置６〜７には”０″のノくターンを生成する
。この両パターンをアンド回路５で各ビット毎に論理積
をとると、マークレジスタ６には、ビット位置１〜５が
′１″、その他は０”のマーク信号が得られる。この動
作をメモリ転送の都度行う。
）２で、終了ポインタ２の１直が（１０１）２であると
すると、Ａパターン生成器３はピット位置Ｏには０”を
、ピット位置１〜７には１”のパターン父生成する。ま
た、Ｂパターン生成器４はピット位置０〜５には１”を
、ピット位置６〜７には”０″のノくターンを生成する
。この両パターンをアンド回路５で各ビット毎に論理積
をとると、マークレジスタ６には、ビット位置１〜５が
′１″、その他は０”のマーク信号が得られる。この動
作をメモリ転送の都度行う。
次に、両ポインタの有効性表示子を用いた本発明のマー
ク信号生成回路の一実施例を第４図に示す。第４図では
第２図と比較して、開始ポインタ有効性表示フリップフ
ロップ（ＦＦ）７、終了ポインタ有効性表示ＦＦ８、ア
ンド回路９、オア回路１０が付加されている。アンド回
路９は、開始ポインタ有効性表示ＦＦ７が”１”の時は
開始ポインタ１の値がそのままＡパターン生成器３に入
力され、同ＦＦ７が０″′の時は開始ポインタとしてオ
ール″０”の値がへパターン生成器３に入力されるよう
に作動する。また、オア回路１０は終了ポインタ有効性
表示ＦＦｓが”１”の時は終了ポインタ２の匝がそのま
まＢパターン生成器４に入力され、同ＦＦ８が０”の時
は終了ポインタとしてオール″１′”の値がｂパターン
生成器４に入力されるように作動する。
ク信号生成回路の一実施例を第４図に示す。第４図では
第２図と比較して、開始ポインタ有効性表示フリップフ
ロップ（ＦＦ）７、終了ポインタ有効性表示ＦＦ８、ア
ンド回路９、オア回路１０が付加されている。アンド回
路９は、開始ポインタ有効性表示ＦＦ７が”１”の時は
開始ポインタ１の値がそのままＡパターン生成器３に入
力され、同ＦＦ７が０″′の時は開始ポインタとしてオ
ール″０”の値がへパターン生成器３に入力されるよう
に作動する。また、オア回路１０は終了ポインタ有効性
表示ＦＦｓが”１”の時は終了ポインタ２の匝がそのま
まＢパターン生成器４に入力され、同ＦＦ８が０”の時
は終了ポインタとしてオール″１′”の値がｂパターン
生成器４に入力されるように作動する。
第５図に上記ポインタ有効性表示Ｆ’ ｆ” ７．８の
設定方法を示す。即ち、入出力チャネルｍ ｋｌ ＆！
、最初のメモリ転送時には開始ポインタ有効性表示ＦＦ
７を１”にセットし、最終のメモリ転送時には終了ポイ
ンタ有効性表示ＦＦ８を“１パにセットする。
設定方法を示す。即ち、入出力チャネルｍ ｋｌ ＆！
、最初のメモリ転送時には開始ポインタ有効性表示ＦＦ
７を１”にセットし、最終のメモリ転送時には終了ポイ
ンタ有効性表示ＦＦ８を“１パにセットする。
それ以外のメモリ転送時には、両ポインタ有効性表示Ｆ
Ｐ” ７．８ともａｌｌにセットする。
Ｐ” ７．８ともａｌｌにセットする。
以上説明したポインタ有効性表示Ｆ１−゛を用いたマー
ク信号生６’＆置で、第１図に示したメモリ転送のマー
ク信号を生成する様子を第６図に示すつ第１図ｔ■）に
示す転送形態（ｆ）の第１回目〇転込は最初でかつ最終
の転送であり、■効社表示ＦＰ゛は両ポインタに対する
ものとも１”で、実際の開始ポインタ、終了ポインタの
値からマーク信号が生成される。第１図２）に示す転送
形態（■）の第１回目の転送は最初の転送であるが、最
終の転送ではないため、開始ポインタの存置性表示ｒ’
Ｆは１″、終了ポインタの有効性表示ＦＦはＯ”とな
る。従って、開始ポインタは実際の値が使われ、終了ボ
・インタ・ま実効的にはオーツＬ／″１”の値を使って
、マーク信号が生成される。転送形態（ＩＩ）の２回目
以降の転送は、最初でも最終でもないため、開始ポイン
タ、終了、 ポインタの有効性表示ＦＦは両刃とも”
０”となり、開始ポインタとしては実効的にはて−ル″
ｏ″を、終了ポインタとしては実効的にはオール６１”
の値を使ってマーク信号が生成される。転送形態（Ｉｆ
）の最終の転送は最初ではｉ【いが最終の転送であるた
め、Ｉｎ Ｅポインタの有効性表示ＦＦは”０’、終了
ポインタの有効性表示ＦＦは）”となる。従って開始ポ
インタの負としては実効的にはオール″Ｏ″を、終了ポ
インタは実際の１１を使ってマーク信号が生成される。
ク信号生６’＆置で、第１図に示したメモリ転送のマー
ク信号を生成する様子を第６図に示すつ第１図ｔ■）に
示す転送形態（ｆ）の第１回目〇転込は最初でかつ最終
の転送であり、■効社表示ＦＰ゛は両ポインタに対する
ものとも１”で、実際の開始ポインタ、終了ポインタの
値からマーク信号が生成される。第１図２）に示す転送
形態（■）の第１回目の転送は最初の転送であるが、最
終の転送ではないため、開始ポインタの存置性表示ｒ’
Ｆは１″、終了ポインタの有効性表示ＦＦはＯ”とな
る。従って、開始ポインタは実際の値が使われ、終了ボ
・インタ・ま実効的にはオーツＬ／″１”の値を使って
、マーク信号が生成される。転送形態（ＩＩ）の２回目
以降の転送は、最初でも最終でもないため、開始ポイン
タ、終了、 ポインタの有効性表示ＦＦは両刃とも”
０”となり、開始ポインタとしては実効的にはて−ル″
ｏ″を、終了ポインタとしては実効的にはオール６１”
の値を使ってマーク信号が生成される。転送形態（Ｉｆ
）の最終の転送は最初ではｉ【いが最終の転送であるた
め、Ｉｎ Ｅポインタの有効性表示ＦＦは”０’、終了
ポインタの有効性表示ＦＦは）”となる。従って開始ポ
インタの負としては実効的にはオール″Ｏ″を、終了ポ
インタは実際の１１を使ってマーク信号が生成される。
発明の効果
本発明によれば、一連のメモリ要求のうち、最初と最後
のメモリ要求の時に開始ポインタ、終了ポインタをそれ
ぞれ必要とするだけであり、その間のメモリ要求時には
上記２つのポインタは不要である。従って多数のメモリ
要求がチャネル装置内に保留される場合でも、それぞれ
のメモリ要求に対むして開始ポインタ、〈了ポインタを
記憶しておく必要がなく、チャネル装置半り一対のポイ
ンタ記憶回路を有するだけで十分であり、大幅にハード
ウェア量を削減できる効果がある。
のメモリ要求の時に開始ポインタ、終了ポインタをそれ
ぞれ必要とするだけであり、その間のメモリ要求時には
上記２つのポインタは不要である。従って多数のメモリ
要求がチャネル装置内に保留される場合でも、それぞれ
のメモリ要求に対むして開始ポインタ、〈了ポインタを
記憶しておく必要がなく、チャネル装置半り一対のポイ
ンタ記憶回路を有するだけで十分であり、大幅にハード
ウェア量を削減できる効果がある。
第１図はメモリへのデータ転送の形Ｆ、Ｑ ｆ示した図
、第２図は従来のマーク信号生成回路の構成図、第３図
はマーク信号生成の具体例に、ｒした図、第４図は不発
明によるマーク信号生成回路の一実施例の構成図、第５
図１・まポインタ有効性表示フリップフロップの値をｌ
’ｌ：成するための動作流れ図、第６図・末ポインタ有
力１生表示フリップフロッグを用いてマーク信号が生成
さｎる具体例を示した図である。 １・・・開始ポインタ格納レジスタ、２・・・終了ポイ
ンタ格哨レジスタ、３．４・・・パターン生成器、５・
・・アンド回路、６・・・マークレジスタ、７・・・開
畑ポインタ有幼注表示フリップフロップ、８・・・ｉア
ポインタ有効性表示フリップフロップ、９・・・アンド
回路、１０・・・オア回路。 代理人弁理士 薄 １）利 ％。 （２） 第２図 第３図
、第２図は従来のマーク信号生成回路の構成図、第３図
はマーク信号生成の具体例に、ｒした図、第４図は不発
明によるマーク信号生成回路の一実施例の構成図、第５
図１・まポインタ有効性表示フリップフロップの値をｌ
’ｌ：成するための動作流れ図、第６図・末ポインタ有
力１生表示フリップフロッグを用いてマーク信号が生成
さｎる具体例を示した図である。 １・・・開始ポインタ格納レジスタ、２・・・終了ポイ
ンタ格哨レジスタ、３．４・・・パターン生成器、５・
・・アンド回路、６・・・マークレジスタ、７・・・開
畑ポインタ有幼注表示フリップフロップ、８・・・ｉア
ポインタ有効性表示フリップフロップ、９・・・アンド
回路、１０・・・オア回路。 代理人弁理士 薄 １）利 ％。 （２） 第２図 第３図
Claims (1)
- （１）一度に複数バイトのデータを転送する時、該デー
タの有効性を表示するため、１バイトにつき１ビツトの
マーク信号を生成する装置において、有効データの開始
および終了のバイト位置を示す第１および第２のポイン
タと、両ポインタにはさまれたバイト位置に対応するマ
ーク信号のビット位置には１”の値を、それ以外のビッ
ト位置には０”なるマーク信号を生成する手段と、上記
第１および第２のポインタに対応してその有効性を表示
する第１および第２の記憶手段と、該第１の記憶手段の
値が”０℃時は上記第１のポインタの値を実効的にオー
ル１１０１１とし、上記第２の記憶手段が０”の時は上
記ポインタの値を実効的にオール″１”とする手段とを
設けたことを特徴とするマーク信号生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9482382A JPS58213323A (ja) | 1982-06-04 | 1982-06-04 | マ−ク信号生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9482382A JPS58213323A (ja) | 1982-06-04 | 1982-06-04 | マ−ク信号生成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58213323A true JPS58213323A (ja) | 1983-12-12 |
Family
ID=14120770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9482382A Pending JPS58213323A (ja) | 1982-06-04 | 1982-06-04 | マ−ク信号生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58213323A (ja) |
-
1982
- 1982-06-04 JP JP9482382A patent/JPS58213323A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59214079A (ja) | ビデオ表示制御回路 | |
| JPS58213323A (ja) | マ−ク信号生成装置 | |
| JPS61292298A (ja) | メモリ回路 | |
| SU822171A1 (ru) | Устройство дл ввода-выводаиНфОРМАции | |
| JPS5946025B2 (ja) | デ−タ処理装置 | |
| JPS603035A (ja) | 記憶装置 | |
| JPH02212952A (ja) | メモリアクセス制御方式 | |
| JPS6078482A (ja) | 表示器の駆動方法 | |
| JPS6225799Y2 (ja) | ||
| JPS58140858A (ja) | 演算デ−タの転送方式 | |
| JPS6198385A (ja) | 表示制御装置 | |
| JPS61224731A (ja) | 変化点検出方式 | |
| JPH04160458A (ja) | Ｄｍａコントローラ周辺回路 | |
| JPS58192153A (ja) | ゾ−ンビツト作成回路 | |
| JPS61156422A (ja) | デイジツトストロ−ブの指定方法 | |
| JPS61230190A (ja) | マルチウインド表示用メモリ装置 | |
| JPS59214078A (ja) | 図形発生装置 | |
| JPS6136854A (ja) | メモリ切換装置 | |
| JPS62280794A (ja) | 文字表示の制御方法 | |
| JPS58129666A (ja) | 記憶制御方式 | |
| JPS63265323A (ja) | ビット配列変換方式 | |
| JPS59194266A (ja) | 高速フ−リエ変換装置 | |
| JPH01142934A (ja) | 情報処理回路 | |
| JPS5844633U (ja) | 指数情報処理装置 | |
| JPS62133513A (ja) | 文字・記号などの入力方式 |