JPH0535588A - データアクセス機構 - Google Patents

データアクセス機構

Info

Publication number
JPH0535588A
JPH0535588A JP3188525A JP18852591A JPH0535588A JP H0535588 A JPH0535588 A JP H0535588A JP 3188525 A JP3188525 A JP 3188525A JP 18852591 A JP18852591 A JP 18852591A JP H0535588 A JPH0535588 A JP H0535588A
Authority
JP
Japan
Prior art keywords
storage device
data
storage area
temporary storage
external storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3188525A
Other languages
English (en)
Inventor
Kaori Honjiyou
佳緒里 本庄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3188525A priority Critical patent/JPH0535588A/ja
Publication of JPH0535588A publication Critical patent/JPH0535588A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】 【目的】常に外部記憶装置からデータを即座に読み出せ
るよう、記憶装置の一時格納領域に空きを作っておくこ
とができるデータアクセス機構を提供すること。 【構成】データアクセス機構1は、記憶装置2内の一次
格納領域3と、一定時間ごとに一時格納領域3から外部
記憶装置に書き込みを行う外部記憶制御回路4に書き込
み命令を出力する記憶装置管理回路5と、一定時間の経
過前に一時格納領域3の空きの消滅を記憶装置管理回路
5が検出すると、一時格納領域3に格納してあるデータ
の中で最後のアクセスからの経過時間が最も長いデータ
を、一時格納領域3から削除するため外部記憶制御回路
4に外部記憶装置への書き込み命令を出力する使用順序
管理回路6と、記憶装置管理回路5に一定時間を計測さ
せるためのタイマパルスを出力し、一定時間内での使用
順序管理回路6の動作回数を見て一定時間の値を減少お
よび増加させる機能を持つ可変タイマ7とから構成す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はデータアクセス機構に関
し、特に一時格納領域の空きの大きさを制御するデータ
アクセス機構に関する。
【0002】
【従来の技術】従来のデータアクセス機構は、外部記憶
装置からデータを読み出すよう読み出し命令を受ける
と、直さま読み出し命令を実行し、記憶装置の一時格納
領域に外部記憶装置からデータを読み込む。このとき、
一時格納領域に空きがないと、この読み出し命令を待合
せ状態とし、一時記憶領域の一部のデータを外部記憶装
置に書き込み、一時格納領域に空き作り、しかる後に外
部記憶装置からデータを読み出していた。
【0003】
【発明が解決しようとする課題】上述した従来のデータ
アクセス機構は、外部記憶装置からデータの読み出し命
令を受けたとき記憶装置の一時格納領域に空きがない
と、この読み出し命令を待合せ状態とし、一時格納領域
のデータを外部記憶装置に書き込んでからデータを読み
出してくるので、データを外部記憶装置から読み出すま
での時間がかかるという問題点がある。
【0004】本発明の目的は、常に外部記憶装置からデ
ータを即座に読み出せるよう、記憶装置の一時格納領域
に空きを作っておくことができるデータアクセス機構を
提供することにある。
【0005】
【課題を解決するための手段】本発明のデータアクセス
機構は、電子計算機に設けた記憶装置の一次格納領域に
外部記憶装置からデータを読み出すデータアクセス機構
において、一定時間ごとに前記一時格納領域から前記外
部記憶装置に書き込みを行う外部記憶制御回路に書き込
み命令を出力する記憶装置管理回路を含む構成である。
【0006】本発明のデータアクセス機構は、一定時間
の経過前に一時格納領域の空きの消滅を記憶装置管理回
路が検出すると前記一時格納領域に格納してあるデータ
の中で最後のアクセスからの経過時間が最も長いデータ
を前記一時格納領域から削除するため外部記憶装置に書
き込みを行う外部記憶制御回路に書き込み命令を出力す
る使用順序管理回路を含んでもよい。
【0007】本発明のデータアクセス機構は、一定時間
内での使用順序管理回路の動作回数が予め定める回数を
越えると前記一定時間の値を減少させ、前記動作回数が
予め定める回数を下回ると前記一定時間の値を増加させ
る経過時間可変機能を持つ可変タイマを含んでもよい。
【0008】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【0009】図1は本発明の一実施例のブロック図であ
る。
【0010】本発明のデータアクセス機構1は、図示し
ていない外部記憶装置からデータを読み出し格納するた
めの、記憶装置2内の一次格納領域3と、一定時間ごと
に一時格納領域3から外部記憶装置に書き込みを行う外
部記憶制御回路4に書き込み命令を出力する記憶装置管
理回路5と、一定時間の経過前に一時格納領域3の空き
の消滅を記憶装置管理回路5が検出すると、一時格納領
域3に格納してあるデータの中で最後のアクセスからの
経過時間が最も長いデータを、一時格納領域3から削除
するため外部記憶装置に書き込みを行う外部記憶制御回
路4に書き込み命令を出力する使用順序管理回路6と、
記憶装置管理回路5に一定時間を計測させるためのタイ
マパルスを出力すると共に、一定時間内での使用順序管
理回路6の動作回数が予め定める回数を越えると一定時
間の値を減少させ、動作回数が予め定める回数を下回る
と一定時間の値を増加させる経過時間可変機能を持つ可
変タイマ7とから構成する。
【0011】次に動作について説明する。
【0012】図2は記憶装置管理回路の動作の流れ図で
ある。なお、説明に使用する回路の名称と符号とは図1
のものと同一である。
【0013】記憶装置管理回路5は、可変タイマ7から
一定時間を計測するためのタイマパルスを受信し、ステ
ップ(以下Sと記す)21で一定時間を測定し、一定時
間が経過するごとに、S22で記憶装置2の一時格納領
域3内のデータを予め定める基準に従って選択し、外部
記憶装置に書き込むため書き込み命令を記憶装置2を介
して外部記憶制御回路4に与える。又、S23で一定時
間が経過する前に一時格納領域3が空きなしになったこ
とを検出すると、使用順序管理回路6に制御を移す。
【0014】図3は使用順序管理回路の動作の流れ図で
ある。
【0015】使用順序管理回路6は、常に、S31で一
時格納領域3内のデータの使用順序を記憶し、格納して
あるデータの中で最後のアクセスからの経過時間が最も
長いデータを外部記憶装置に書き込むため、S32で書
き込み命令を記憶装置2を介して外部記憶制御回路4に
与える。
【0016】図4は可変タイマの動作の流れ図である。
【0017】可変タイマ7は、S41で使用順序管理回
路6の一定時間内の動作回数を計数し、一定時間内での
使用順序管理回路6の動作回数が予め定める回数を越え
るとS42で一定時間の値を減少させ、動作回数が予め
定める回数を下回るとS43で一定時間の値を増加させ
るよう制御する。
【0018】
【発明の効果】以上説明したように、本発明は、一定時
間ごとに記憶装置の一時格納領域にあるデータを外部記
憶装置に書き込むことにより、又、一定時間が経過する
前に一時格納領域が空きなしになったことを検出する
と、格納してあるデータの中で最後のアクセスからの経
過時間が最も長いデータを外部記憶装置に書き込むこと
により、又、一定時間内での使用順序管理回路6の動作
回数が多くなると、一定時間の値を変更することによ
り、常に外部記憶装置からデータを即座に読み出せるよ
う、記憶装置の一時格納領域に空きを作っておくこと
で、必要なデータを外部記憶装置から読み出すまでの時
間を常に最短時間とすることができるという効果が有
る。
【図面の簡単な説明】
【図1】本発明の一実施例のブロック図である。
【図2】記憶装置管理回路の動作の流れ図である。
【図3】使用順序管理回路の動作の流れ図である。
【図4】可変タイマの動作の流れ図である。
【符号の説明】
1 データアクセス機構 2 記憶装置 3 一次格納領域 4 外部記憶制御回路 5 記憶装置管理回路 6 使用順序管理回路 7 可変タイマ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 電子計算機に設けた記憶装置の一次格納
    領域に外部記憶装置からデータを読み出すデータアクセ
    ス機構において、一定時間ごとに前記一時格納領域から
    前記外部記憶装置に書き込みを行う外部記憶制御回路に
    書き込み命令を出力する記憶装置管理回路を含むことを
    特徴とするデータアクセス機構。
  2. 【請求項2】 一定時間の経過前に一時格納領域の空き
    の消滅を記憶装置管理回路が検出すると前記一時格納領
    域に格納してあるデータの中で最後のアクセスからの経
    過時間が最も長いデータを前記一時格納領域から削除す
    るため外部記憶装置に書き込みを行う外部記憶制御回路
    に書き込み命令を出力する使用順序管理回路を含むこと
    を特徴とする請求項1記載のデータアクセス機構。
  3. 【請求項3】 一定時間内での使用順序管理回路の動作
    回数が予め定める回数を越えると前記一定時間の値を減
    少させ、前記動作回数が予め定める回数を下回ると前記
    一定時間の値を増加させる経過時間可変機能を持つ可変
    タイマを含むことを特徴とする請求項1または2記載の
    データアクセス機構。
JP3188525A 1991-07-29 1991-07-29 データアクセス機構 Pending JPH0535588A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3188525A JPH0535588A (ja) 1991-07-29 1991-07-29 データアクセス機構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3188525A JPH0535588A (ja) 1991-07-29 1991-07-29 データアクセス機構

Publications (1)

Publication Number Publication Date
JPH0535588A true JPH0535588A (ja) 1993-02-12

Family

ID=16225240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3188525A Pending JPH0535588A (ja) 1991-07-29 1991-07-29 データアクセス機構

Country Status (1)

Country Link
JP (1) JPH0535588A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1982002260A1 (en) * 1980-12-26 1982-07-08 Nozawa Ryoichiro Numerically controlled machining system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1982002260A1 (en) * 1980-12-26 1982-07-08 Nozawa Ryoichiro Numerically controlled machining system

Similar Documents

Publication Publication Date Title
US6742095B2 (en) Memory access circuit and memory access control circuit
JP2001052479A (ja) メモリ装置
JP2001290791A (ja) 不揮発性半導体記憶装置内蔵マイクロコンピュータとその制御方法
JP2003036202A (ja) 記憶装置
JPH0535588A (ja) データアクセス機構
KR870011521A (ko) 컴퓨터를 사용한 엔진제어시스템의 데이터 보호장치
KR0155044B1 (ko) 선입선출 메모리를 이용한 램데이타 전송장치 및 그 방법
JP2723038B2 (ja) 記憶装置のデータ格納方法
JPH0955091A (ja) フラッシュメモリ装置
JPH0540698A (ja) 主記憶ページ管理方式
JPH06236695A (ja) 交換表示機能付不揮発性メモリ装置
JPH07146814A (ja) メモリ装置
JP2005174468A (ja) フラッシュメモリのアクセス制御方法
JP3568384B2 (ja) メモリアクセス回路
KR100283908B1 (ko) 데이터 크기 조절 회로
JPH11212877A (ja) 記憶装置
JPH04248641A (ja) メモリ制御装置
JP2758745B2 (ja) 記憶回路
JPH05290568A (ja) メモリic
JPH04243086A (ja) 記憶装置
JP2019109557A (ja) 半導体記憶装置及び画像処理装置
JPH0695953A (ja) Eeprom制御回路
JP2006163597A (ja) Wait信号解除回路
JPH04314150A (ja) 主記憶ページ管理装置
JPS5968033A (ja) 外部装置への出力方法