JP2003036202A

JP2003036202A - 記憶装置

Info

Publication number: JP2003036202A
Application number: JP2001223575A
Authority: JP
Inventors: Tomoaki Izumi; 智紹泉; Kazuya Iwata; 和也岩田; Tetsushi Kasahara; 哲志笠原; Tatsuya Adachi; 達也足立; Juichi Shiyouraiden; 重一小来田; Toshiyuki Honda; 利行本多
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2001-07-24
Filing date: 2001-07-24
Publication date: 2003-02-07
Anticipated expiration: 2021-07-24
Also published as: JP4841069B2

Abstract

(57)【要約】【課題】クロック信号の生成による消費電力を削減
し、かつ、データ処理速度を向上した記憶装置を提供す
る。【解決手段】ホストインタフェース1内のコマンド識
別部1aが、ホストHからのコマンドを識別し、そのコマ
ンド識別情報をコマンド識別信号IDとしてクロック周波
数決定部5へ出力する。クロック周波数決定部5はコマン
ド識別情報に応じてクロック信号CLK2の設定周波数fを
決定する。それにより、記憶素子制御部2のデータ処理
速度をコマンドごとに変化させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体記憶素子を含
む記憶装置に関し、特にその入出力処理のクロック制御
に関する。

【０００２】

【従来の技術】ノートパソコン、携帯情報端末(ＰＤＡ)
及びディジタルカメラ等の携帯型情報処理機器はディジ
タルデータを記録媒体に記録する。その記録媒体として
は、画像データ等の多量のデータを単体で長時間安定に
保持できるものが望ましい。更に、携帯型情報処理機器
は長時間、電池等の内部電源だけで使用される。従っ
て、上記の記録媒体として、データの入出力及び保持に
必要な電力を小さく抑えるものが望ましい。その上、携
帯型情報処理機器で扱われるデータは、他の様々な情報
処理機器間で交換される。例えば、ディジタルカメラで
撮影された画像データはプリンタで印刷され、パソコン
でディジタル処理され、携帯電話で伝送され、又は、テ
レビ画面に映し出される。従って、上記の記録媒体とし
て、様々な情報処理機器間で共用できるものが望まし
い。

【０００３】上記の要求に応える記録媒体として、従来
のフレキシブルディスク、ハードディスク及び光ディス
ク等と共に、半導体記憶素子が多用されている。特に、
ＰＣカードのようにフラッシュメモリ内蔵のカード型記
録媒体(以下、フラッシュメモリカードという)が代表的
である。フラッシュメモリカードは、情報処理機器に設
けられた専用のスロットに差し込まれ、その情報処理機
器とデータを交換する。共通の規格によるスロットを持
つ情報処理機器同士は、同一のフラッシュメモリカード
でデータを共用できる。

【０００４】図8は、従来のフラッシュメモリカード100
と情報処理機器(以下、ホストという)Hとによるデータ
交換の一例を示すブロック図である。フラッシュメモリ
カード100はホストHと、例えば、データラインDAT、ク
ロックラインCLK、電源ラインVDD、グラウンドラインVS
S及びコマンドラインCMDの5種類のラインで接続され
る。

【０００５】ホストインタフェース101はコマンドライ
ンCMDを通じてホストHからのコマンドを受信し、解読す
る。例えば、そのコマンドがデータの読み出し命令であ
る時、ホストインタフェース101はフラッシュメモリ3か
らデータを読み出す。その時、フラッシュメモリ制御部
2はデータをフラッシュメモリ3からバッファ1bへ、クロ
ック信号CLK2に同期して転送する。更に、ホストインタ
フェース101はバッファ1b内のデータをホストHへ、クロ
ックラインCLKからの転送クロックに同期してデータラ
インDATを通じて転送する。

【０００６】ホストHからのコマンドがデータの書き込
み命令である時、ホストインタフェース101はデータラ
インDATからデータを読み出す。その時、データはクロ
ックラインCLKからの転送クロックに同期して、バッフ
ァ1bへ蓄積される。更に、ホストインタフェース101は
バッファ1b内のデータをフラッシュメモリ3へ書き込
む。その時、フラッシュメモリ制御部2はデータをバッ
ファ1bからフラッシュメモリ3へ、クロック信号CLK2に
同期して転送する。

【０００７】フラッシュメモリ制御部2は、ホストイン
タフェース101とフラッシュメモリ3との間で、データの
入出力処理を制御する。その入出力処理はクロック信号
CLK2に同期して行われる。クロック生成部4は、クロッ
ク制御部50からの起動信号STRにより起動し、停止信号S
TPにより停止する。つまり、クロック制御部50による起
動信号STRの出力から停止信号STPの出力までの間、クロ
ック生成部4は一定周波数のクロック信号CLK2を生成す
る。更に、そのクロック信号CLK2に同期してフラッシュ
メモリ制御部2は動作する。

【０００８】クロック制御部50はホストインタフェース
101内のコマンド検出部101aから、ホストインタフェー
ス101によるコマンドの受信ごとにコマンド検出信号CDT
を入力する。クロック制御部50はコマンド検出信号CDT
の入力ごとに起動信号STRを出力する。それと同時に、
内部のカウンタ(図示せず)により一定のスタンバイ移行
時間をカウントする。そのカウント中に新たなコマンド
検出信号CDTを入力した時、クロック制御部50はカウン
ト値をリセットし、スタンバイ移行時間をカウントし直
す。新たなコマンド検出信号CDTの入力前にスタンバイ
移行時間をカウントし終えた時、クロック制御部50は停
止信号STPを出力する。

【０００９】従来のフラッシュメモリカード100ではク
ロック制御部50の上記の動作により、新たなコマンドを
一定のスタンバイ移行時間入力しない時、クロック生成
部4が停止する。それにより、クロック信号CLK2の生成
による消費電力が低減する。

【００１０】

【発明が解決しようとする課題】携帯型情報処理機器
は、更に小型でかつ軽量であることを望まれている。従
って、内蔵電池の容量が制限されるので消費電力を更に
削減しなければならない。その反面、携帯型情報処理機
器は、更に多量のデータの処理を望まれている。従っ
て、データ処理の効率、例えば処理速度を向上しなけれ
ばならない。

【００１１】上記のフラッシュメモリカード100での消
費電力の削減には例えば、フラッシュメモリ制御部2に
よるデータ処理の終了時、速やかにクロック信号CLK2の
生成を停止し、すなわちスタンバイ状態に移行すること
が望ましい。つまり、スタンバイ移行時間の短縮が望ま
しい。それにより、フラッシュメモリ制御部2がデータ
処理を行っていない時にクロック信号CLK2が生成されて
いる状態(アイドル状態)の時間(アイドル時間)を削減で
きる。その結果、クロック信号CLK2の生成による消費電
力が低減する。

【００１２】しかし、クロック生成部4及びフラッシュ
メモリ制御部2の起動はそれぞれ所定の時間を要する。
従って、コマンドに対するフラッシュメモリカード100
の応答速度は、アイドル状態に比べてスタンバイ状態で
遅い。一方、スタンバイ移行時間が短かいほど、フラッ
シュメモリカード100はコマンドの入力時、スタンバイ
状態でありやすい。それ故、スタンバイ移行時間が短い
ほど、フラッシュメモリカード100へのデータの記録速
度及び再生速度が減少する。つまり、従来のフラッシュ
メモリカード100では、スタンバイ移行時間の短縮とデ
ータ処理速度の減少とが、いわゆるトレードオフの関係
にあった。従って、スタンバイ移行時間の短縮によるア
イドル時間の削減では、消費電力の十分な削減と、一定
値以上のデータ処理速度の維持と、の両立が困難であっ
た。

【００１３】本発明は、クロック信号の生成による消費
電力を削減し、かつ、データ処理速度を向上した記憶装
置、の提供を目的とする。

【００１４】

【課題を解決するための手段】本発明の一つの観点によ
る記憶装置は、(A) ホストからのコマンドを識別して
前記コマンドの識別情報をコマンド識別信号として出力
するためのコマンド識別部、を含み、前記ホストとの間
で前記コマンドとデータとを通信するためのホストイン
タフェース；(B) 前記データを記憶するための記憶素
子；(C) 前記コマンドに応じて前記データを、前記記
憶素子へ書き込み、及び、前記記憶素子から読み出す、
ための記憶素子制御部；(D) 設定周波数のクロック信
号を前記記憶素子制御部へ与えるためのクロック生成
部；及び、(E) 前記コマンド識別信号に応じて前記設
定周波数を決定するためのクロック周波数決定部；を有
する。

【００１５】上記の記憶装置では、ホストからのコマン
ドが識別され、そのコマンド識別情報に応じてクロック
信号の設定周波数が決定される。それにより、記憶素子
制御部のデータ処理速度をコマンドごとに変化できる。

【００１６】例えば、ホストが上記の記憶装置でのクロ
ック信号の設定周波数を、特定のコマンドにより指定し
ても良い。その特定のコマンドは例えば、ホストの種類
等のホストについての情報、又は、データ転送速度等の
ホストとの間の通信についての情報、を示すものであっ
ても良い。特定のコマンドはそのパラメータの中に、ク
ロック信号の設定周波数の最適値を含んでも良い。

【００１７】上記の記憶装置ではクロック信号の設定周
波数がホストからのコマンドを通じて、例えばホストの
種類に応じて次のように決定される：例えば、ディジ
タルビデオカメラ等、高速なデータ処理を必要とするホ
ストに対してはクロック信号の設定周波数が高く決定さ
れる。一方、ディジタルスチルカメラ等、データの処理
速度より消費電力の低減を重視するホストに対してはク
ロック信号の設定周波数が低く決定される。こうして、
上記の記憶装置では、クロック信号の設定周波数がホス
トの種類に応じて最適値に決定される。その結果、ホス
トの種類に応じて、記憶素子制御部によるデータ処理速
度と、クロック信号の生成による消費電力と、を最適に
調節できる。

【００１８】更に、ホストが、例えば上記の記憶装置と
の通信でデータ転送速度を設定する時、上記の記憶装置
に対してクロック信号の設定周波数を、データ転送速度
に合わせて最適値に指定できる。こうして、上記の記憶
装置では、クロック信号の設定周波数がホストとのデー
タ転送速度に応じて最適値に決定される。その結果、上
記の記憶装置では、ホストとの間でのデータ転送速度に
応じて、記憶素子制御部によるデータ処理速度と、クロ
ック信号の生成による消費電力と、を最適に調節でき
る。

【００１９】ホストからの特定のコマンドの他に、上記
の記憶装置は通常のコマンドに応じて、クロック信号の
設定周波数を決定しても良い。例えば、ホストからの書
き込み命令及び読み出し命令に対してクロック信号の設
定周波数を高く決定しても良い。その時、記憶素子制御
部のデータ処理速度は大きい。その結果、データの記録
速度及び再生速度が大きい。一方、ホストによる記憶装
置の認識に必要なデータ(例えば記憶装置の動作条件又
は属性等)の出力命令又はアドレスの指定命令に対して
クロック信号の設定周波数を低く決定しても良い。その
時、記憶素子制御部のデータ処理速度は小さい。しか
し、上記のコマンドに対する応答処理は、記憶素子制御
部によるデータ処理を実質的には必要としない。従っ
て、上記のコマンドに対する応答処理の速度は実質的に
は変わらない。更に、クロック信号の周波数が低いの
で、クロック信号の生成による消費電力が低減する。こ
うして、上記の記憶装置は通常のコマンドに対する応答
処理に応じて、記憶素子制御部によるデータ処理速度
と、クロック信号の生成による消費電力と、を最適に調
節できる。

【００２０】本発明の別な観点による記憶装置は、(A)
ホストからの転送クロックの周波数を検出するための
転送クロック検出部、を含み、前記ホストとの間でコマ
ンドとデータとを通信するためのホストインタフェー
ス；(B) 前記データを記憶するための記憶素子；(C)
前記コマンドに応じて前記データを、前記記憶素子へ書
き込み、及び、前記記憶素子から読み出す、ための記憶
素子制御部；(D) 設定周波数のクロック信号を前記記
憶素子制御部へ与えるためのクロック生成部；及び、
(E) 前記転送クロックの周波数に応じて前記設定周波
数を決定するためのクロック周波数決定部；を有する。

【００２１】ホストと上記の記憶装置との間でのデータ
転送時、ホストからの転送クロックの周波数は高い。一
方、それ以外の時、転送クロックの周波数は低い。上記
の記憶装置はそのような転送クロックの周波数の変化に
合わせて、クロック信号の設定周波数を変化させる。そ
れにより、転送クロックの周波数が高い時、クロック信
号の設定周波数が高い。従って、記憶素子制御部のデー
タ処理速度が大きい。逆に、転送クロックの周波数が低
い時、クロック信号の設定周波数が低い。従って、クロ
ック信号の生成による消費電力が小さい。こうして、上
記の記憶装置はホストからの転送クロックの周波数に基
づいて、記憶素子制御部によるデータ処理速度と、クロ
ック信号の生成による消費電力と、を最適に調節でき
る。

【００２２】本発明の更に別な観点による記憶装置は、
(A) ホストからのコマンドの入力の時間間隔を検出す
るためのコマンド間隔計測部、を含み、前記ホストとの
間で前記コマンドとデータとを通信するためのホストイ
ンタフェース；(B) 前記データを記憶するための記憶
素子；(C) 前記コマンドに応じて前記データを、前記
記憶素子へ書き込み、及び、前記記憶素子から読み出
す、ための記憶素子制御部；(D) 設定周波数のクロッ
ク信号を前記記憶素子制御部へ与えるためのクロック生
成部；及び、(E) 前記コマンドの入力の時間間隔に応
じて前記設定周波数を決定するためのクロック周波数決
定部；を有する。

【００２３】上記の記憶装置はホストからのコマンド入
力(アクセス)の時間間隔を計測し、その時間間隔に応じ
てクロック信号の設定周波数を、次のように決定する：
コマンド入力の時間間隔が長い時、クロック信号の設
定周波数を低く設定する。それにより、記憶素子制御部
のデータ処理速度が減少するので、データ処理終了時か
ら次のコマンド入力までの時間(アイドル時間)が短縮す
る。従って、アイドル時間でのクロック信号の生成によ
る消費電力が削減される。逆に、コマンド入力の時間間
隔が短い時、クロック信号の設定周波数を高く設定す
る。それにより、記憶素子制御部のデータ処理速度が増
加するので、コマンドに対する記憶装置の応答速度が増
加する。こうして、上記の記憶装置は、ホストからのコ
マンド入力の時間間隔に基づいて、記憶素子制御部によ
るデータ処理速度と、クロック信号の生成による消費電
力と、を最適に調節できる。

【００２４】上記の記憶装置では、前記記憶素子がフラ
ッシュメモリであり、前記記憶素子制御部が前記記憶素
子に記憶されたデータの消去を制御しても良い。フラッ
シュメモリはデータを、実質的な電力消費なしで長時間
安定に保持できる。従って、特に携帯型情報処理機器用
の記憶素子として好ましい。更に、記憶素子制御部はフ
ラッシュメモリ内のデータをブロックごとに一括消去
し、新たなデータを書き込み得る。従って、上記の記憶
装置は記憶素子のデータを書き換え得る。

【００２５】

【発明の実施の形態】以下、本発明の最適な実施の形態
について、その好ましい実施例を挙げて、図面を参照し
つつ説明する。以下に述べる実施例はいずれもフラッシ
ュメモリカードについて本発明を実施した例である。

【００２６】フラッシュメモリカードは内部にフラッシ
ュＥＥＰＲＯＭ(一括消去型電気的消去及び書き込み可
能な不揮発性メモリ：以下、フラッシュメモリという)
を含み、それらにデータを書き換え可能に記録できる。
フラッシュメモリカードは通常数十mm×数十mm×数mm程
度のサイズの小型カードであり、主に、携帯電話、携帯
型オーディオプレーヤ、ディジタルカメラ及びディジタ
ルビデオカメラ等の携帯型情報処理機器で記録媒体とし
て用いられる。

【００２７】《実施例１》図1は、本発明の実施例１に
よるフラッシュメモリカード10とホストHとによるデー
タ交換を示すブロック図である。フラッシュメモリカー
ド10はホストHと次の5種類のラインで接続される。それ
らのラインは、複数本のデータラインDAT、クロックラ
インCLK、電源ラインVDD、グラウンドラインVSS、及
び、コマンドラインCMD、を含む。

【００２８】ホストインタフェース1は上記の複数種の
ラインを通してホストHと直接通信を行うための回路で
ある。ホストインタフェース1は、コマンドラインCMDを
通じてホストHからのコマンドを受信し、解読する。そ
の後、コマンドに応じて以下の応答処理を行う。

【００２９】ホストHからのコマンドには、次のような
ホストHによるフラッシュメモリカード10の認識に関す
るものがある。それらは例えば、(a) フラッシュメモ
リカード10の動作電圧等の動作条件を出力させ、又は指
定するためのもの、(b) フラッシュメモリカード10の
属性を出力させるためのもの、及び、(c) フラッシュ
メモリカード10のアドレスを指定するためのもの、を含
む。これらのコマンドに対する応答はフラッシュメモリ
3へのデータの入出力を要さないので、ホストインタフ
ェース1だけで処理される。その処理動作は、クロック
ラインCLKからの転送クロックに同期して行われる。

【００３０】ホストHからのコマンドがフラッシュメモ
リ3からのデータの読み出し命令である時、ホストイン
タフェース1はフラッシュメモリ制御部2へ、フラッシュ
メモリ3からデータを読み出すよう指示する。フラッシ
ュメモリ制御部2はその指示に従って、フラッシュメモ
リ3からホストインタフェース1内のバッファ1bへデータ
を転送する。その転送は、クロック生成部4からのクロ
ック信号CLK2に同期して行われる。ここで、バッファ1b
はデータを一時記憶するための半導体メモリであり、好
ましくはＳＲＡＭである。ホストインタフェース1はバ
ッファ1b内のデータをシリアル信号に変換し、データラ
インDATを通してホストHへ転送する。その転送は、クロ
ックラインCLKからの転送クロックに同期して行われ
る。

【００３１】ホストHからのコマンドがフラッシュメモ
リ3へのデータの書き込み命令である時、ホストインタ
フェース1はデータラインDATからシリアル信号を1バイ
トずつ読み出してパラレル信号に変換する。更に、その
パラレル信号をバッファ1bへ一時記憶する。それらの動
作は、クロックラインCLKからの転送クロックに同期し
て行われる。更に、ホストインタフェース1はフラッシ
ュメモリ制御部2へ、バッファ1b内のデータをフラッシ
ュメモリ3へ書き込むよう指示する。フラッシュメモリ
制御部2はその指示に従ってバッファ1bのデータをフラ
ッシュメモリ3へ転送する。その転送は、クロック生成
部4からのクロック信号CLK2に同期して行われる。

【００３２】ホストHからのコマンドがフラッシュメモ
リ3内のデータの消去命令である時、ホストインタフェ
ース1はフラッシュメモリ制御部2へ、フラッシュメモリ
3の所定のブロックについて消去を行うよう指示する。

【００３３】ホストインタフェース1はコマンド識別部1
aを含む。コマンド識別部1aはコマンドラインCMDに接続
され、ホストHからのコマンドを検出する。それによ
り、フラッシュメモリカード10の認識に関するコマン
ド、書き込み命令、読み出し命令及び消去命令等のコマ
ンドの種類を識別し、コマンド識別情報を作成する。コ
マンド識別情報は例えば、コマンドの種類ごとに対応づ
けられた所定のデータ列である。コマンド識別部1aはコ
マンド識別情報を、コマンド識別信号IDによりクロック
制御部5へ出力する。コマンド識別部1aによる上記の動
作は、クロックラインCLKからの転送クロックに同期し
て行われる。

【００３４】フラッシュメモリ制御部2はホストインタ
フェース1とフラッシュメモリ3との間でのデータの入出
力処理を制御する。その入出力処理はクロック生成部4
からのクロック信号CLK2に同期して行われる。フラッシ
ュメモリ制御部2は特に、ホストインタフェース1からの
指示に従って所定のデータを、バッファ1bからフラッシ
ュメモリ3へ書き込み、及び、フラッシュメモリ3からバ
ッファ1bへ読み出す。更に、フラッシュメモリ3内のデ
ータをブロックごとに一括消去する。

【００３５】フラッシュメモリ3は上記の通りフラッシ
ュＥＥＰＲＯＭであり、記憶したデータを実質的な消費
電力なしで長時間安定に保持する。フラッシュメモリ3
に対するデータの書き込み／読み出しは1バイトずつ実
行される。一方、データの消去はブロックごとに一括し
て実行される。

【００３６】クロック生成部4はクロック信号CLK2を生
成する。本発明の実施例１では従来のメモリカードとは
異なり、クロック生成部4がクロック信号CLK2の周波数
を変化できる。クロック信号CLK2の周波数は設定周波数
fに設定される。設定周波数fの値はクロック周波数決定
部5により指示される。クロック生成部4はクロック信号
CLK2を、転送クロックCLKとは独立に生成する。それに
より、転送クロックCLKの誤差に関係なく、クロック信
号CLK2は実質上一定周波数に安定に維持される。

【００３７】クロック生成部4はクロック信号CLK2を主
にフラッシュメモリ制御部2へ供給する。フラッシュメ
モリ制御部2はフラッシュメモリ3に対するデータの書き
込み、読み出し及び消去をクロック信号CLK2に同期して
実行する。クロック信号CLK2は転送クロックCLKとは独
立であるので、フラッシュメモリ制御部2による上記の
動作は、ホストインタフェース1による通信と並列に行
われる。

【００３８】クロック周波数決定部5はホストインタフ
ェース1内のコマンド識別部1aからコマンド識別信号ID
を入力し、そのコマンド識別信号IDからコマンド識別情
報を解読する。更に、クロック周波数決定部5はコマン
ド識別情報に応じてクロック信号CLK2の設定周波数f
を、例えば次のように決定する：まず、コマンドとそ
の応答処理時の最適なクロック周波数との対応表を、ク
ロック周波数決定部5に予め記憶させておく。次に、ク
ロック周波数決定部5はその対応表を参照し、コマンド
識別情報により示されるコマンドに対応したクロック周
波数を選択する。その時、選択されたクロック周波数が
設定周波数fとして決定され、所定の信号によりクロッ
ク生成部4へ伝達される。

【００３９】上記のコマンドとクロック周波数との対応
表では、書き込み命令及び読み出し命令等フラッシュメ
モリ制御部2の動作を必要とするコマンドについて、ク
ロック周波数は最高値に設定され、例えば数十MHz程度
である。その最高値は転送クロックの周波数に等しい。
その他のコマンドについてクロック周波数は0から最高
値までの範囲で最適に設定される。その最適値は、コマ
ンドに対する応答処理時の消費電力、フラッシュメモリ
3のデータ書き込み速度／読み出し速度、及び、クロッ
ク生成部4によるクロック周波数の上昇に要する時間に
依存して決定される。

【００４０】実施例１では特に、ホストHがコマンドの
種類により設定周波数fを、次のように決定しても良
い：例えば、書き込み命令についてコマンドを複数種
類用意する。更に、上記のコマンドとクロック周波数と
の対応表に、書き込み命令のそれぞれの種類ごとに別の
クロック周波数を対応させた項目を追加しておく。ホス
トHは書き込み命令を出力する時、決定すべきクロック
周波数に対応した種類のコマンドを選択する。クロック
周波数決定部5は上記の対応表を参照し、書き込み命令
を示すコマンドの種類に応じて設定周波数fを決定す
る。こうして、ホストHがクロック信号CLK2の設定周波
数fを決定できる。

【００４１】その他に、ホストHがコマンドのパラメー
タにより設定周波数fの値を直接指定しても良い。その
時、コマンド識別部1aはそのコマンドのパラメータをコ
マンド識別情報IDとしてクロック周波数決定部5へ出力
する。クロック周波数決定部5はコマンド識別情報IDか
ら設定周波数fの値を解読して、クロック生成部4へ出力
する。こうしても、ホストHがクロック信号CLK2の設定
周波数fを決定できる。

【００４２】図2はホストHからのコマンドC1〜C5、コマ
ンド識別信号ID及びクロック信号CLK2のタイミングチャ
ートである。図2では、ホストHから5つのコマンドC1〜C
5が順に入力される場合を示す。コマンドC1〜C5の内、
最初の二つ第一のコマンドC1と第二のコマンドC2、及び
最後の第五のコマンドC5はフラッシュメモリ3に対する
書き込み命令である。残りの二つ、第三のコマンドC3及
び第四のコマンドC4は、ホストHによるフラッシュメモ
リカード10の認識に関する命令である。

【００４３】ホストインタフェース1への第一のコマン
ドC1の入力時、コマンド識別部1aは第一のコマンドC1に
ついてコマンド識別信号IDを出力する。それにより、ク
ロック周波数決定部5は、第一のコマンドC1に対応する
第一のクロック周波数f1を設定周波数fとして決定す
る。その時、第一のクロック周波数f1は設定周波数fの
最高値である。クロック生成部4は第一のクロック周波
数f1のクロック信号CLK2を生成する。フラッシュメモリ
制御部2はそのクロック信号CLK2に同期して実質的に最
大のデータ処理速度で動作し、ホストインタフェース1
内のバッファ1bからフラッシュメモリ3へデータを転送
する。

【００４４】続いて、第二のコマンドC2がホストインタ
フェース1へ入力される。コマンド識別部1aは第一のコ
マンドC1の時と同様に、コマンド識別信号IDを出力す
る。それにより、クロック周波数決定部5は第一のコマ
ンドC1と同じく、第二のコマンドC2に対応する第一のク
ロック周波数f1を設定周波数fとして決定する。従っ
て、クロック生成部4はクロック信号CLK2を第一のクロ
ック周波数f1で生成し続ける。フラッシュメモリ制御部
2は実質的に最大のデータ処理速度で、ホストインタフ
ェース1内のバッファ1bからフラッシュメモリ3へのデー
タ転送を継続する。

【００４５】更に、第三のコマンドC3がホストインタフ
ェース1へ入力される。コマンド識別部1aは第三のコマ
ンドC3についてコマンド識別信号IDを出力する。それに
より、クロック周波数決定部5は、第三のコマンドC3に
対応する第二のクロック周波数f2を設定周波数fとして
決定する。クロック生成部4は第二のクロック周波数f2
のクロック信号CLK2を生成する。ここで、第二のクロッ
ク周波数f2は第一のクロック周波数f1に比べて十分に低
い。

【００４６】第三のコマンドC3に対する応答ではフラッ
シュメモリ3に対するデータの入出力処理は必要ないの
で、フラッシュメモリ制御部2は実質的に動作しない。
従って、クロック信号CLK2の周波数が第一のクロック周
波数f1から第二のクロック周波数f2へ変化しても、コマ
ンドに対する応答速度は実質的には変化しない。一方、
クロック生成部4による消費電力は、クロック信号CLK2
を第二のクロック周波数f2で生成する時、第一のクロッ
ク周波数f1で生成する時より小さい。従って、第三のコ
マンドC3に対する応答では、その応答速度を維持しつ
つ、クロック信号CLK2の生成による消費電力を低減でき
る。

【００４７】ホストインタフェース1へ第四のコマンドC
4が入力される。コマンド識別部1aは第四のコマンドC4
についてコマンド識別信号IDを出力する。それにより、
クロック周波数決定部5は第三のコマンドC3の時と同様
に、第二のクロック周波数f2を設定周波数fとして決定
する。従って、クロック生成部4はクロック信号CLK2を
第二のクロック周波数f2で生成し続ける。

【００４８】第四のコマンドC4に続いて第五のコマンド
C5がホストインタフェース1へ入力される。コマンド識
別部1aは第五のコマンドC5についてコマンド識別信号ID
を出力する。それにより、クロック周波数決定部5は、
第五のコマンドC5に対応する第一のクロック周波数f1を
設定周波数fとして決定する。クロック生成部4は第一の
クロック周波数f1のクロック信号CLK2を生成する。フラ
ッシュメモリ制御部2はそのクロック信号CLK2に同期し
て実質的に最大のデータ処理速度で動作し、ホストイン
タフェース1内のバッファ1bからフラッシュメモリ3へデ
ータを転送する。

【００４９】上記の通り、実施例１によるフラッシュメ
モリカード10では、応答にフラッシュメモリ制御部2の
動作を要するコマンドの入力時、クロック信号CLK2の周
波数が最高の第一のクロック周波数f1である。従って、
その時、コマンドに対する応答速度は最大である。一
方、応答にフラッシュメモリ制御部2の動作を要しない
コマンドの入力時、クロック信号CLK2の周波数が第二の
クロック周波数f2のように、第一のクロック周波数f1よ
り低い値である。その時、コマンドに対する応答処理は
主にホストインタフェース1だけにより行われるので、
その応答速度は実質的には変化しない。一方、その応答
時、クロック信号CLK2の周波数が第一のクロック周波数
f1より低い。それ故、クロック信号CLK2の生成による消
費電力が小さい。

【００５０】以上の説明から明らかなように、実施例１
によるフラッシュメモリカードでは従来のものとは異な
り、クロック生成部4により生成されるクロック信号CLK
2の周波数をコマンドに応じて変化できる。その結果、
コマンドに応じてデータ処理速度及び消費電力をそれぞ
れ最適値に調節できるので、データ処理速度を高速に維
持しつつ、消費電力を削減できる。

【００５１】《実施例２》図3は、本発明の実施例２に
よるフラッシュメモリカード10AとホストHとによるデー
タ交換を示すブロック図である。実施例２によるフラッ
シュメモリカード10Aは実施例１のもの10と比べ、ホス
トインタフェース1A及びクロック周波数決定部5Aについ
て異なる。それ以外の構成は実施例１と同様であるの
で、図3では同じ符号を付している。更に、それらの同
様な構成についての説明は、実施例１のものを援用す
る。

【００５２】ホストインタフェース1Aの転送クロック検
出部1cはクロックラインCLKに接続され、ホストHからの
転送クロックの周波数ftを検出する。更に、転送クロッ
ク検出部1cは検出した転送クロックの周波数ftについて
の情報をクロック周波数決定部5Aへ出力する。

【００５３】クロック周波数決定部5Aは転送クロック検
出部1cから転送クロックの周波数ftについての情報を入
力する。それにより、転送クロックの周波数ftに応じて
クロック信号CLK2に対する設定周波数fを決定する。図4
は、ホストHからのコマンドC1〜C5、コマンド識別信号I
D、クロックラインCLKからの転送クロック及びクロック
信号CLK2のタイミングチャートである。実施例２では、
設定周波数fが転送クロックの周波数ftと実質的に等し
い。

【００５４】ホストHとフラッシュメモリカード10Aとの
間でフラッシュメモリ3に対する書き込み／読み出し用
のデータが転送される時、転送クロックの周波数ftは一
般に最高値(数十MHz程度)である。それ以外の時、転送
クロックの周波数ftは最高値より低く、最低値0まで下
がり得る。従って、上記のように設定周波数fを転送ク
ロックの周波数ftと等しく設定する。それにより、ホス
トHとフラッシュメモリカード10Aとの間でフラッシュメ
モリ3に対する書き込み／読み出し用のデータが転送さ
れる時、フラッシュメモリ制御部2のデータ処理速度が
最大である。一方、それ以外の時、クロック信号CLK2の
生成による消費電力が低減する。こうして、実施例２に
よるフラッシュメモリカード10Aは、転送クロックの周
波数ftに合わせてクロック信号CLK2の周波数を決定す
る。その結果、フラッシュメモリ制御部2のデータ処理
速度を高速に維持しつつ、クロック信号CLK2の生成によ
る消費電力を削減できる。

【００５５】実施例２ではクロック信号CLK2の設定周波
数fを転送クロックの周波数ftと実質的に等しく決定し
た。その他に、設定周波数fを転送クロックの周波数ft
に比例するように決定しても良い。

【００５６】《実施例３》図5は、本発明の実施例３に
よるフラッシュメモリカード10BとホストHとによるデー
タ交換を示すブロック図である。実施例３によるフラッ
シュメモリカード10Bは実施例１のもの10と比べ、ホス
トインタフェース1B及びクロック周波数決定部5Bについ
て異なる。それ以外の構成は実施例１と同様であるの
で、図5では同じ符号を付している。更に、それらの同
様な構成についての説明は、実施例１のものを援用す
る。

【００５７】フラッシュメモリ制御部2による一連の動
作(一連のデータの書き込み／読み出し)の実行時、ホス
トインタフェース1BはコマンドラインCMDを通じて、所
定のアクセス許可信号BSYをホストHへ出力する。アクセ
ス許可信号BSYは高電位(Ｈレベル)と低電位(Ｌレベル)
との二値を取り得る。アクセス許可信号BSYがＨレベル
である時、ホストHはフラッシュメモリカード10Bへアク
セスできない。逆に、アクセス許可信号BSYがＬレベル
である時、ホストHはフラッシュメモリカード10Bへアク
セスできる。

【００５８】ホストインタフェース1Bのコマンド間隔検
出部1dはコマンドラインCMDに接続され、ホストHからの
コマンド入力のタイミングを検出する。それにより、コ
マンド間隔検出部1dは、アクセス許可信号BSYのＨレベ
ルからＬレベルへの切り替わり時から次のコマンド入力
までの時間間隔ΔTを計測する。その計測については後
述する。コマンド間隔検出部1dは、上記の時間間隔ΔT
をコマンド時間間隔情報Gとして、クロック周波数決定
部5Bへ出力する。

【００５９】クロック周波数決定部5Bはコマンド時間間
隔情報Gを解読し、時間間隔ΔTに基づいてクロック信号
CLK2の設定周波数fを決定する。特に、時間間隔ΔTが0
となるように、設定周波数fを以下のように調整する。

【００６０】図6はホストHからのコマンドC1〜C4、アク
セス許可信号BSY及びクロック信号CLK2のタイミングチ
ャートである。図6では、ホストHから第一のコマンドC
1、第二のコマンドC2、第三のコマンドC3及び第四のコ
マンドC4が順に、一定の時間間隔で入力される。更に、
第一のコマンドC1から第四のコマンドC4までのそれぞれ
に対する応答処理時、アクセス許可信号BSYが一定のク
ロック数に相当する時間だけＨレベルである。

【００６１】図6では、第一のコマンドC1の入力時、ク
ロック信号CLK2の設定周波数fは第一の周波数f1に決定
されている。第一のコマンドC1の入力後、アクセス許可
信号BSYは一旦、Ｈレベルに切り替わる。一定のクロッ
ク数に相当する時間の経過後、アクセス許可信号BSYは
再びＬレベルに戻る。アクセス許可信号BSYがＬレベル
に戻ってから第一の時間間隔ΔT1の経過時、第二のコマ
ンドC2が入力される。

【００６２】第一の時間間隔ΔT1の期間では、フラッシ
ュメモリ制御部2は実質的な動作をしない。一方、クロ
ック生成部4はクロック信号CLK2を第一の周波数f1で生
成し続ける。つまり、第一の時間間隔ΔT1はフラッシュ
メモリ制御部2のアイドル時間に相当する。図6の例で
は、第二のコマンドC2以降のそれぞれのコマンドについ
てのアイドル時間が、次のように短縮される。それによ
り、クロック信号CLK2の周波数を必要以上に下げること
なく、クロック信号CLK2の生成による消費電力が削減さ
れる。

【００６３】コマンド間隔検出部1dは第二のコマンドC2
の入力時、第一の時間間隔ΔT1を計測する。図6では第
一の時間間隔ΔT1が0より大きい。それ故、コマンド間
隔検出部1dは設定周波数fを第二の周波数f2に設定し直
す。実施例３では、第二の周波数f2は第一の周波数f1に
比べて一定の割合だけ低い。

【００６４】第二のコマンドC2の入力後、アクセス許可
信号BSYは一旦、Ｈレベルに切り替わる。一定のクロッ
ク数に相当する時間の経過後、アクセス許可信号BSYは
再びＬレベルに戻る。アクセス許可信号BSYがＬレベル
に戻ってから第二の時間間隔ΔT2の経過時、第三のコマ
ンドC3が入力される。つまり、第二の時間間隔ΔT2が第
二のコマンドC2についてのアイドル時間に相当する。

【００６５】第二の周波数f2は第一の周波数f1に比べて
低いので、フラッシュメモリ制御部2による第二のコマ
ンドC2に対する応答処理は、第一のコマンドC1に対する
応答処理に比べて遅い。従って、第二のコマンドC2につ
いてのアクセス許可信号BSYのＨレベルの時間は、第一
のコマンドC1についてのものより長い。その結果、第二
の時間間隔ΔT2は第一の時間間隔ΔT1より短い。こうし
て、第二のコマンドC2についてのアイドル時間は第一の
コマンドC1についてのものより短縮される。

【００６６】コマンド間隔検出部1dは第三のコマンドC3
の入力時、第二の時間間隔ΔT2を計測する。図6では第
二の時間間隔ΔT2も0より大きい。それ故、コマンド間
隔検出部1dは設定周波数fを更に第三の周波数f3に設定
し直す。実施例３では、第三の周波数f3は第二の周波数
f2に比べて、第一の周波数f1に対する第二の周波数f2の
比と実質的に同じ割合だけ低い。

【００６７】第三のコマンドC3の入力後、アクセス許可
信号BSYは一旦、Ｈレベルに切り替わる。一定のクロッ
ク数に相当する時間の経過後、アクセス許可信号BSYは
再びＬレベルに戻る。第三の周波数f3は第二の周波数f2
に比べて低いので、フラッシュメモリ制御部2による第
三のコマンドC3に対する応答処理は、第二のコマンドC2
に対する応答処理に比べて遅い。従って、第三のコマン
ドC3についてのアクセス許可信号BSYのＨレベルの時間
は、第二のコマンドC2についてのものより長い。その結
果、図6では、アクセス許可信号BSYがＬレベルに戻った
時、第四のコマンドC4が入力される。つまり、第四のコ
マンドC4については実質的なアイドル時間が発生しな
い。

【００６８】以上のように、実施例３ではコマンド入力
の時間間隔の検出により、コマンドに対する応答処理終
了後のアイドル時間を検出する。更に、アイドル時間が
発生した時、クロック信号CLK2の設定周波数fを一定の
割合ずつ低く設定し直す。それにより、アイドル時間が
ちょうど0になるように、クロック信号CLK2の周波数を
低く調整できる。その結果、アイドル時間でのクロック
信号CLK2の生成による消費電力を削減される。

【００６９】アクセス許可信号BSYのＨレベルの期間、
ホストHはコマンドを出力できない。従って、アクセス
許可信号BSYのＨレベルの時間が長い時、ホストHがフラ
ッシュメモリカード10Bへのアクセスを待たされる。そ
の結果、フラッシュメモリカード10Bのコマンドに対す
る応答速度が低下する。実施例３ではコマンド入力の時
間間隔の検出を通して、次のようにクロック信号CLK2の
設定周波数fを調節する。それにより、フラッシュメモ
リカード10BへのアクセスについてのホストHの待ち時間
を短縮する。

【００７０】図7はホストHからのコマンドC5〜C8、アク
セス許可信号BSY及びクロック信号CLK2のタイミングチ
ャートである。図7では、ホストHから第五のコマンドC
5、第六のコマンドC6、第七のコマンドC7及び第八のコ
マンドC8が順に入力される。更に図6の例と同様に、第
五のコマンドC5から第八のコマンドC8までのそれぞれに
対する応答処理時、アクセス許可信号BSYが一定のクロ
ック数に相当する時間だけＨレベルである。

【００７１】図7の例では次の場合を想定する：ホス
トHは第五のコマンドC5から第八のコマンドC8までの出
力を一定の時間間隔で試みる。しかし、第五のコマンド
C5から第七のコマンドC7までについて、アクセス許可信
号BSYのＨレベルの時間がその一定の時間間隔に比べ長
い。それ故、第六のコマンドC6及び第七のコマンドC7の
出力について、ホストH側に待ち時間が発生している。

【００７２】図7では、第五のコマンドC5の入力時、ク
ロック信号CLK2の設定周波数fは第四の周波数f4に決定
されている。第五のコマンドC5の入力後、アクセス許可
信号BSYは一旦、Ｈレベルに切り替わる。一定のクロッ
ク数に相当する時間の経過後、アクセス許可信号BSYは
再びＬレベルに戻る。アクセス許可信号BSYがＬレベル
に戻った時、第六のコマンドC6が入力される。つまり、
第六のコマンドC6については実質的なアイドル時間が発
生しない。

【００７３】図7の例では、第六のコマンドC6以降のそ
れぞれのコマンドの入力ごとに、クロック信号CLK2の周
波数が次のように上昇する。それにより、アイドル時間
の発生を抑えつつ、ホストH側の待ち時間を短縮し、フ
ラッシュメモリカード10Bの応答速度を増大できる。

【００７４】コマンド間隔検出部1dは第五のコマンドC5
の入力後、アクセス許可信号BSYのＨレベルからＬレベ
ルへの移行時と第六のコマンドC6の入力時との時間間隔
を計測する。図7ではその時間間隔が実質的に0である。
それ故、コマンド間隔検出部1dは設定周波数fを第五の
周波数f5に設定し直す。実施例３では、第五の周波数f5
は第四の周波数f4に比べて一定の割合だけ高い。

【００７５】第六のコマンドC6の入力後、アクセス許可
信号BSYは一旦、Ｈレベルに切り替わる。一定のクロッ
ク数に相当する時間の経過後、アクセス許可信号BSYは
再びＬレベルに戻る。アクセス許可信号BSYがＬレベル
に戻った時、第七のコマンドC7が入力される。つまり、
第六のコマンドC6について実質的なアイドル時間が発生
しない。

【００７６】第五の周波数f5は第四の周波数f4に比べて
高いので、フラッシュメモリ制御部2による第六のコマ
ンドC6に対する応答処理は、第五のコマンドC5に対する
応答処理に比べて速い。従って、第六のコマンドC6につ
いてのアクセス許可信号BSYのＨレベルの時間は、第五
のコマンドC5についてのものより短い。しかし、第六の
コマンドC6についてアイドル時間が発生していない。従
って、ホストHは第七のコマンドC7の出力を待たされて
いたこと、がわかる。但し、その待ち時間は第六のコマ
ンドC6の出力についての待ち時間より短い。こうして、
第七のコマンドC7についてのホストH側の待ち時間は結
果的に、第六のコマンドC6についてのものより短縮され
る。

【００７７】コマンド間隔検出部1dは第六のコマンドC6
の入力後、アクセス許可信号BSYのＨレベルからＬレベ
ルへの移行時と第七のコマンドC7の入力時との時間間隔
を計測する。図7ではその時間間隔も実質的に0である。
それ故、コマンド間隔検出部1dは設定周波数fを更に第
六の周波数f6に設定し直す。実施例３では、第六の周波
数f6は第五の周波数f5に比べて、第四の周波数f4に対す
る第五の周波数f5の比と実質的に同じ割合だけ高い。

【００７８】第七のコマンドC7の入力後、アクセス許可
信号BSYは一旦、Ｈレベルに切り替わる。一定のクロッ
ク数に相当する時間の経過後、アクセス許可信号BSYは
再びＬレベルに戻る。第六の周波数f6は第五の周波数f5
に比べて高いので、フラッシュメモリ制御部2による第
七のコマンドC7に対する応答処理は、第六のコマンドC6
に対する応答処理に比べて更に速い。従って、第七のコ
マンドC7についてのアクセス許可信号BSYのＨレベルの
時間は、第六のコマンドC6についてのものより短い。そ
の結果、図7では、アクセス許可信号BSYがＬレベルに戻
った時から第八のコマンドC8の入力までの間にアイドル
時間ΔT3が発生する。コマンド間隔検出部1dは第七のコ
マンドC7の入力後、第七のコマンドC7に対する応答処理
終了後のアイドル時間ΔT3を計測し、アイドル時間ΔT3
が0より大きいことを検出する。それ故、コマンド間隔
検出部1dは設定周波数fを第五の周波数f5に設定し直
す。

【００７９】以上のように、実施例３では、コマンドに
対する応答処理終了後のアイドル時間が発生していない
時、クロック信号CLK2の設定周波数fを一定の割合ずつ
高く設定し直す。それにより、アイドル時間が新たに発
生する直前の周波数にクロック信号CLK2の周波数を調整
する。その結果、クロック信号CLK2の周波数がコマンド
入力の時間間隔に最適であるので、コマンドに対するフ
ラッシュメモリカード10Bの応答速度が最速である。更
に、アイドル時間でのクロック信号CLK2の生成による消
費電力が削減される。

【００８０】

【発明の効果】以上の説明のように、本発明による記憶
装置はホストからのコマンドを識別して、そのコマンド
識別情報に応じてクロック信号の設定周波数を決定す
る。それにより、記憶素子制御部のデータ処理速度をコ
マンドごとに変化できる。その結果、本発明による記憶
装置は、ホストの種類、データ転送速度又はコマンドに
対する応答処理に合わせて、記憶素子制御部によるデー
タ処理速度と、クロック信号の生成による消費電力と、
を最適に調節できる。

【００８１】更に、本発明による記憶装置は、転送クロ
ックの周波数の変化に合わせて、クロック信号の設定周
波数を変化させる。それにより、転送クロックの周波数
が高い時、クロック信号の設定周波数が高い。従って、
記憶素子制御部のデータ処理速度が大きい。逆に、転送
クロックの周波数が低い時、クロック信号の設定周波数
が低い。従って、クロック信号の生成による消費電力が
小さい。こうして、上記の記憶装置はホストからの転送
クロックの周波数に基づいて、記憶素子制御部によるデ
ータ処理速度と、クロック信号の生成による消費電力
と、を最適に調節できる。

【００８２】その上、本発明による記憶装置は、ホスト
からのコマンド入力(アクセス)の時間間隔を計測し、そ
の時間間隔に応じてクロック信号の設定周波数を決定す
る。それにより、ホストからのコマンド入力の時間間隔
に基づいて、記憶素子制御部によるデータ処理速度と、
クロック信号の生成による消費電力と、を最適に調節で
きる。

【図面の簡単な説明】

【図1】本発明の実施例１によるフラッシュメモリカー
ド10とホストHとによるデータ交換を示すブロック図で
ある。

【図2】本発明の実施例１によるフラッシュメモリカー
ド10での、ホストHからのコマンドC1〜C5、コマンド識
別信号ID及びクロック信号CLK2のタイミングチャートで
ある。

【図3】本発明の実施例２によるフラッシュメモリカー
ド10AとホストHとによるデータ交換を示すブロック図で
ある。

【図4】本発明の実施例２によるフラッシュメモリカー
ド10Aでの、ホストHからのコマンドC1〜C5、コマンド識
別信号ID、クロックラインCLKからの転送クロック及び
クロック信号CLK2のタイミングチャートである。

【図5】本発明の実施例３によるフラッシュメモリカー
ド10BとホストHとによるデータ交換を示すブロック図で
ある。

【図6】本発明の実施例３によるフラッシュメモリカー
ド10Bでの、ホストHからのコマンドC1〜C4、アクセス許
可信号BSY及びクロック信号CLK2のタイミングチャート
である。

【図7】本発明の実施例３によるフラッシュメモリカー
ド10Bでの、ホストHからのコマンドC5〜C8、アクセス許
可信号BSY及びクロック信号CLK2のタイミングチャート
である。

【図8】従来のフラッシュメモリカード100とホストHと
によるデータ交換の一例を示すブロック図である。

【符号の説明】

10 フラッシュメモリカード 1 ホストインタフェース ID コマンド識別信号 DAT データライン CLK クロックライン VDD 電源ライン VSS グランドライン CMD コマンドライン CLK2 クロック信号 f クロック信号CLK2の設定周波数

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０６Ｋ 17/00 Ｇ０６Ｆ 1/04 ３２０Ａ 19/07 Ｇ１１Ｃ 17/00 ６０１ＤＧ１１Ｃ 16/02 Ｇ０６Ｋ 19/00 Ｎ (72)発明者笠原哲志大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者足立達也大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者小来田重一大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者本多利行大阪府門真市大字門真1006番地松下電器産業株式会社内Ｆターム(参考） 5B025 AD15 AE06 5B035 AA06 BB09 BC00 CA12 5B058 CA26 KA02 KA04 YA20 5B060 CC03 5B079 AA10 BA04 BA15 BB01 BC01

Claims

【特許請求の範囲】

【請求項１】ホストからのコマンドを識別して前記コ
マンドの識別情報をコマンド識別信号として出力するた
めのコマンド識別部、を含み、前記ホストとの間で前記
コマンドとデータとを通信するためのホストインタフェ
ース；前記データを記憶するための記憶素子；前記コマ
ンドに応じて前記データを、前記記憶素子へ書き込み、
及び、前記記憶素子から読み出す、ための記憶素子制御
部；設定周波数のクロック信号を前記記憶素子制御部へ
与えるためのクロック生成部；及び、前記コマンド識別信号に応じて前記設定周波数を決定す
るためのクロック周波数決定部；を有する記憶装置。
【請求項２】ホストからの転送クロックの周波数を検
出するための転送クロック検出部、を含み、前記ホスト
との間でコマンドとデータとを通信するためのホストイ
ンタフェース；前記データを記憶するための記憶素子；
前記コマンドに応じて前記データを、前記記憶素子へ書
き込み、及び、前記記憶素子から読み出す、ための記憶
素子制御部；設定周波数のクロック信号を前記記憶素子
制御部へ与えるためのクロック生成部；及び、前記転送クロックの周波数に応じて前記設定周波数を決
定するためのクロック周波数決定部；を有する記憶装
置。
【請求項３】ホストからのコマンドの入力の時間間隔
を検出するためのコマンド間隔計測部、を含み、前記ホ
ストとの間で前記コマンドとデータとを通信するための
ホストインタフェース；前記データを記憶するための記
憶素子；前記コマンドに応じて前記データを、前記記憶
素子へ書き込み、及び、前記記憶素子から読み出す、た
めの記憶素子制御部；設定周波数のクロック信号を前記
記憶素子制御部へ与えるためのクロック生成部；及び、前記コマンドの入力の時間間隔に応じて前記設定周波数
を決定するためのクロック周波数決定部；を有する記憶
装置。
【請求項４】前記記憶素子がフラッシュメモリであ
り、前記記憶素子制御部が前記記憶素子に記憶されたデ
ータの消去を制御する、請求項１から３までのいずれか
一項に記載の記憶装置。