JP2003067691A

JP2003067691A - メモリ装置

Info

Publication number: JP2003067691A
Application number: JP2001254508A
Authority: JP
Inventors: Tetsushi Kasahara; 哲志笠原; Tatsuya Adachi; 達也足立; Tomoaki Izumi; 智紹泉; Kazuya Iwata; 和也岩田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2001-08-24
Filing date: 2001-08-24
Publication date: 2003-03-07

Abstract

(57)【要約】【課題】任意の情報処理機器について、アイドル時間
の短縮により消費電力を低減し、かつ、データ処理速度
を向上したメモリ装置を提供する。【解決手段】ホストインタフェース1のコマンド識別
部1aがホストHからのコマンドを識別して、コマンドに
対する応答にフラッシュメモリ制御部2の動作を要する
かどうかを、コマンドごとに判断する。それにより、応
答にフラッシュメモリ制御部2の動作を要するコマンド
の、ホストインタフェース1への入力時にのみ、クロッ
ク制御部5はクロック生成部4を起動する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はメモリに関し、特に
その入出力処理のクロック制御に関する。

【０００２】

【従来の技術】ノートパソコン、携帯情報端末(ＰＤＡ)
及びディジタルカメラ等の携帯型情報処理機器はディジ
タルデータを記録媒体に記録する。その記録媒体として
は、画像データ等の多量のデータを単体で長時間安定に
保持できるものが望ましい。更に、携帯型情報処理機器
は長時間、電池等の内部電源だけで使用される。従っ
て、上記の記録媒体として、データの入出力及び保持に
必要な電力を小さく抑えるものが望ましい。その上、携
帯型情報処理機器で扱われるデータは、他の様々な情報
処理機器間で交換される。例えば、ディジタルカメラで
撮影された画像データはプリンタで印刷され、パソコン
でディジタル処理され、携帯電話で伝送され、又は、テ
レビ画面に映し出される。従って、上記の記録媒体とし
て、様々な情報処理機器間で共用できるものが望まし
い。

【０００３】上記の要求に応える記録媒体として、従来
のフレキシブルディスク、ハードディスク及び光ディス
ク等と共に、半導体メモリが多用されている。特に、Ｐ
Ｃカードのようにフラッシュメモリ内蔵のカード型記録
媒体(以下、フラッシュメモリカードという)が代表的で
ある。フラッシュメモリカードは、情報処理機器に設け
られた専用のスロットに差し込まれ、その情報処理機器
とデータを交換する。共通の規格によるスロットを持つ
情報処理機器同士は、同一のフラッシュメモリカードで
データを共用できる。

【０００４】図7は、従来のフラッシュメモリカード100
と情報処理機器(以下、ホストという)Hとによるデータ
交換の一例を示すブロック図である。フラッシュメモリ
カード100はホストHと、例えば、データラインDAT、ク
ロックラインCLK、電源ラインVDD、グラウンドラインVS
S及びコマンドラインCMDの5種類のラインで接続され
る。

【０００５】ホストインタフェース101はコマンドライ
ンCMDを通じてホストHからのコマンドを受信し、解読す
る。例えば、そのコマンドがフラッシュメモリ3からの
データの読み出し命令である時、ホストインタフェース
101はフラッシュメモリ制御部2を通じてフラッシュメモ
リ3からデータを読み出す。更に、データラインDATを通
じてそのデータを、クロックラインCLKからの転送クロ
ックに同期してホストHへ転送する。ホストHからのコマ
ンドがフラッシュメモリ3へのデータの書き込み命令で
ある時、ホストインタフェース101はデータラインDATか
らデータを、クロックラインCLKからの転送クロックに
同期して読み出す。更に、フラッシュメモリ制御部2を
通じてフラッシュメモリ3へデータを書き込む。

【０００６】フラッシュメモリ制御部2は、ホストイン
タフェース101とフラッシュメモリ3との間で、データの
入出力処理を制御する。その入出力処理はクロック信号
CLK2に同期して行われる。クロック生成部4は、クロッ
ク制御部50からの起動信号STRにより起動し、停止信号S
TPにより停止する。つまり、クロック制御部50による起
動信号STRの出力から停止信号STPの出力までの間、クロ
ック生成部4はクロック信号CLK2を生成し、そのクロッ
ク信号CLK2に同期してフラッシュメモリ制御部2は動作
する。

【０００７】クロック制御部50はホストインタフェース
101内のコマンド検出部11から、ホストインタフェース1
01によるコマンドの受信ごとにコマンド検出信号CDTを
入力する。コマンド検出信号CDTはクロック制御部50内
のスタータ50aに入力される。スタータ50aはコマンド検
出信号CDTの入力ごとに起動信号STRを出力する。それと
同時に、カウンタ50bによるカウントを開始させる。カ
ウンタ50bは一定のスタンバイ移行時間ΔTをカウントす
る。カウント中に起動信号STRを入力した時、カウンタ5
0bはカウント値をリセットし、新たにスタンバイ移行時
間ΔTをカウントし直す。カウンタ50bは、新たな起動信
号STRの入力なしでスタンバイ移行時間ΔTをカウントし
終えた時、停止信号STPを出力する。

【０００８】クロック制御部50の上記の動作により従来
のフラッシュメモリカード100は、一定のスタンバイ移
行時間ΔTの間新たなコマンドを入力しない時、クロッ
ク生成部4を停止させる。それにより、クロック信号CLK
2の生成による消費電力を低減する。

【０００９】

【発明が解決しようとする課題】携帯型情報処理機器
は、更に小型でかつ軽量であることを望まれている。従
って、内蔵電池の容量が制限されるので消費電力を更に
低減しなければならない。その反面、携帯型情報処理機
器は、更に多量のデータの処理を望まれている。従っ
て、データ処理の効率、例えば処理速度を向上しなけれ
ばならない。

【００１０】上記のフラッシュメモリカード100での消
費電力の低減には例えば、フラッシュメモリ制御部2に
よるデータ処理の終了時、速やかにクロック信号CLK2の
生成を停止し、スタンバイ状態に移行することが望まし
い。すなわち、スタンバイ移行時間ΔTの短縮が望まし
い。それにより、フラッシュメモリ制御部2がデータ処
理を行っていない時にクロック生成部4がクロック信号C
LK2を生成している状態(アイドル状態)の時間(アイドル
時間)を短縮する。その結果、クロック信号CLK2の生成
による消費電力が低減する。

【００１１】しかし、クロック生成部4及びフラッシュ
メモリ制御部2の起動はそれぞれ所定の時間を要する。
従って、コマンドに対するフラッシュメモリカード100
の応答速度は、アイドル状態に比べてスタンバイ状態で
遅い。一方、スタンバイ移行時間ΔTが短かいほど、フ
ラッシュメモリカード100はコマンドの入力時、スタン
バイ状態でありやすい。それ故、スタンバイ移行時間Δ
Tが短いほど、フラッシュメモリカード100へのデータの
記録速度及び再生速度が減少する。結局、フラッシュメ
モリカード100のスタンバイ移行時間ΔTは、消費電力と
データ処理速度との兼ね合い(トレードオフ)で決定され
る。

【００１２】従来のフラッシュメモリカード100では、
上記のスタンバイ移行時間ΔTが一定に設定されてい
た。しかし、フラッシュメモリカードへのアクセスの時
間間隔は情報処理機器の種類に依存して異なる。例え
ば、オーディオプレーヤは音声データを一定量ずつ、フ
ラッシュメモリカードから一定の時間間隔で間欠的に読
み出す。一定量の音声データの再生時間はその音声デー
タの読み出し時間に比べてかなり長い。従って、オーデ
ィオプレーヤによるフラッシュメモリカードへのアクセ
スの時間間隔は、音声データの読み出し時間に比べてか
なり長い。

【００１３】それに対して、ディジタルスチルカメラは
連写時、画像データをフラッシュメモリカードへ頻繁に
書き込む。その時、連写時間間隔は、画像データ一枚当
たりの書き込み時間と同程度まで短くなり得る。従っ
て、ディジタルスチルカメラによるフラッシュメモリカ
ードへのアクセスの時間間隔は、画像データ一枚の書き
込み時間に比べて同程度に短い。以上のように、フラッ
シュメモリカードへのアクセスの時間間隔は情報処理機
器の種類ごとに様々である。それ故、一定のスタンバイ
移行時間ΔTは、特定の携帯型情報処理機器について最
適であっても、他の情報処理機器について最適であると
は限らなかった。

【００１４】同種の情報処理機器についてもその使用状
態に依存して、一定に設定されたスタンバイ移行時間Δ
Tは最適値からしばしば外れた。例えば、ノートパソコ
ンはフラッシュメモリカードへのアクセスの時間間隔
を、並列のデータ処理(タスク)の数及びそれぞれの優先
度に依存して変化させる。従って、スタンバイ移行時間
ΔTが実際のアクセスの時間間隔に必ずしも適さなかっ
た。以上の結果、従来のフラッシュメモリカード100で
は、情報処理機器に依存して、消費電力をある程度以下
には低減できず、又は、データ処理速度をある程度以上
大きくできなかった。

【００１５】更に、ホストからのコマンドには、例え
ば、フラッシュメモリカードの認識に関するものがあ
る。これらのコマンドに対する応答はフラッシュメモリ
に対するデータの入出力処理を要さないので、ホストイ
ンタフェース101だけで処理される。つまり、上記のコ
マンドに対する応答はフラッシュメモリ制御部2の動作
を要さない。しかし、従来のフラッシュメモリカード10
0では、ホストインタフェース101へのコマンドの入力時
の全てで、クロック生成部4が起動した。それ故、従来
のフラッシュメモリカード100ではアイドル時間をある
程度以下には短縮できなかった。その結果、消費電力を
ある程度以下には削減できなかった。

【００１６】本発明は、任意の情報処理機器について、
アイドル時間の短縮により消費電力を低減し、かつ、デ
ータ処理速度を向上したメモリ装置、の提供を目的とす
る。

【００１７】

【課題を解決するための手段】本発明の一つの観点によ
るメモリ装置は、 (A) ホストからのコマンドを識別してそのコマンドの
識別情報をコマンド識別信号として出力するためのコマ
ンド識別部、を含み、ホストとの間でコマンドとデータ
とを通信するためのホストインタフェース； (B) データを記憶するためのメモリ素子； (C) コマンドに応じてデータを、メモリ素子へ書き込
み、及び、メモリ素子から読み出す、ためのメモリ素子
制御部； (D) 起動信号の入力から停止信号の入力までの間、メ
モリ素子制御部へクロック信号を与えるためのクロック
生成部；及び、 (E) (a) コマンド識別信号に応じて起動信号を出力
し、(b) 起動信号の出力後所定のスタンバイ移行時間
コマンド識別信号を入力しない時、停止信号を出力す
る、ためのクロック制御部；を有する。

【００１８】上記のメモリ装置では、ホストインタフェ
ースがホストからのコマンドを識別する。それにより、
上記のメモリ装置は、コマンドに対する応答にメモリ素
子制御部の動作を要するかどうかを、コマンドごとに判
断できる。従って、応答にメモリ素子制御部の動作を要
するコマンドの入力時にのみ、クロック制御部はクロッ
ク生成部を起動できる。その結果、上記のメモリ装置
は、データ処理速度を維持しつつ、アイドル時間を短縮
し、クロック生成による消費電力を低減できる。ここ
で、アイドル時間とは、メモリ素子制御部がデータ処理
を行っていない一方でクロック生成部が動作している状
態、すなわちメモリ装置のアイドル状態の時間をいう。

【００１９】上記のメモリ装置が、コマンド識別信号を
識別し、コマンドごとにスタンバイ移行時間を決定す
る、ためのスタンバイ移行時間決定部、を更に有しても
良い。ここで、スタンバイとは、クロック制御部による
停止信号の出力から次の起動信号の出力までの間、クロ
ック生成部を停止させることをいう。

【００２０】上記のスタンバイ移行時間決定部は、例え
ば通常のコマンドに応じてスタンバイ移行時間を決定し
ても良い。例えば、ホストからの書き込み命令及び読み
出し命令に対して、スタンバイ移行時間を長く決定して
も良い。その時、メモリ素子制御部のアイドル時間が長
いので、コマンドに対する応答速度が大きい。その結
果、データの記録速度及び再生速度が大きい。

【００２１】一方、ホストによるメモリ装置の認識に必
要なデータ(例えばメモリ装置の動作条件又は属性等)の
出力命令又はアドレスの指定命令に対して、スタンバイ
移行時間を短く決定しても良い。その時、メモリ素子制
御部のアイドル時間が短いので、コマンドの入力時、メ
モリ素子制御部はスタンバイ状態でありやすい。従っ
て、メモリ素子制御部のコマンドに対する応答速度は小
さい。しかし、上記のコマンドに対する応答処理は、メ
モリ素子制御部によるデータ処理を実質的には必要とし
ない。従って、上記のコマンドに対する応答処理の速度
は実質的には変わらない。更に、アイドル時間が短いの
で、クロック信号の生成による消費電力が低減する。こ
うして、上記のメモリ装置は、通常のコマンドに対する
応答処理に応じて、メモリ素子制御部によるデータ処理
速度と、クロック信号の生成による消費電力と、を最適
に調節できる。

【００２２】上記のメモリ装置に対して、次のようなホ
ストがスタンバイ移行時間をコマンドにより指定しても
良い。そのホストは、 (A) 上記のメモリ装置との間でコマンドとデータとを
通信するためのメモリインタフェース； (B) 上記のメモリ装置のスタンバイ移行時間別に対応
するコマンド、を含むコマンドセット、を記憶するため
のメモリ；及び、 (C) メモリインタフェースとメモリとを制御するため
の制御部；を有する。

【００２３】ここで、上記のスタンバイ移行時間別に対
応するコマンドは、例えばホストの種類及びデータ転送
速度等、ホスト及びホストとの間の通信についての情報
を、パラメータとして持つものであっても良い。上記の
メモリ装置は、例えば上記のホストの種類に応じて、ス
タンバイ移行時間を次のように決定する：上記のホス
トは、その種類別に対応するコマンドを上記のメモリ装
置へ出力する。上記のメモリ装置はそのコマンドを識別
し、出力元のホストの種類を判断する。それにより、連
写時でのディジタルスチルカメラ等のように、アクセス
の時間間隔が短いホストに対して、上記のメモリ装置は
スタンバイ移行時間を長く設定する。従って、上記のメ
モリ装置はコマンドの入力時、アイドル状態でありやす
い。それ故、コマンドに対する応答速度が大きい。一
方、オーディオプレーヤ等、アクセスの時間間隔が長い
ホストに対して、上記のメモリ装置はスタンバイ移行時
間を短く設定する。従って、上記のメモリ装置ではアイ
ドル時間が短い。その結果、消費電力が小さい。こうし
て、上記のメモリ装置では、スタンバイ移行時間がホス
トの種類に応じて最適に決定される。その結果、上記の
メモリ装置ではホストの種類に応じて、データ処理速度
と消費電力とが最適に調節される。

【００２４】上記のホストは更に上記のメモリ装置に対
して、データ転送速度に合わせてスタンバイ移行時間を
最適値に指定できる。従って、スタンバイ移行時間がホ
ストとのデータ転送速度に応じて最適値に決定される。
その結果、上記のメモリ装置では、上記のホストとの間
でのデータ転送速度に応じて、データ処理速度と消費電
力とが最適に調節される。

【００２５】上記のメモリ装置に対して、更に次のよう
なホストがスタンバイ移行時間をコマンドにより指定し
ても良い。そのホストは、上記のメモリ装置との間でコ
マンドとデータとを通信するためのメモリインタフェー
ス；上記のメモリ装置のスタンバイ移行時間を示すパラ
メータ、を持つ所定のコマンド、を含むコマンドセッ
ト、を記憶するためのメモリ；及び、メモリインタフェ
ースとメモリとを制御し、特に、メモリインタフェース
によりコマンドのパラメータを設定するための制御部；
を有する。

【００２６】上記のホストは、その種類、上記のメモリ
装置との間のデータ転送速度及びコマンドに応じて、上
記のメモリ装置での最適なスタンバイ移行時間を算出す
る。更に、そのスタンバイ移行時間の最適値を所定のコ
マンドのパラメータとして設定し、上記のメモリ装置へ
出力する。上記のメモリ装置はそのコマンドのパラメー
タを解読し、スタンバイ移行時間を解読された最適値に
決定する。こうして、上記のホストは上記のメモリ装置
に対してスタンバイ移行時間を最適値に指定できる。そ
の結果、上記のメモリ装置では上記のホストからの指定
に応じて、データ処理速度と消費電力とが最適に調節さ
れる。その上、スタンバイ移行時間の算出は上記のホス
トが行うので、上記のメモリ装置ではスタンバイ移行時
間の設定のための処理を高速にできる。

【００２７】本発明の別な観点によるメモリ装置は、 (A) ホストからのコマンドの入力ごとにコマンド検出
信号を出力するためのコマンド検出部、を含み、ホスト
との間でコマンドとデータとを通信するためのホストイ
ンタフェース； (B) データを記憶するためのメモリ素子； (C) コマンドに応じてデータを、メモリ素子へ書き込
み、及び、メモリ素子から読み出す、ためのメモリ素子
制御部； (D) 起動信号の入力から停止信号の入力までの間、メ
モリ素子制御部へクロック信号を与えるためのクロック
生成部；及び、 (E) (a) コマンド検出信号の入力ごとに起動信号を出
力し、(b) コマンド検出信号の入力の時間間隔に応じ
てスタンバイ移行時間を決定し、(c) 起動信号の出力
からスタンバイ移行時間コマンド識別信号を入力しない
時、停止信号を出力する、ためのクロック制御部；を有
する。

【００２８】上記のメモリ装置はコマンド検出信号の入
力の時間間隔を通して、ホストからのコマンド入力(ア
クセス)の時間間隔を計測する。それにより、例えば、
コマンド入力の時間間隔が長い時はスタンバイ移行時間
を短縮し、逆にその時間間隔が短い時はスタンバイ移行
時間を延長する。こうして、上記のメモリ装置はスタン
バイ移行時間を、ホストからのアクセスの時間間隔に基
づいて最適値に決定できる。

【００２９】上記のメモリ装置では、メモリ素子がフラ
ッシュメモリであり、メモリ素子制御部がメモリ素子に
記憶されたデータの消去を制御しても良い。フラッシュ
メモリはデータを、実質的な電力消費なしで長時間安定
に保持できる。従って、特に携帯型情報処理機器用のメ
モリ素子として好ましい。更に、メモリ素子制御部はフ
ラッシュメモリ内のデータをブロックごとに一括消去
し、新たなデータを書き込み得る。従って、上記のメモ
リ装置はメモリ素子のデータを書き換え得る。

【００３０】

【発明の実施の形態】以下、本発明の最適な実施の形態
について、その好ましい実施例を挙げて、図面を参照し
つつ説明する。以下に述べる実施例はいずれもＳＤメモ
リカード(ＳＤカードともいう)について本発明を実施し
た例である。

【００３１】ＳＤメモリカードは内部にフラッシュＥＥ
ＰＲＯＭ(一括消去型電気的消去及び書き込み可能な不
揮発性メモリ：以下、フラッシュメモリという)を含
み、それらにデータを書き換え可能に記録できる。ＳＤ
メモリカードは通常24mm×32mm×2.1mmの小型カードで
あり、主に、携帯電話、携帯型オーディオプレーヤ、デ
ィジタルカメラ及びディジタルビデオカメラ等の携帯型
情報処理機器で記録媒体として用いられる。ＳＤメモリ
カードは、従来のマルチメディアカード(ＭＭＣ)に、暗
号化／復号化機能及び著作権保護機能等のセキュリティ
機能を付加したものである。

【００３２】《実施例１》図1は、本発明の実施例１に
よるＳＤメモリカード10とホストHとによるデータ交換
を示すブロック図である。ＳＤメモリカード10はホスト
Hと、次の5種類のラインで接続される。それらのライン
は、4本のデータラインDAT0〜3、クロックラインCLK、
電源ラインVDD、2本のグラウンドラインVSS1、VSS2、及
び、コマンドラインCMD、の合計9本から成る。

【００３３】ホストインタフェース1は、上記の9本のラ
インを通してホストHと直接通信を行うための回路であ
る。その通信方式はＳＤメモリカードの規格による。ホ
ストインタフェース1は、コマンドラインCMDを通じてホ
ストHからのコマンドを受信し、解読する。その後、コ
マンドに応じて以下の応答処理を行う。

【００３４】ホストHからのコマンドには、次のような
ホストHによるＳＤメモリカード10の認識に関するもの
がある。それらは例えば、ＳＤメモリカード10の動作電
圧等の動作条件を出力させ、又は指定するためのもの、
ＳＤメモリカード10の属性を出力させるためのもの、及
び、ＳＤメモリカード10のアドレスを指定するためのも
のである。これらのコマンドに対する応答はフラッシュ
メモリ3へのデータの入出力を要さないので、ホストイ
ンタフェース1だけで処理される。

【００３５】ホストインタフェース1だけで処理される
コマンドには上記の他に、データのセキュリティに関す
るものがある。例えば、著作権保護を必要とするデータ
がホストHとＳＤメモリカード10との間で通信される
時、そのデータの転送に先立ってホストHとＳＤメモリ
カード10との間で相互認証が行われる。その相互認証に
関するコマンドに対する応答は、ホストインタフェース
1内のセキュリティ部(図示せず)だけで処理される。そ
の処理動作は、クロックラインCLKからの転送クロック
に同期して行われる。

【００３６】ホストHからのコマンドがフラッシュメモ
リ3からのデータの読み出し命令である時、ホストイン
タフェース1はフラッシュメモリ制御部2へ、フラッシュ
メモリ3からデータを読み出すよう指示する。更に、フ
ラッシュメモリ制御部2から入力したデータをデータラ
インDAT0〜3経由でホストHへ、クロックラインCLKから
の転送クロックに同期して転送する。

【００３７】ホストHからのコマンドがフラッシュメモ
リ3へのデータの書き込み命令である時、ホストインタ
フェース1はデータラインDAT0〜3から信号を、クロック
ラインCLKからの転送クロックに同期して読み出す。更
に、その信号をフラッシュメモリ制御部2へ1バイトずつ
出力すると共に、その出力データをフラッシュメモリ3
へ書き込むよう指示する。

【００３８】更に、ホストHからのコマンドがフラッシ
ュメモリ3内のデータの消去命令である時、ホストイン
タフェース1はフラッシュメモリ制御部2へ、フラッシュ
メモリ3の所定のブロックについて消去を行うよう指示
する。

【００３９】ホストインタフェース1はコマンド識別部1
aを含む。コマンド識別部1aはコマンドラインCMDに接続
され、ホストHからのコマンドを検出し、かつ、識別す
る。それにより、そのコマンドがデータの書き込み命
令、読み出し命令及び消去命令等、応答にフラッシュメ
モリ制御部2の動作を要するものであるかどうか判断す
る。

【００４０】その判断は、例えば次のように行われても
良い：まず、応答にフラッシュメモリ制御部2の動作
を要するコマンドのリスト、を作成し、コマンド識別部
1aに予め記憶させておく。次に、コマンド識別部1aは、
検出したコマンドをそのリスト内のコマンドと比較す
る。検出したコマンドがそのリスト内のコマンドと一致
した時、検出したコマンドは応答にフラッシュメモリ制
御部2の動作を要するものである、とコマンド識別部1a
は判断する。

【００４１】更に、コマンド識別部1aは上記の判断ごと
に、コマンド識別信号IDをクロック制御部5へ出力す
る。実施例１では、コマンド識別信号IDは所定のパルス
信号で良い。つまり、実施例１では、コマンド識別部1a
による上記の判断のタイミングがコマンド識別情報とし
てクロック制御部5へ出力される。

【００４２】フラッシュメモリ制御部2はホストインタ
フェース1とフラッシュメモリ3との間でのデータの入出
力処理を制御する。その入出力処理はクロック信号CLK2
に同期して行われる。フラッシュメモリ制御部2はホス
トインタフェース1からの指示により、フラッシュメモ
リ3へデータを書き込み及び読み出す。更に、フラッシ
ュメモリ3内のデータをブロックごとに消去する。

【００４３】フラッシュメモリ3は上記の通りフラッシ
ュＥＥＰＲＯＭであり、記憶したデータを実質的な消費
電力なしで長時間安定に保持する。フラッシュメモリ3
に対するデータの書き込み／読み出しは1バイトずつ実
行される。一方、データの消去はブロックごとに一括し
て実行される。

【００４４】クロック生成部4はクロック制御部5からの
起動信号STRにより起動し、クロック信号CLK2を生成す
る。クロック生成部4はクロック信号CLK2を転送クロッ
クCLKとは独立に生成する。それにより、クロック信号C
LK2の周波数は転送クロックCLKの誤差及び変動には依存
せず、実質上一定値に安定に維持される。実施例１で
は、クロック信号CLK2の周波数は約30MHzに維持され
る。一方、ホストHからの転送クロックCLKの周波数は、
0〜約25MHzの範囲内で変化する。

【００４５】クロック生成部4はクロック信号CLK2を主
にフラッシュメモリ制御部2へ供給する。フラッシュメ
モリ制御部2はフラッシュメモリ3に対するデータの書き
込み、読み出し及び消去をクロック信号CLK2に同期して
実行する。クロック信号CLK2は転送クロックCLKとは独
立であるので、フラッシュメモリ制御部2による上記の
動作は、ホストインタフェース1による通信と並列に行
われる。

【００４６】クロック生成部4は、起動信号STRに続いて
停止信号STPを入力した時、停止する。一方、起動信号S
TRに続いて別の起動信号STRを入力した時、クロック生
成部4は後に入力された起動信号STRを無視し、クロック
信号CLK2の生成を継続する。

【００４７】クロック制御部5はスタータ5a及びカウン
タ5bを含む。スタータ5aは、ホストインタフェース1内
のコマンド識別部1aからコマンド識別信号IDを入力す
る。スタータ5aはコマンド識別信号IDの入力ごとに起動
信号STRを、クロック生成部4及びカウンタ5bへ出力す
る。

【００４８】カウンタ5bは起動信号STRの入力により起
動し、スタンバイ移行時間ΔTをカウントする。ここ
で、スタンバイ移行時間ΔTはクロック信号CLK2のパル
ス数(クロック数)で表されている。実施例１ではスタン
バイ移行時間ΔTは一定値約5msに設定される。カウンタ
5bはクロック信号CLK2と同期してカウントする。カウン
タ5bはスタンバイ移行時間ΔTのカウント中に新たな起
動信号STRを入力した時、一旦カウント値をリセットし
てカウントを再開する。カウンタ5bは、新たな起動信号
STRの入力なしでスタンバイ移行時間ΔTをカウントし終
えた時、停止信号STPを出力する。

【００４９】図2はホストHからのコマンド、コマンド識
別信号ID、起動信号STR、停止信号STP及びクロック信号
CLK2のタイミングチャートである。図2では、ホストHか
ら5つのコマンドC1〜C5が順に入力される場合を示す。
コマンドC1〜C5の内、最初の二つ第一のコマンドC1と第
二のコマンドC2、及び最後の第五のコマンドC5はフラッ
シュメモリ3に対する書き込み命令、読み出し命令又は
消去命令である。残りの二つ第三のコマンドC3及び第四
のコマンドC4は、ホストHによるＳＤメモリカード10の
認識に関する命令である。

【００５０】ホストインタフェース1への第一のコマン
ドC1の入力時、コマンド識別部1aは第一のコマンドC1に
ついて、応答にフラッシュメモリ制御部2の動作を要す
る、と判断し、コマンド識別信号IDを出力する。それに
より、クロック制御部5のスタータ5aは起動信号STRを出
力し、クロック生成部4はクロック信号CLK2の生成を開
始する。更に、クロック制御部5のカウンタ5bはスタン
バイ移行時間ΔTをカウントし始める。

【００５１】カウンタ5bのカウント中に、第二のコマン
ドC2がホストインタフェース1へ入力される。コマンド
識別部1aは第一のコマンドC1の時と同様に、コマンド識
別信号IDを出力する。それにより、スタータ5aは起動信
号STRを出力し、カウンタ5bはカウント値をリセットし
てカウントを再開する。一方、クロック信号CLK2は継続
して生成される。

【００５２】カウンタ5bのカウント中に更に、第三のコ
マンドC3がホストインタフェース1へ入力される。コマ
ンド識別部1aは第三のコマンドC3について、応答にフラ
ッシュメモリ制御部2の動作を要しない、と判断する。
従って、コマンド識別信号IDは出力されない。カウンタ
5bはカウントを、クロック生成部4はクロック信号CLK2
の生成を、それぞれ継続する。

【００５３】ホストインタフェース1への第三のコマン
ドC3の入力後第四のコマンドC4の入力の前に、カウンタ
5bはスタンバイ移行時間ΔTをカウントし終え、停止信
号STPを出力する。それにより、クロック生成部4はクロ
ック信号CLK2の生成を停止する。

【００５４】クロック生成部4の停止後、ホストインタ
フェース1へ第四のコマンドC4が入力される。コマンド
識別部1aは第四のコマンドC4について、応答にフラッシ
ュメモリ制御部2の動作を要しない、と判断する。従っ
て、コマンド識別信号IDは出力されない。それ故、スタ
ータ5a、カウンタ5b及びクロック生成部4はいずれも停
止したままである。

【００５５】第四のコマンドC4に続いて第五のコマンド
C5がホストインタフェース1へ入力される。コマンド識
別部1aは第五のコマンドC5について、応答にフラッシュ
メモリ制御部2の動作を要する、と判断し、コマンド識
別信号IDを出力する。それにより、クロック制御部5の
スタータ5aは起動信号STRを出力し、クロック生成部4は
クロック信号CLK2の生成を再開する。

【００５６】上記の通り、実施例１によるＳＤメモリカ
ード10は、応答にフラッシュメモリ制御部2の動作を要
するコマンドの入力時のみ、カウンタ5bのカウントをリ
セットし、又は、クロック生成部4を起動する。一方、
図7に示されている従来のＳＤメモリカード100は、例え
ば、図2と同様に5つのコマンドC1〜C5を入力する時、第
三のコマンドC3についてはクロック制御部50のカウンタ
50bをリセットし、第四のコマンドC4についてはクロッ
ク生成部4を起動する。従って、従来のＳＤメモリカー
ド100では実施例１とは異なり、第三のコマンドC3の入
力後クロック信号CLK2の停止までの時間が長く、又は、
第四のコマンドC4の入力時クロック信号CLK2の生成が開
始される。

【００５７】以上の比較から明らかなように、実施例１
によるＳＤメモリカードでは従来のものに比べ、フラッ
シュメモリ制御部2がデータ処理を行っていない一方で
クロック生成部4が動作している状態の時間、すなわ
ち、アイドル時間が短い。一方、応答にフラッシュメモ
リ制御部2の動作を要しないコマンドの入力時、カウン
タ5bのカウントをリセットせず、クロック生成部4を起
動しないことによるデータ処理速度の低下は、実質上無
視できる。以上の結果、実施例１によるＳＤメモリカー
ド10は従来のものに比べ、データ処理速度を実質上維持
し、かつ、クロック信号CLK2の生成による消費電力を低
減できる。

【００５８】実施例１では、応答にフラッシュメモリ制
御部2の動作を要するコマンドの入力時のみ、コマンド
識別部1aがコマンド識別信号IDを出力した。つまり、そ
のようなコマンドの入力のタイミングだけがコマンド識
別情報として、クロック制御部5へ伝達された。その他
に、コマンド識別部1aがコマンドの種類をコマンド識別
情報として、コマンド識別信号IDによりクロック制御部
5へ伝達しても良い。その時、スタータ5aがそのコマン
ド識別情報に応じて、起動信号STRを出力するかどうか
判断しても良い。その判断は、例えば、上記のコマンド
識別部1aによる判断と同様に実行できる。

【００５９】《実施例２》図3は、本発明の実施例２に
よるＳＤメモリカード10AとホストHとによるデータ交換
を示すブロック図である。実施例２によるＳＤメモリカ
ード10Aは実施例１のもの10と比べ、ホストインタフェ
ース1A及びクロック制御部5Aについて異なる。それ以外
の構成は実施例１と同様であるので、図3では同じ符号
を付している。更に、それらの同様な構成についての説
明は、実施例１のものを援用する。

【００６０】ホストインタフェース1Aのコマンド識別部
1bは、コマンドラインCMDに接続され、ホストHからのコ
マンドを検出して識別する。更に、コマンド識別部1bは
コマンド識別情報を作成する。コマンド識別情報は、例
えば、コマンドの種類、ホストの種類及び転送クロック
の周波数を含み、コマンド識別信号IDによりクロック制
御部5Aへ出力される。

【００６１】クロック制御部5Aはスタータ5Aa、カウン
タ5b及びカウント決定部5cを含む。カウンタ5bの説明は
実施例１のものを援用する。スタータ5Aaはホストイン
タフェース1Aのコマンド識別部1bからコマンド識別信号
IDを入力し、そのコマンド識別信号IDからコマンド識別
情報を解読する。それにより、コマンド識別部1bにより
検出されたコマンドが、データの書き込み命令、読み出
し命令及び消去命令等、応答にフラッシュメモリ制御部
2の動作を要するものであるかどうかを判断する。その
判断は、例えば、実施例１のコマンド識別部1aによる判
断と同様にできる。スタータ5Aaはその判断時、起動信
号STRをクロック生成部4及びカウンタ5bへ出力する。

【００６２】カウント決定部5cはコマンド識別部1bから
コマンド識別信号IDを入力し、そのコマンド識別信号ID
からコマンド識別情報を解読する。更に、カウント決定
部5cは、コマンド識別情報に含まれるコマンドの種類に
応じてスタンバイ移行時間ΔTを決定する。例えば、書
き込み命令についてのスタンバイ移行時間ΔTを読み出
し命令についてのものより長い値に決定する。フラッシ
ュメモリ3へのデータの書き込み速度は読み出し速度に
比べ、通常数倍程度遅い。それ故、書き込み時での最適
なスタンバイ移行時間は読み出し時のものより長い。従
って、上記のようにコマンドに応じてスタンバイ移行時
間ΔTを決定することで、スタンバイ移行時間ΔTを任意
のコマンドに対して最適値にできる。

【００６３】スタンバイ移行時間ΔTの決定は例えば次
のように行われても良い：まず、コマンドの種類とス
タンバイ移行時間ΔTとの対応表を作成し、カウント決
定部5cに予め記憶させておく。次に、カウント決定部5c
は、コマンド識別情報から解読したコマンドの種類に対
応するスタンバイ移行時間ΔTをそのリストから探し出
す。その探し出されたスタンバイ移行時間ΔTがカウン
タ5bへプリセットされる。こうして、コマンドに応じた
スタンバイ移行時間ΔTが決定される。

【００６４】その他に、カウント決定部5cはスタンバイ
移行時間ΔTを、コマンド識別情報に含まれる他の情
報、例えばホストの種類及び転送クロックの周波数に基
づいて演算しても良い。

【００６５】以上の説明から明らかなように、実施例２
によるＳＤメモリカード10Aは従来のものとは異なり、
ホストHからのコマンドに応じてスタンバイ移行時間ΔT
を最適値に決定できる。例えば、ホストHの変更及び動
作状態の変動に合わせてスタンバイ移行時間ΔTを変化
させ、それにより、スタンバイ移行時間ΔTを実質上常
に最適に維持できる。その結果、実施例２によるＳＤメ
モリカード10Aは従来のものに比べ、データ処理速度を
実質上向上し、かつ、クロック信号CLK2の生成による消
費電力を低減できる。

【００６６】《実施例３》図4は、本発明の実施例３に
よるホストHを示すブロック図である。ホストHはカード
インタフェースH4を通して実施例２によるＳＤメモリカ
ード10Aと接続される。ホストHの内部では内部バスH6に
より、ＣＰＵH1、ＲＡＭH2、ＲＯＭH3、カードインタフ
ェースH4及びデータ処理部H5が互いに接続される。

【００６７】ホストHが例えばディジタルビデオカメラ
(ＤＶＣ)である時、光学系統(図示せず)が外部からの光
により映像情報を入力し、電気信号へ変換する。そのよ
うに変換された電気信号としての映像情報を、データ処
理部H5はディジタルデータへ変換し、内部バスH6へ出力
する。データ処理部H5は更に、ディジタルデータをホス
トHの液晶ディスプレイ(図示せず)へ表示させる。

【００６８】ＣＰＵH1は内部バスH6を通して接続された
各構成要素を制御する。ＲＡＭH2は好ましくはＤＲＡＭ
であり、ＣＰＵH1に対して作業用メモリ領域を提供す
る。その他に、カードインタフェースH4とデータ処理部
H5との間でのデータ交換時、交換されるデータのバッフ
ァとして機能する。

【００６９】ＲＯＭH3は好ましくはフラッシュメモリで
あり、ホストHのファームウェアを記憶する。ＣＰＵH1
はホストHの起動時、ＲＯＭH3からファームウェアを読
み出し、ホストHを制御する。特に、ＲＯＭH3はコマン
ドセットCSを記憶する。ＣＰＵH1は、カードインタフェ
ースH4を通してＳＤメモリカード10Aを制御する時、Ｒ
ＯＭH3のコマンドセットCSを参照する。それにより、書
き込み命令又は読み出し命令等、制御内容に応じてコマ
ンドを読み出し、カードインタフェースH4へ転送する。

【００７０】カードインタフェースH4は、ＣＰＵH1によ
り転送されたコマンドを所定のフォーマットへ変換し、
コマンドラインCMDを通してＳＤメモリカード10Aへ出力
する。その一方で、データ処理部H5等から転送されたデ
ィジタルデータを、例えばパラレル信号からシリアル信
号への変換等、所定のフォーマットへ変換し、データラ
インDAT0〜3を通してＳＤメモリカード10Aへ出力する。
カードインタフェースH4は更に、ＳＤメモリカード10A
からデータラインDAT0〜3を通して入力したデータを、
例えばシリアル信号からパラレル信号への変換等、所定
のフォーマットへ変換し、内部バスH6へ出力する。

【００７１】カードインタフェースH4は上記のようなデ
ータ交換の他に、ＳＤメモリカード10Aとの間のデータ
転送のタイミングを制御するための転送クロック、を生
成する。生成された転送クロックはクロックラインCLK
を通してＳＤメモリカード10Aへ出力される。カードイ
ンタフェースH4は更に、電源ラインVDDと二本のグラウ
ンドラインVSS1、VSS2とを通して、ＳＤメモリカード10
Aへ電力を供給する。

【００７２】実施例３によるホストHはＳＤメモリカー
ド10Aに対してスタンバイ移行時間ΔTを、次のようにコ
マンドにより指定できる：コマンドセットCSは、例え
ば書き込みについてのコマンドを複数種類含む。一方、
書き込みについてのコマンドの種類ごとに別のスタンバ
イ移行時間ΔTを対応させた表を、ＳＤメモリカード10A
のカウント決定部5c(図3参照)が記憶する。ホストHから
ＳＤメモリカード10Aへの書き込み命令の出力時、ＣＰ
ＵH1は決定すべきスタンバイ移行時間ΔTに対応した種
類のコマンドをコマンドセットCSから選択する。ＳＤメ
モリカード10AがコマンドラインCMDを通してコマンドを
入力した時、カウント決定部5cは上記の表を参照する。
それにより、入力されたコマンドの種類に応じてスタン
バイ移行時間ΔTを決定する。こうして、ホストHがＳＤ
メモリカード10Aに対してスタンバイ移行時間ΔTを指定
できる。

【００７３】その他に、ホストHがＳＤメモリカード10A
に対してスタンバイ移行時間ΔTをコマンドのパラメー
タにより直接指定しても良い。例えば、ＣＰＵH1はコマ
ンドセットCSから書き込み命令を選択し、カードインタ
フェースH4へ転送する。その時、ＣＰＵH1はスタンバイ
移行時間ΔTをカードインタフェースH4へ入力する。カ
ードインタフェースH4はＣＰＵH1からの書き込み命令を
所定のフォーマットのコマンドへ変換する時、入力され
たスタンバイ移行時間ΔTをそのコマンドのパラメータ
として設定する。ＳＤメモリカード10Aでは、コマンド
識別部1a(図3参照)がコマンドラインCMDを通して上記の
コマンドを入力し、そのコマンドのパラメータをコマン
ド識別情報IDとしてカウント決定部5cへ出力する。カウ
ント決定部5cはコマンド識別情報IDからスタンバイ移行
時間ΔTを解読し、カウンタ5bへプリセットする。こう
して、ホストHがＳＤメモリカード10Aに対して、スタン
バイ移行時間ΔTを指定できる。

【００７４】以上の説明から明らかなように、実施例３
によるホストHは実施例２によるＳＤメモリカード10Aに
対して、スタンバイ移行時間ΔTを指定できる。特に、
ホストHが自身の種類、ＳＤメモリカード10Aとの間のデ
ータ転送速度及びコマンドに合わせて、スタンバイ移行
時間ΔTを変化させる。それにより、スタンバイ移行時
間ΔTを、実質上常に最適に維持できる。その結果、実
施例３によるホストHは実施例２によるＳＤメモリカー
ド10Aについて、データ処理速度を向上させ、かつ、ク
ロック信号CLK2の生成による消費電力を低減させ得る。
更に、最適なスタンバイ移行時間ΔTの算出はホストHが
行う。従って、ＳＤメモリカード10Aは指定されたスタ
ンバイ移行時間ΔTを単に設定すれば良いので、その処
理を高速にできる。

【００７５】《実施例４》図5は、本発明の実施例４に
よるＳＤメモリカード10BとホストHとによるデータ交換
を示すブロック図である。実施例４によるＳＤメモリカ
ード10Bは実施例１のもの10と比べ、ホストインタフェ
ース1B及びクロック制御部5Bについて異なる。それ以外
の構成は実施例１と同様であるので、図5では同じ符号
を付している。更に、それらの同様な構成についての説
明は、実施例１のものを援用する。

【００７６】ホストインタフェース1Bのコマンド検出部
1cは、コマンドラインCMDに接続され、ホストHからのコ
マンドを検出する。更に、コマンド検出部1cはコマンド
検出信号CDTを、コマンドの検出ごとにクロック制御部5
Bへ出力する。ここで、コマンド検出信号CDTは、例えば
所定のパルス信号であり、コマンドの入力のタイミング
を示す。

【００７７】クロック制御部5Bはスタータ5Ba、カウン
タ5b及びカウント決定部5Bcを含む。カウンタ5bの説明
は実施例１のものを援用する。スタータ5Baはホストイ
ンタフェース1Bのコマンド検出部1cからコマンド検出信
号CDTを入力する。スタータ5Baはコマンド検出信号CDT
の入力時、起動信号STRをクロック生成部4及びカウンタ
5bへ出力する。

【００７８】カウント決定部5Bcはコマンド検出部1cか
らコマンド検出信号CDTを入力する。それにより、コマ
ンド検出信号CDTの入力の時間間隔を計測する。更に、
カウント決定部5cは、コマンド検出信号CDTの入力の時
間間隔に応じてスタンバイ移行時間ΔTを、例えば次の
ように決定する。

【００７９】図6はホストHからのコマンド、コマンド検
出信号CDT、起動信号STR、停止信号STP及びクロック信
号CLK2のタイミングチャートである。図6では、ホストH
から第一のコマンド群CG1、単独のコマンドC及び第二の
コマンド群CG2が順に入力される場合を示す。第一のコ
マンド群CG1と第二のコマンド群CG2とは、フラッシュメ
モリ3に対する一連の書き込み命令又は読み出し命令で
ある。単独のコマンドCは、ホストHによるＳＤメモリカ
ード10Bの認識に関する命令である。

【００８０】図6に示されているように、第一のコマン
ド群CG1に含まれるコマンド同士の時間間隔をδt1と
し、第二のコマンド群CG2に含まれるコマンド同士の時
間間隔をδt2とする。それぞれの時間間隔δt1及びδt2
はそれぞれのコマンド群CG1及びCG2で実質的に一定であ
る。一方、第一のコマンド群CG1の最後のコマンドから
単独のコマンドCまでの時間間隔をδta、単独のコマン
ドCから第二のコマンド群CG2の最初のコマンドまでの時
間間隔をδtbとする。通常、コマンド群と単独のコマン
ドとの時間間隔δta及びδtbは、コマンド群に属するコ
マンド同士の時間間隔δt1及びδt2より十分長い。

【００８１】コマンド検出部1cはコマンド検出信号CDT
を、ホストインタフェース1Bへのコマンドの入力ごとに
出力する。それにより、クロック制御部5Bのスタータ5B
aは起動信号STRを出力する。その結果、コマンド検出信
号CDT及び起動信号STRはいずれもコマンドと同期する。

【００８２】カウント決定部5Bcは第一のコマンド群CG1
について、コマンド同士の時間間隔δt1を計測し、スタ
ンバイ移行時間ΔTを第一の値ΔT1に決定する。カウン
タ5bは起動信号STRの入力ごとにカウント値をリセット
しながら、スタンバイ移行時間ΔTとして第一の値ΔT1
をカウントし続ける。ここで、第一の値ΔT1は第一のコ
マンド群CG1でのコマンド同士の時間間隔δt1より長
く、第一のコマンド群CG1の最後のコマンドと単独のコ
マンドCとの時間間隔δtaより短い、とする。

【００８３】カウンタ5bは、第一のコマンド群CG1の最
後のコマンドの入力後で単独のコマンドCの入力前に第
一の値ΔT1をカウントし終え、停止信号STPを出力す
る。それにより、クロック生成部4はクロック信号CLK2
の生成を停止する。

【００８４】クロック生成部4の停止後、ホストインタ
フェース1Bへ単独のコマンドCが入力される。それと同
期して、コマンド検出信号CDT及び起動信号STRが出力さ
れる。それにより、クロック生成部4はクロック信号CLK
2の生成を再開する。

【００８５】更に、その時カウント決定部5Bcは、第一
のコマンド群CG1の最後のコマンドから単独のコマンドC
の入力までの時間間隔δtaを計測する。その時間間隔δ
taはその前の時間間隔δt1より長い。従って、カウント
決定部5Bcはスタンバイ移行時間ΔTを第一の値ΔT1より
短い第二の値δT2に決定する。カウンタ5bは起動信号ST
Rの入力時から第二の値ΔT2をカウントする。第二の値
ΔT2は十分短いので、次のコマンドの入力前にカウンタ
5bは第二の値ΔT2をカウントし終え、停止信号STPを出
力する。それにより、クロック信号CLK2の生成が停止す
る。こうして、実施例４によるＳＤメモリカード10B
は、単独のコマンドCの入力時速やかにスタンバイ状態
に移行する。

【００８６】第二のコマンド群CG2の最初のコマンド
が、スタンバイ状態のＳＤメモリカード10Bへ入力され
る。その入力と同期して、コマンド検出信号CDT及び起
動信号STRが出力され、それにより、クロック生成部4が
クロック信号CLK2の生成を再開する。その時、カウント
決定部5Bcは、単独のコマンドCの入力から第二のコマン
ド群CG2の最初のコマンドまでの時間間隔δtbを計測す
る。その時間間隔δtbはその前の時間間隔δtaと同程度
に長い。従って、カウント決定部5Bcはスタンバイ移行
時間ΔTを第二の値ΔT2に決定する。ここで、第二の値
ΔT2は第二のコマンド群CG2でのコマンド同士の時間間
隔δt2より短い、とする。

【００８７】カウンタ5bは起動信号STRの入力時から第
二の値ΔT2をカウントする。第二の値ΔT2は第二のコマ
ンド群CG2でのコマンド同士の時間間隔δt2より短い。
従って、カウンタ5bは次のコマンドの入力前に第二の値
ΔT2をカウントし終え、停止信号STPを出力する。それ
により、クロック信号CLK2の生成が停止する。

【００８８】第二のコマンド群CG2に属する二番目のコ
マンドの入力時、最初のコマンドの時と同様に、クロッ
ク信号CLK2の生成が再開される。その時、カウント決定
部5Bcは、第二のコマンド群CG2の最初のコマンドと二番
目のコマンドとの時間間隔δt2を計測する。その時間間
隔δt2はその前の時間間隔δtbに比べて十分に短いの
で、カウント決定部5Bcはスタンバイ移行時間ΔTを、計
測した時間間隔δt2及び第二の値ΔT2より長い第三の値
ΔT3に決定する。こうして、第二のコマンド群CG2の三
番目以降のコマンドはクロック信号CLK2の生成中に入力
される。それにより、実施例４によるＳＤメモリカード
10Bは第二のコマンド群CG2に対する応答速度の低下を回
避できる。

【００８９】上記のように、実施例４によるＳＤメモリ
カード10Bは、コマンドの入力の時間間隔に応じて、ス
タンバイ移行時間ΔTを決定する。一方、図7に示されて
いる従来のＳＤメモリカード100はスタンバイ移行時間
ΔTを、例えば第一の値ΔT1に一定に設定する。従っ
て、図6と同様なコマンドが入力される場合、単独のコ
マンドCの入力から、カウンタ5bによる第一の値ΔT1の
カウント終了まで、クロック信号CLK2が生成され続け
る。つまり、従来のＳＤメモリカード100では実施例４
に比べ、単独のコマンドCの入力時で、スタンバイ移行
時間が長い。

【００９０】以上の比較から明らかなように、実施例４
によるＳＤメモリカード10Bでは従来のもの100に比べ、
単独のコマンドCの入力後のアイドル時間が短い。従っ
て、クロック信号CLK2の生成による消費電力が低減す
る。一方、第二のコマンド群CG2の最初と二番目とのコ
マンドの入力時スタンバイ状態であることによるデータ
処理速度の低下は、実質上無視できる。以上の結果、実
施例４によるＳＤメモリカード10Bは従来のもの100に比
べ、データ処理速度を実質上維持し、かつ、クロック信
号CLK2の生成による消費電力を低減できる。

【００９１】更に、上記のコマンド群CG1及びCG2でのコ
マンド同士の時間間隔δt1及びδt2は一般に、ホストH
の種類に依存して異なる。実施例４によるＳＤメモリカ
ード10Bは、ホストHの種類に依存したコマンドの時間間
隔の相違に応じて、スタンバイ移行時間ΔTを最適値に
決定できる。従って、実施例４によるＳＤメモリカード
10Bは従来のもの100とは異なり、任意のホストHの種類
について、データ処理速度を実質上維持し、かつ、クロ
ック信号CLK2の生成による消費電力を低減できる。

【００９２】

【発明の効果】以上の説明のように、本発明によるメモ
リ装置では、ホストインタフェースがホストからのコマ
ンドを識別し、それにより、コマンドに対する応答にメ
モリ素子制御部の動作を要するかどうかを、コマンドご
とに判断できる。従って、応答にメモリ素子制御部の動
作を要するコマンドの入力時にのみ、クロック制御部は
クロック生成部を起動できる。その結果、本発明による
メモリ装置は、データ処理速度を維持しつつ、アイドル
時間を短縮し、クロック生成による消費電力を低減でき
る。

【００９３】更に、本発明によるメモリ装置はコマンド
に応じてスタンバイ移行時間を決定できる。従って、本
発明によるメモリ装置はデータ処理速度を向上し、か
つ、アイドル時間を短縮してクロック生成による消費電
力を低減できる。上記のメモリ装置については特に、本
発明によるホストがコマンドによってスタンバイ移行時
間を設定できる。その時、スタンバイ移行時間別にコマ
ンドが設定されても、特定のコマンドのパラメータによ
りスタンバイ移行時間が指定されても良い。従って、上
記のメモリ装置は最適なスタンバイ移行時間を算出しな
くても良いので、その構成を簡単にでき、かつ、コマン
ドに対する応答速度を向上できる。

【００９４】その上、本発明によるメモリ装置は、ホス
トからのコマンド入力(アクセス)の時間間隔を計測す
る。それにより、上記のメモリ装置はスタンバイ移行時
間を、ホストからのアクセスの時間間隔に基づいて最適
値に決定できる。

【図面の簡単な説明】

【図1】本発明の実施例１によるＳＤメモリカード10と
ホストHとによるデータ交換を示すブロック図である。

【図2】本発明の実施例１によるＳＤメモリカード10で
の、ホストHからのコマンド、コマンド識別信号ID、起
動信号STR、停止信号STP及びクロック信号CLK2のタイミ
ングチャートである。

【図3】本発明の実施例２によるＳＤメモリカード10Aと
ホストHとによるデータ交換を示すブロック図である。

【図4】本発明の実施例３によるホストHを示すブロック
図である。

【図5】本発明の実施例４によるＳＤメモリカード10Bと
ホストHとによるデータ交換を示すブロック図である。

【図6】本発明の実施例４によるＳＤメモリカード10Bで
の、ホストHからのコマンド、コマンド検出信号CDT、起
動信号STR、停止信号STP及びクロック信号CLK2のタイミ
ングチャートである。

【図7】従来のフラッシュメモリカード100とホストHと
によるデータ交換の一例を示すブロック図である。

【符号の説明】

10 ＳＤメモリカード ID コマンド識別信号 DAT0〜3 データライン CLK クロックライン VDD 電源ライン VSS1、2 グランドライン CMD コマンドライン STR 起動信号 STP 停止信号 CLK2 クロック信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者泉智紹大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者岩田和也大阪府門真市大字門真1006番地松下電器産業株式会社内Ｆターム(参考） 5B011 EB01 KK02 LL13 5B014 EA01 EB03 FB03 FB04 GD05 GD22 GD37 5B035 AA05 BB09 BC00 CA12 CA29 5B060 CC03 5B079 BA11 BC01

Claims

【特許請求の範囲】

【請求項１】ホストからのコマンドを識別して前記コ
マンドの識別情報をコマンド識別信号として出力するた
めのコマンド識別部、を含み、前記ホストとの間で前記
コマンドとデータとを通信するためのホストインタフェ
ース；前記データを記憶するためのメモリ素子；前記コ
マンドに応じて前記データを、前記メモリ素子へ書き込
み、及び、前記メモリ素子から読み出す、ためのメモリ
素子制御部；起動信号の入力から停止信号の入力までの
間、前記メモリ素子制御部へクロック信号を与えるため
のクロック生成部；及び、 (a) 前記コマンド識別信号に応じて前記起動信号を出
力し、(b) 前記起動信号の出力後所定のスタンバイ移
行時間前記コマンド識別信号を入力しない時、前記停止
信号を出力する、ためのクロック制御部；を有するメモ
リ装置。
【請求項２】前記コマンド識別信号を識別し、前記コ
マンドごとに前記スタンバイ移行時間を決定する、ため
のスタンバイ移行時間決定部；を更に有する、請求項１
記載のメモリ装置。
【請求項３】ホストからのコマンドの入力ごとにコマ
ンド検出信号を出力するためのコマンド検出部、を含
み、前記ホストとの間で前記コマンドとデータとを通信
するためのホストインタフェース；前記データを記憶す
るためのメモリ素子；前記コマンドに応じて前記データ
を、前記メモリ素子へ書き込み、及び、前記メモリ素子
から読み出す、ためのメモリ素子制御部；起動信号の入
力から停止信号の入力までの間、前記メモリ素子制御部
へクロック信号を与えるためのクロック生成部；及び、 (a) 前記コマンド検出信号の入力ごとに前記起動信号
を出力し、(b) 前記コマンド検出信号の入力の時間間
隔に応じてスタンバイ移行時間を決定し、(c)前記起動
信号の出力から前記スタンバイ移行時間前記コマンド識
別信号を入力しない時、前記停止信号を出力する、ため
のクロック制御部；を有するメモリ装置。
【請求項４】前記メモリ素子がフラッシュメモリであ
り、前記メモリ素子制御部が前記メモリ素子に記憶され
たデータの消去を制御する、請求項１から３までのいず
れか一項に記載のメモリ装置。
【請求項５】請求項２記載のメモリ装置との間で前記
コマンドと前記データとを通信するためのメモリインタ
フェース；前記メモリ装置の前記スタンバイ移行時間別
に対応する前記コマンド、を含むコマンドセット、を記
憶するためのメモリ；及び、前記メモリインタフェースと前記メモリとを制御するた
めの制御部；を有するホスト。
【請求項６】請求項２記載のメモリ装置との間で前記
コマンドと前記データとを通信するためのメモリインタ
フェース；前記メモリ装置の前記スタンバイ移行時間を
示すパラメータ、を持つ所定の前記コマンド、を含むコ
マンドセット、を記憶するためのメモリ；及び、前記メモリインタフェースと前記メモリとを制御し、特
に、前記メモリインタフェースにより前記コマンドの前
記パラメータを設定するための制御部；を有するホス
ト。