JP2011508296A - 読出ステータスのコントローラ - Google Patents
読出ステータスのコントローラ Download PDFInfo
- Publication number
- JP2011508296A JP2011508296A JP2010538800A JP2010538800A JP2011508296A JP 2011508296 A JP2011508296 A JP 2011508296A JP 2010538800 A JP2010538800 A JP 2010538800A JP 2010538800 A JP2010538800 A JP 2010538800A JP 2011508296 A JP2011508296 A JP 2011508296A
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- response
- controller
- read
- host processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Abstract
Description
Claims (18)
- ホストプロセッサを含む処理システムにおけるメモリデバイスのためのコントローラであって、前記ホストプロセッサと前記コントローラとはシステムバスにより接続され、前記コントローラは前記メモリデバイスと通信するものであり、
前記ホストプロセッサにより前記メモリデバイスに送信される少なくとも1つのプログラム可能なビットシーケンスを検出するよう構成されたロジック部と、
前記検出されたビットシーケンスに基づいて、前記メモリデバイスに命令を発行するよう構成されたロジック部と、
前記発行された命令に対して前記メモリデバイスから少なくとも1つの応答を読出すよう構成されたロジック部と、
前記メモリから読出された少なくとも1つの応答に基づいて、前記ホストプロセッサに割込み要求を送信するよう構成されたロジック部とを有し、
前記割込み要求は読出しステータスエラーが発生したときに、前記ホストプロセッサに送信されることを特徴とするコントローラ。 - 前記メモリデバイスに送信される前記プログラム可能なビットシーケンスは、前記メモリデバイスからの応答が読出される必要があるかどうかを示すことを特徴とする請求項1に記載のコントローラ。
- 前記メモリデバイスからの応答と格納された応答とを比較することにより、読出しステータスエラーが発生したことが判断されることを特徴とする請求項1に記載のコントローラ。
- 前記メモリデバイスからの特定の応答に対応する、前記ホストプログラムにより送信されるアドレスとデータとを追跡するように構成されたロジック部をさらに有することを特徴とする請求項1に記載のコントローラ。
- 前記割込み要求を送信するよう構成されたロジック部は、前記メモリデバイスにおけるステータスレジスタの状態についてマスクを用いてチェックを行うように構成されていることを特徴とする請求項1に記載のコントローラ。
- 前記少なくとも1つのプログラム可能なビットシーケンスを格納する少なくとも1つのレジスタをさらに有することを特徴とする請求項1に記載のコントローラ。
- ホストプログラムとメモリコントローラとを含む処理システムにおけるメモリデバイスを制御する方法であって、
前記メモリデバイスに命令を送信する工程と、
前記メモリコントローラにより、前記メモリデバイスによる前記命令に対する応答を読出す工程と、
読出した応答が読出しステータスエラーを示すなら、前記メモリコントローラにより、前記ホストプロセッサに割込み要求を送信する工程とを有することを特徴とする方法。 - 前記メモリデバイスに送信される前記プログラム可能なビットシーケンスは、前記メモリデバイスからの応答が読出される必要があるかどうかを示すことを特徴とする請求項7に記載の方法。
- 前記割込み要求を送信する工程は、前記メモリデバイスからの応答と格納された応答とを比較することにより、読出した応答が読出しステータスエラーを示すと判断する工程を含むことを特徴とする請求項7に記載の方法。
- 前記メモリデバイスによる特定の応答に対応する、前記ホストプログラムにより送信されるアドレスとデータとを追跡する工程をさらに有することを特徴とする請求項7に記載の方法。
- 前記割込み要求を送信する工程は、前記メモリデバイスにおけるステータスレジスタの状態についてマスクを用いてチェックを行う工程を含むことを特徴とする請求項7に記載の方法。
- 前記メモリコントローラに少なくとも1つの期待される応答を格納する工程をさらに有することを特徴とする請求項7に記載の方法。
- コンピュータにより実行されるときに、ホストプログラムとメモリコントローラとを含む処理システムにおけるメモリデバイスを制御する方法を前記コンピュータに実行させるようにする命令を格納したコンピュータ可読媒体であって、前記方法は、
前記メモリデバイスに命令を送信する工程と、
前記メモリコントローラにより、前記メモリデバイスによる前記命令に対する応答を読出す工程と、
読出した応答が読出しステータスエラーを示すなら、前記メモリコントローラにより、前記ホストプロセッサに割込み要求を送信する工程とを有することを特徴とするコンピュータ可読媒体。 - 前記メモリデバイスに送信される前記命令は、前記メモリデバイスからの応答が読出される必要があるかどうかを示すことを特徴とする請求項13に記載のコンピュータ可読媒体。
- 前記割込み要求を送信する工程は、前記メモリデバイスからの応答と格納された応答とを比較することにより、読出した応答が読出しステータスエラーを示すと判断する工程を含むことを特徴とする請求項13に記載のコンピュータ可読媒体。
- 前記方法はさらに、前記メモリデバイスによる特定の応答に対応する、前記ホストプログラムにより送信されるアドレスとデータとを追跡する工程を有することを特徴とする請求項13に記載のコンピュータ可読媒体。
- 前記割込み要求を送信する工程は、前記メモリデバイスにおけるステータスレジスタの状態についてマスクを用いてチェックを行う工程を含むことを特徴とする請求項13に記載のコンピュータ可読媒体。
- 前記方法はさらに、前記メモリコントローラに少なくとも1つの期待される応答を格納する工程を有することを特徴とする請求項13に記載のコンピュータ可読媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/963,984 US7966445B2 (en) | 2007-12-24 | 2007-12-24 | Read status controller |
US11/963,984 | 2007-12-24 | ||
PCT/EP2008/068248 WO2009080826A1 (en) | 2007-12-24 | 2008-12-23 | Read status controller |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011508296A true JP2011508296A (ja) | 2011-03-10 |
JP2011508296A5 JP2011508296A5 (ja) | 2012-02-02 |
JP5442634B2 JP5442634B2 (ja) | 2014-03-12 |
Family
ID=40510565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010538800A Expired - Fee Related JP5442634B2 (ja) | 2007-12-24 | 2008-12-23 | 読出ステータスのコントローラ |
Country Status (4)
Country | Link |
---|---|
US (1) | US7966445B2 (ja) |
EP (1) | EP2225652B1 (ja) |
JP (1) | JP5442634B2 (ja) |
WO (1) | WO2009080826A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013041402A (ja) * | 2011-08-15 | 2013-02-28 | Fujitsu Semiconductor Ltd | 半導体集積回路及び回路状態監視回路 |
JP2013041534A (ja) * | 2011-08-19 | 2013-02-28 | Fujitsu Semiconductor Ltd | 半導体集積回路および割り込み生成方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160233987A1 (en) * | 2013-10-25 | 2016-08-11 | Panasonic Intellectual Property Management Co., Ltd. | Initiator terminal, target terminal, initiator terminal error-processing method, and target terminal error-processing method |
US9959078B2 (en) | 2015-01-30 | 2018-05-01 | Sandisk Technologies Llc | Multi-die rolling status mode for non-volatile storage |
US10114690B2 (en) | 2015-02-13 | 2018-10-30 | Sandisk Technologies Llc | Multi-die status mode for non-volatile storage |
US10303632B2 (en) | 2016-07-26 | 2019-05-28 | Micron Technology, Inc. | Accessing status information |
CN106776391A (zh) * | 2016-12-13 | 2017-05-31 | 成都信息工程大学 | 一种NAND Flash控制器的控制方法和装置 |
TWI696078B (zh) * | 2017-05-26 | 2020-06-11 | 旺宏電子股份有限公司 | 記憶體裝置及其操作方法 |
WO2021126656A1 (en) * | 2019-12-16 | 2021-06-24 | Micron Technology, Inc. | Interrupt signaling for a memory device |
JP2022049553A (ja) | 2020-09-16 | 2022-03-29 | キオクシア株式会社 | 半導体装置および方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04211827A (ja) * | 1990-02-27 | 1992-08-03 | Matsushita Electric Ind Co Ltd | デジタルプロセッサ |
US6078520A (en) * | 1993-04-08 | 2000-06-20 | Hitachi, Ltd. | Flash memory control method and information processing system therewith |
JP2003036202A (ja) * | 2001-07-24 | 2003-02-07 | Matsushita Electric Ind Co Ltd | 記憶装置 |
JP2003508861A (ja) * | 1999-09-03 | 2003-03-04 | レクサー・メディア・インコーポレイテッド | セクタ書き込み操作時間を効果的に減少させるための不揮発性メモリユニット内のブロックの構成 |
EP1367496A2 (en) * | 2002-05-31 | 2003-12-03 | Samsung Electronics Co., Ltd. | Interface device |
JP2004280790A (ja) * | 2003-02-28 | 2004-10-07 | Toshiba Microelectronics Corp | Ecc制御装置 |
JP2005243176A (ja) * | 2004-02-27 | 2005-09-08 | Fujitsu Ltd | 半導体装置及び電圧制御方法 |
WO2006078531A2 (en) * | 2005-01-20 | 2006-07-27 | Sandisk Corporation | Scheduling of housekeeping operations in flash memory systems |
JP2007310915A (ja) * | 2007-08-31 | 2007-11-29 | Renesas Technology Corp | メモリカード及びメモリコントローラ |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06100998B2 (ja) | 1992-10-02 | 1994-12-12 | インターナショナル・ビジネス・マシーンズ・コーポレイション | データ転送制御用インターフェース回路 |
JPH0877066A (ja) | 1994-08-31 | 1996-03-22 | Tdk Corp | フラッシュメモリコントローラ |
US5799168A (en) | 1996-01-05 | 1998-08-25 | M-Systems Flash Disk Pioneers Ltd. | Standardized flash controller |
US5956743A (en) | 1997-08-25 | 1999-09-21 | Bit Microsystems, Inc. | Transparent management at host interface of flash-memory overhead-bytes using flash-specific DMA having programmable processor-interrupt of high-level operations |
KR100351934B1 (ko) | 1999-06-22 | 2002-09-12 | 삼성전자 주식회사 | 상태 읽기 동작을 갖는 플래시 메모리 장치 |
US6442076B1 (en) | 2000-06-30 | 2002-08-27 | Micron Technology, Inc. | Flash memory with multiple status reading capability |
US6496900B1 (en) * | 2000-09-12 | 2002-12-17 | 3Ware, Inc. | Disk array system, controller, and method for verifying command data written to disk drives |
US6976136B2 (en) | 2001-05-07 | 2005-12-13 | National Semiconductor Corporation | Flash memory protection scheme for secured shared BIOS implementation in personal computers with an embedded controller |
-
2007
- 2007-12-24 US US11/963,984 patent/US7966445B2/en active Active
-
2008
- 2008-12-23 WO PCT/EP2008/068248 patent/WO2009080826A1/en active Application Filing
- 2008-12-23 JP JP2010538800A patent/JP5442634B2/ja not_active Expired - Fee Related
- 2008-12-23 EP EP08863427.4A patent/EP2225652B1/en active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04211827A (ja) * | 1990-02-27 | 1992-08-03 | Matsushita Electric Ind Co Ltd | デジタルプロセッサ |
US6078520A (en) * | 1993-04-08 | 2000-06-20 | Hitachi, Ltd. | Flash memory control method and information processing system therewith |
JP2003508861A (ja) * | 1999-09-03 | 2003-03-04 | レクサー・メディア・インコーポレイテッド | セクタ書き込み操作時間を効果的に減少させるための不揮発性メモリユニット内のブロックの構成 |
JP2003036202A (ja) * | 2001-07-24 | 2003-02-07 | Matsushita Electric Ind Co Ltd | 記憶装置 |
EP1367496A2 (en) * | 2002-05-31 | 2003-12-03 | Samsung Electronics Co., Ltd. | Interface device |
JP2004005699A (ja) * | 2002-05-31 | 2004-01-08 | Samsung Electronics Co Ltd | Nandフラッシュメモリインタフェース装置 |
JP2004280790A (ja) * | 2003-02-28 | 2004-10-07 | Toshiba Microelectronics Corp | Ecc制御装置 |
JP2005243176A (ja) * | 2004-02-27 | 2005-09-08 | Fujitsu Ltd | 半導体装置及び電圧制御方法 |
WO2006078531A2 (en) * | 2005-01-20 | 2006-07-27 | Sandisk Corporation | Scheduling of housekeeping operations in flash memory systems |
JP2008529130A (ja) * | 2005-01-20 | 2008-07-31 | サンディスク コーポレイション | フラッシュメモリシステムにおけるハウスキーピング操作のスケジューリング |
JP2007310915A (ja) * | 2007-08-31 | 2007-11-29 | Renesas Technology Corp | メモリカード及びメモリコントローラ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013041402A (ja) * | 2011-08-15 | 2013-02-28 | Fujitsu Semiconductor Ltd | 半導体集積回路及び回路状態監視回路 |
JP2013041534A (ja) * | 2011-08-19 | 2013-02-28 | Fujitsu Semiconductor Ltd | 半導体集積回路および割り込み生成方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2009080826A1 (en) | 2009-07-02 |
EP2225652B1 (en) | 2013-11-13 |
US20090164683A1 (en) | 2009-06-25 |
US7966445B2 (en) | 2011-06-21 |
JP5442634B2 (ja) | 2014-03-12 |
EP2225652A1 (en) | 2010-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5442634B2 (ja) | 読出ステータスのコントローラ | |
US7263572B2 (en) | Bus bridge and data transfer method | |
US7620747B1 (en) | Software based native command queuing | |
US9146797B2 (en) | Method for ensuring remediation of hung multiplexer bus channels | |
US5890012A (en) | System for programming peripheral with address and direction information and sending the information through data bus or control line when DMA controller asserts data knowledge line | |
JP5824488B2 (ja) | トランザクション属性を修正するためのメモリ領域オーダリング要求に関するコンプリータ知識の使用 | |
US9684613B2 (en) | Methods and systems for reducing spurious interrupts in a data storage system | |
TWI498743B (zh) | 資料儲存系統以及其管理方法 | |
US20180060257A1 (en) | Nondeterministic memory access requests to non-volatile memory | |
WO2023207571A1 (zh) | 一种数据传输方法及装置 | |
US7934043B2 (en) | Data processing apparatus for controlling access to a memory based upon detection of completion of a DMA bus cycle | |
US7895387B1 (en) | Devices and methods for sharing common target device with two different hosts according to common communication protocol | |
KR100843199B1 (ko) | 고속 아이.디.이. 인터페이스 장치 및 그 방법 | |
US7571266B2 (en) | Peripheral device in a computerized system and method | |
KR101109600B1 (ko) | 직접 메모리 접근 제어를 이용한 데이터 전송 방법 및 그장치 | |
JP2008503833A (ja) | 並列通信バスに連結された装置内で割込みメッセージを待ち行列に入れるためのコンピュータシステム及び方法 | |
US9984010B2 (en) | Method and apparatus for copying data using cache | |
KR100259585B1 (ko) | 디엠에이 콘트롤러 | |
JP2006092077A (ja) | バスシステム | |
US20050223126A1 (en) | Buffer controller between memories and method for the same | |
JP4343244B2 (ja) | マイクロコンピュータ | |
JP2005228188A (ja) | 情報処理システム | |
JP2017199287A (ja) | 情報処理装置および情報処理方法 | |
KR20050044197A (ko) | 피씨아이 디엠에이 에러 처리 장치 및 방법 | |
JP2004021505A (ja) | 通信制御装置及びマイクロコンピュータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111207 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5442634 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |