JP2003241908A - 外部接続機器及びホスト機器 - Google Patents
外部接続機器及びホスト機器Info
- Publication number
- JP2003241908A JP2003241908A JP2002045252A JP2002045252A JP2003241908A JP 2003241908 A JP2003241908 A JP 2003241908A JP 2002045252 A JP2002045252 A JP 2002045252A JP 2002045252 A JP2002045252 A JP 2002045252A JP 2003241908 A JP2003241908 A JP 2003241908A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- data
- host device
- control command
- invalid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
- Table Equipment (AREA)
Abstract
(57)【要約】
【課題】 ホスト機器とメモリカードとのデータ転送処
理時間を短縮する。 【解決手段】 メモリカードとホストは、４ビットパラ
レル信号、バスステート信号及びクロックを用いた６線
式半２重プロトコルで接続される。メモリカードは、バ
スステート信号のステートが割り込みを受け付けるステ
ートとされているときに、４ビットパラレルバスに割り
込み信号（ＩＮＴ）を送信する。４ビットパラレル信号
は、各ビットに異なる割り込みの要因が割り当てられて
いる。すなわち、割り込みの内容によってＩＮＴ信号が
送信されるビットが異なっている。
理時間を短縮する。 【解決手段】 メモリカードとホストは、４ビットパラ
レル信号、バスステート信号及びクロックを用いた６線
式半２重プロトコルで接続される。メモリカードは、バ
スステート信号のステートが割り込みを受け付けるステ
ートとされているときに、４ビットパラレルバスに割り
込み信号（ＩＮＴ）を送信する。４ビットパラレル信号
は、各ビットに異なる割り込みの要因が割り当てられて
いる。すなわち、割り込みの内容によってＩＮＴ信号が
送信されるビットが異なっている。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータ等に
接続されるＩＣメモリ装置等の外部接続機器、並びに、
この外部接続機器が接続されるホスト機器に関するもの
である。
接続されるＩＣメモリ装置等の外部接続機器、並びに、
この外部接続機器が接続されるホスト機器に関するもの
である。
【０００２】
【従来の技術】従来より、いわゆるメモリスティック
（商標）と呼ばれるリムーバルなＩＣメモリ装置が知ら
れている。
（商標）と呼ばれるリムーバルなＩＣメモリ装置が知ら
れている。
【０００３】メモリスティックは、内部にフラッシュメ
モリを有しており、静止画像データ、動画像データ、音
声データ、音楽データ等の各種デジタルデータを格納す
ることができる。このメモリスティックは、例えば、情
報携帯端末、デスクトップ型コンピュータ、ノート型コ
ンピュータ、携帯電話機、オーディオ装置、家電装置等
々のホスト機器の外部記憶メディアとして機能する。
モリを有しており、静止画像データ、動画像データ、音
声データ、音楽データ等の各種デジタルデータを格納す
ることができる。このメモリスティックは、例えば、情
報携帯端末、デスクトップ型コンピュータ、ノート型コ
ンピュータ、携帯電話機、オーディオ装置、家電装置等
々のホスト機器の外部記憶メディアとして機能する。
【０００４】
【発明が解決しようとする課題】このようなＩＣメモリ
装置では、所定のインタフェースを介して、ホスト機器
側から動作が制御されている。
装置では、所定のインタフェースを介して、ホスト機器
側から動作が制御されている。
【０００５】しかしながら、フラッシュメモリのアクセ
ス速度は遅い。そのため、ホスト機器とＩＣメモリ装置
との間のデータ転送シーケンスを短縮するには、ＩＣメ
モリ装置側から処理の終了等を通知する割り込み要求を
規定することが有効となる。
ス速度は遅い。そのため、ホスト機器とＩＣメモリ装置
との間のデータ転送シーケンスを短縮するには、ＩＣメ
モリ装置側から処理の終了等を通知する割り込み要求を
規定することが有効となる。
【０００６】本発明は、外部接続機器からホスト機器に
対して効率的に割り込み信号を与えて、ホスト機器と外
部接続機器とのデータ転送処理時間を短縮することがで
きる外部接続機器並びにホスト機器を提供することを目
的とする。
対して効率的に割り込み信号を与えて、ホスト機器と外
部接続機器とのデータ転送処理時間を短縮することがで
きる外部接続機器並びにホスト機器を提供することを目
的とする。
【０００７】
【課題を解決するための手段】本発明にかかる外部接続
機器は、ホスト機器に接続される外部接続機器であっ
て、上記ホスト機器との間でデータバスを介して伝送デ
ータの双方向通信を行うデータ通信手段と、上記データ
バスのステートを示すバスステート信号を上記ホスト機
器から受信するバスステート信号受信手段と、上記伝送
データに含まれる動作制御コマンドに応じて本機器の動
作制御をするコントローラとを備え、上記データ通信手
段は、上記バスステート信号のステートが本機器からホ
スト機器への割り込みを受け付けるステートとされてい
るときに、ホスト機器から上記コントローラへ与えられ
た動作制御コマンドに基づき発生する割り込み要因の内
容を示す情報を、上記データバスを介して上記ホスト機
器へ送信することを特徴とする。
機器は、ホスト機器に接続される外部接続機器であっ
て、上記ホスト機器との間でデータバスを介して伝送デ
ータの双方向通信を行うデータ通信手段と、上記データ
バスのステートを示すバスステート信号を上記ホスト機
器から受信するバスステート信号受信手段と、上記伝送
データに含まれる動作制御コマンドに応じて本機器の動
作制御をするコントローラとを備え、上記データ通信手
段は、上記バスステート信号のステートが本機器からホ
スト機器への割り込みを受け付けるステートとされてい
るときに、ホスト機器から上記コントローラへ与えられ
た動作制御コマンドに基づき発生する割り込み要因の内
容を示す情報を、上記データバスを介して上記ホスト機
器へ送信することを特徴とする。
【０００８】本発明にかかる外部接続機器では、バスス
テート信号のステートが本機器からホスト機器への割り
込みを受け付けるステートとされているときに、ホスト
機器からコントローラへ与えられた動作制御コマンドに
基づき発生する割り込み要因の内容を示す情報を割り込
み信号として、データバスを介してホスト機器へ送信す
る。
テート信号のステートが本機器からホスト機器への割り
込みを受け付けるステートとされているときに、ホスト
機器からコントローラへ与えられた動作制御コマンドに
基づき発生する割り込み要因の内容を示す情報を割り込
み信号として、データバスを介してホスト機器へ送信す
る。
【０００９】本発明にかかるホスト機器は、外部接続機
器が接続されるホスト機器であって、上記外部接続機器
との間でデータバスを介して伝送データの双方向通信を
行うデータ通信手段と、上記データバスのステートを示
すバスステート信号を上記外部接続機器へ送信するバス
ステート信号送信手段と、外部接続機器の動作制御をす
る制御コマンドを上記伝送データに含めて発行するコン
トローラとを備え、上記データ通信手段は、上記バスス
テート信号のステートが外部接続機器から本機器への割
り込みを受け付けるステートとされているときに、本機
器から上記外部接続機器へ与えられた動作制御コマンド
に基づき発生する割り込み要因の内容を示す情報を、上
記データバスを介して上記外部接続機器から受信するこ
とを特徴とする。
器が接続されるホスト機器であって、上記外部接続機器
との間でデータバスを介して伝送データの双方向通信を
行うデータ通信手段と、上記データバスのステートを示
すバスステート信号を上記外部接続機器へ送信するバス
ステート信号送信手段と、外部接続機器の動作制御をす
る制御コマンドを上記伝送データに含めて発行するコン
トローラとを備え、上記データ通信手段は、上記バスス
テート信号のステートが外部接続機器から本機器への割
り込みを受け付けるステートとされているときに、本機
器から上記外部接続機器へ与えられた動作制御コマンド
に基づき発生する割り込み要因の内容を示す情報を、上
記データバスを介して上記外部接続機器から受信するこ
とを特徴とする。
【００１０】本発明にかかるホスト機器では、バスステ
ート信号のステートが外部接続機器から本機器への割り
込みを受け付けるステートとされているときに、本機器
から上記外部接続機器へ与えられた動作制御コマンドに
基づき発生する割り込み要因の内容を示す情報を割り込
み信号として、データバスを介して外部接続機器から受
信する。
ート信号のステートが外部接続機器から本機器への割り
込みを受け付けるステートとされているときに、本機器
から上記外部接続機器へ与えられた動作制御コマンドに
基づき発生する割り込み要因の内容を示す情報を割り込
み信号として、データバスを介して外部接続機器から受
信する。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態とし
て、本発明を適用したリムーバルな小型ＩＣメモリ装
置、並びに、この小型ＩＣメモリ装置を外部記憶メディ
アとして用いるデータ処理装置について説明する。
て、本発明を適用したリムーバルな小型ＩＣメモリ装
置、並びに、この小型ＩＣメモリ装置を外部記憶メディ
アとして用いるデータ処理装置について説明する。
【００１２】なお、本発明の実施の形態として説明する
小型ＩＣメモリ装置のことを、以下、メモリカードと呼
ぶものとする。また、このメモリカードが接続されるデ
ータ処理装置のことを、ホスト機器と呼ぶものとする。
小型ＩＣメモリ装置のことを、以下、メモリカードと呼
ぶものとする。また、このメモリカードが接続されるデ
ータ処理装置のことを、ホスト機器と呼ぶものとする。
【００１３】アウトライン
図１に、ホスト機器及びメモリカードの外観斜視図を示
す。
す。
【００１４】メモリカード１は、内部に不揮発性の半導
体メモリ（ＩＣメモリ）を有しており、静止画像デー
タ、動画像データ、音声データ、音楽データ等の各種デ
ジタルデータを格納することができる。このメモリカー
ド１は、例えば、情報携帯端末、デスクトップ型コンピ
ュータ、ノート型コンピュータ、携帯電話機、オーディ
オ装置、家電装置等々のホスト機器２の外部記憶メディ
アとして機能する。メモリカード１は、ホスト機器２に
設けられているスロット３に挿入された状態で使用され
る。メモリカード１のスロット３に対する挿入及び抜出
は、ユーザが自在に行うことができる。そのため、例え
ば、あるホスト機器に挿入されていたメモリカード１を
抜き出して、他のホスト機器に挿入することもでき、異
なるホスト機器間のデータのやり取りに用いることが可
能である。
体メモリ（ＩＣメモリ）を有しており、静止画像デー
タ、動画像データ、音声データ、音楽データ等の各種デ
ジタルデータを格納することができる。このメモリカー
ド１は、例えば、情報携帯端末、デスクトップ型コンピ
ュータ、ノート型コンピュータ、携帯電話機、オーディ
オ装置、家電装置等々のホスト機器２の外部記憶メディ
アとして機能する。メモリカード１は、ホスト機器２に
設けられているスロット３に挿入された状態で使用され
る。メモリカード１のスロット３に対する挿入及び抜出
は、ユーザが自在に行うことができる。そのため、例え
ば、あるホスト機器に挿入されていたメモリカード１を
抜き出して、他のホスト機器に挿入することもでき、異
なるホスト機器間のデータのやり取りに用いることが可
能である。
【００１５】メモリカード１及びホスト機器２は、４ビ
ットパラレルデータ，クロック信号，バスステート信号
の６つの信号を転送する６線式半２重パラレルプロトコ
ルを用いたパラレルインタフェースでデータの転送を行
う。
ットパラレルデータ，クロック信号，バスステート信号
の６つの信号を転送する６線式半２重パラレルプロトコ
ルを用いたパラレルインタフェースでデータの転送を行
う。
【００１６】外観
図２は、本発明の実施の形態のメモリカード１を表面側
から見た斜視図であり、図３は、本発明の実施の形態の
メモリカード１を裏面側から見た斜視図である。
から見た斜視図であり、図３は、本発明の実施の形態の
メモリカード１を裏面側から見た斜視図である。
【００１７】メモリカード１は、主面（表面１ａ及び裏
面１ｂ）が略長方形とされた薄板形状となっている。メ
モリカード１は、主面の長手方向の長さが約５０ｍｍ、
主面の短辺方向の長さが約２１．４５ｍｍ、厚さが約
２．８ｍｍとなっている。また、メモリカード１は、主
面が、表面１ａと裏面１ｂとに区別される。裏面１ｂの
長手方向の一端には、１０個の平面電極（接続端子群
４）が、短辺方向に一列に並んで設けられている。ま
た、電極と電極との各間には、裏面１ｂから垂直に立ち
上がったガード５が設けられ、接続端子への接触防止が
図られている。また、メモリカード１の裏面１ｂには、
誤消去禁止用のスライドスイッチ６が設けられている。
面１ｂ）が略長方形とされた薄板形状となっている。メ
モリカード１は、主面の長手方向の長さが約５０ｍｍ、
主面の短辺方向の長さが約２１．４５ｍｍ、厚さが約
２．８ｍｍとなっている。また、メモリカード１は、主
面が、表面１ａと裏面１ｂとに区別される。裏面１ｂの
長手方向の一端には、１０個の平面電極（接続端子群
４）が、短辺方向に一列に並んで設けられている。ま
た、電極と電極との各間には、裏面１ｂから垂直に立ち
上がったガード５が設けられ、接続端子への接触防止が
図られている。また、メモリカード１の裏面１ｂには、
誤消去禁止用のスライドスイッチ６が設けられている。
【００１８】また、ホスト機器２のスロット３は、以上
のような形状のメモリカード１に対応した凹状の形状と
なっていて、メモリカード１が挿入可能である。さら
に、このスロット３は、メモリカード１が挿入されたと
きには、このメモリカード１が脱落しないように保持す
ることができる。また、スロット３には、メモリカード
１の１０個の平面電極に対応した位置に、１０個の接点
が設けられている。そのため、メモリカード１が接続端
子群４の方向からスロット内部に差し込まれることによ
り（図２のＸ方向にメモリカード１が差し込まれること
により）、これらのスロット３内の接点と、メモリカー
ド１の各接続端子とが電気的に接続されることとなる。
のような形状のメモリカード１に対応した凹状の形状と
なっていて、メモリカード１が挿入可能である。さら
に、このスロット３は、メモリカード１が挿入されたと
きには、このメモリカード１が脱落しないように保持す
ることができる。また、スロット３には、メモリカード
１の１０個の平面電極に対応した位置に、１０個の接点
が設けられている。そのため、メモリカード１が接続端
子群４の方向からスロット内部に差し込まれることによ
り（図２のＸ方向にメモリカード１が差し込まれること
により）、これらのスロット３内の接点と、メモリカー
ド１の各接続端子とが電気的に接続されることとなる。
【００１９】本実施の形態のメモリカードのブロック構
成 図４に、メモリカード１の内部ブロック構成図を示す。
成 図４に、メモリカード１の内部ブロック構成図を示す。
【００２０】メモリカード１は、パラレルインタフェー
ス回路（Ｉ／Ｆ）１２と、レジスタ回路１３と、データ
バッファ回路１４と、ＥＣＣ回路１５と、メモリＩ／Ｆ
コントローラ１６と、不揮発性半導体メモリ１７と、発
振制御回路１８とを備えて構成される。
ス回路（Ｉ／Ｆ）１２と、レジスタ回路１３と、データ
バッファ回路１４と、ＥＣＣ回路１５と、メモリＩ／Ｆ
コントローラ１６と、不揮発性半導体メモリ１７と、発
振制御回路１８とを備えて構成される。
【００２１】パラレルＩ／Ｆ回路１２は、６線式半２重
パラレル方式のデータ転送プロトコルを用いて、ホスト
機器２との間でデータの転送を行う回路である。
パラレル方式のデータ転送プロトコルを用いて、ホスト
機器２との間でデータの転送を行う回路である。
【００２２】レジスタ回路１３は、例えば、ホスト機器
から転送されるメモリＩ/Ｆコントローラ１６に対する
動作制御コマンド（以下、この動作制御コマンドのこと
をコントロールコマンドと呼ぶ。）、メモリカード１内
の内部状態、コントロールコマンドを実行する際に必要
な諸処のパラメータ、不揮発性半導体メモリ１７内のフ
ァイル管理情報等を記憶する回路である。このレジスタ
回路１３は、ホスト機器２及びメモリＩ／Ｆコントロー
ラ１６の両者からアクセスされる。なお、ホスト機器２
は、本メモリカードのデータ転送プロトコル上で規定さ
れる転送プロトコルコマンド（以下、ＴＰＣ(Transfer
Protocol Command)という。）を用いて、レジスタ回路
１３に対してアクセスを行う。すなわち、レジスタ回路
１３に格納されるコントロールコマンドや各種パラメー
タに対してホスト機器２が書き込みや読み出しをする場
合には、ＴＰＣを用いて行う。
から転送されるメモリＩ/Ｆコントローラ１６に対する
動作制御コマンド（以下、この動作制御コマンドのこと
をコントロールコマンドと呼ぶ。）、メモリカード１内
の内部状態、コントロールコマンドを実行する際に必要
な諸処のパラメータ、不揮発性半導体メモリ１７内のフ
ァイル管理情報等を記憶する回路である。このレジスタ
回路１３は、ホスト機器２及びメモリＩ／Ｆコントロー
ラ１６の両者からアクセスされる。なお、ホスト機器２
は、本メモリカードのデータ転送プロトコル上で規定さ
れる転送プロトコルコマンド（以下、ＴＰＣ(Transfer
Protocol Command)という。）を用いて、レジスタ回路
１３に対してアクセスを行う。すなわち、レジスタ回路
１３に格納されるコントロールコマンドや各種パラメー
タに対してホスト機器２が書き込みや読み出しをする場
合には、ＴＰＣを用いて行う。
【００２３】データバッファ回路１４は、不揮発性半導
体メモリ１７へ書き込まれるデータ、並びに、不揮発性
半導体メモリ１７から読み出されたデータを、一時的に
保存するメモリ回路である。すなわち、ホスト機器２か
ら不揮発性半導体メモリ１７へデータが書き込まれる場
合には、書き込み対象データがホスト機器２からデータ
バッファ回路１４へデータ転送プロトコルに従って転送
され、その後、データバッファ回路１４に格納されてい
る書き込み対象データをメモリＩ/Ｆコントローラ１６
が不揮発性半導体メモリ１７に書き込む。また、不揮発
性半導体メモリ１７からホスト機器２へデータが読み出
される場合には、メモリＩ/Ｆコントローラ１６が不揮
発性半導体メモリ１７から読み出し対象データを読み出
して一旦データバッファ回路１４に格納し、その後、そ
の読み出し対象データがデータ転送プロトコルに従って
データバッファ回路１４からホスト機器２へ転送され
る。なお、データバッファ回路１４は、所定のデータ書
き込み単位（例えば、フラッシュメモリのページサイズ
と同一の５１２バイト）分のデータ容量を有している。
なお、ホスト機器２は、ＴＰＣを用いて、データバッフ
ァ回路１４に対してアクセスを行う。すなわち、データ
バッファ回路１４に格納されるデータに対して、ホスト
機器２が書き込みや読み出しをする場合には、ＴＰＣを
用いて行う。
体メモリ１７へ書き込まれるデータ、並びに、不揮発性
半導体メモリ１７から読み出されたデータを、一時的に
保存するメモリ回路である。すなわち、ホスト機器２か
ら不揮発性半導体メモリ１７へデータが書き込まれる場
合には、書き込み対象データがホスト機器２からデータ
バッファ回路１４へデータ転送プロトコルに従って転送
され、その後、データバッファ回路１４に格納されてい
る書き込み対象データをメモリＩ/Ｆコントローラ１６
が不揮発性半導体メモリ１７に書き込む。また、不揮発
性半導体メモリ１７からホスト機器２へデータが読み出
される場合には、メモリＩ/Ｆコントローラ１６が不揮
発性半導体メモリ１７から読み出し対象データを読み出
して一旦データバッファ回路１４に格納し、その後、そ
の読み出し対象データがデータ転送プロトコルに従って
データバッファ回路１４からホスト機器２へ転送され
る。なお、データバッファ回路１４は、所定のデータ書
き込み単位（例えば、フラッシュメモリのページサイズ
と同一の５１２バイト）分のデータ容量を有している。
なお、ホスト機器２は、ＴＰＣを用いて、データバッフ
ァ回路１４に対してアクセスを行う。すなわち、データ
バッファ回路１４に格納されるデータに対して、ホスト
機器２が書き込みや読み出しをする場合には、ＴＰＣを
用いて行う。
【００２４】ＥＣＣ回路１５は、不揮発性半導体メモリ
１７へ書き込まれるデータに対して誤り訂正コード（Ｅ
ＣＣ）を付加する。また、ＥＣＣ回路１５は、不揮発性
半導体メモリ１７から読み出したデータに付加されてい
る誤り訂正コードに基づき、この読み出したデータに対
する誤り訂正処理を行う。例えば、誤り訂正コードは、
５１２バイトのデータ単位に対して３バイト分付加され
る。
１７へ書き込まれるデータに対して誤り訂正コード（Ｅ
ＣＣ）を付加する。また、ＥＣＣ回路１５は、不揮発性
半導体メモリ１７から読み出したデータに付加されてい
る誤り訂正コードに基づき、この読み出したデータに対
する誤り訂正処理を行う。例えば、誤り訂正コードは、
５１２バイトのデータ単位に対して３バイト分付加され
る。
【００２５】メモリＩ／Ｆコントローラ１６は、レジス
タ回路１３内に格納されているコントロールコマンドに
従い、データバッファ１４と不揮発性半導体メモリ１７
との間のデータのやり取りの制御、不揮発性半導体メモ
リ１７のデータのセキュリティ管理の制御、メモリカー
ド１のその他のファンクションの制御、並びに、レジス
タ回路１３内に格納されているデータの更新処理等を行
う。
タ回路１３内に格納されているコントロールコマンドに
従い、データバッファ１４と不揮発性半導体メモリ１７
との間のデータのやり取りの制御、不揮発性半導体メモ
リ１７のデータのセキュリティ管理の制御、メモリカー
ド１のその他のファンクションの制御、並びに、レジス
タ回路１３内に格納されているデータの更新処理等を行
う。
【００２６】不揮発性半導体メモリ１７は、例えば、Ｎ
ＡＮＤ型のフラッシュメモリ等の不揮発性の半導体メモ
リである。不揮発性半導体メモリ１７の容量は、例えば
１６Ｍバイト、３２Ｍバイト、６４Ｍバイト、１２８Ｍ
バイトである。不揮発性半導体メモリ１７は、消去ブロ
ック単位が、例えば１６Ｋバイトである。また、読み書
き単位がページと呼ばれ、上記のデータバッファ回路１
４と同一の５１２バイトである。
ＡＮＤ型のフラッシュメモリ等の不揮発性の半導体メモ
リである。不揮発性半導体メモリ１７の容量は、例えば
１６Ｍバイト、３２Ｍバイト、６４Ｍバイト、１２８Ｍ
バイトである。不揮発性半導体メモリ１７は、消去ブロ
ック単位が、例えば１６Ｋバイトである。また、読み書
き単位がページと呼ばれ、上記のデータバッファ回路１
４と同一の５１２バイトである。
【００２７】発振制御回路１８は、本メモリカード１内
の動作クロックを発生する。
の動作クロックを発生する。
【００２８】メモリカード１の接続端子には、ＶＳＳ端
子、ＶＣＣ端子、ＤＡＴＡ０端子、ＤＡＴＡ１端子、Ｄ
ＡＴＡ２端子、ＤＡＴＡ３端子、ＢＳ端子、ＣＬＫ端
子、ＩＮＳ端子が設けられている。なお、ＶＳＳ端子は
２つ設けられているので、メモリカード１には、合計１
０個の接続端子が設けられていることとなる。また、ホ
スト機器２側にも同様の接続端子が設けられている。
子、ＶＣＣ端子、ＤＡＴＡ０端子、ＤＡＴＡ１端子、Ｄ
ＡＴＡ２端子、ＤＡＴＡ３端子、ＢＳ端子、ＣＬＫ端
子、ＩＮＳ端子が設けられている。なお、ＶＳＳ端子は
２つ設けられているので、メモリカード１には、合計１
０個の接続端子が設けられていることとなる。また、ホ
スト機器２側にも同様の接続端子が設けられている。
【００２９】ＶＳＳ端子は、ＶＳＳ（基準０ボルト電
圧）が接続される。このＶＳＳ端子は、ホスト機器側の
グランドとメモリカード側のグランドとを接続し、ホス
ト機器とメモリカードとの０ボルト基準電位を一致させ
る。ＶＣＣ端子は、電源電圧（ＶＣＣ）がホスト機器か
ら供給される。
圧）が接続される。このＶＳＳ端子は、ホスト機器側の
グランドとメモリカード側のグランドとを接続し、ホス
ト機器とメモリカードとの０ボルト基準電位を一致させ
る。ＶＣＣ端子は、電源電圧（ＶＣＣ）がホスト機器か
ら供給される。
【００３０】ＤＡＴＡ０端子は、メモリカード１とホス
ト機器２との間に転送される４ビットパラレルデータの
うちの最下位ビットのデータ信号（ＤＡＴＡ０）が入出
力される。ＤＡＴＡ１端子は、メモリカード１とホスト
機器２との間に転送される４ビットパラレルデータのう
ちの下位から２ビット目のデータ信号（ＤＡＴＡ１）が
入出力される。ＤＡＴＡ２端子は、メモリカード１とホ
スト機器２との間に転送される４ビットパラレルデータ
のうちの下位から３ビット目のデータ信号（ＤＡＴＡ
２）が入出力される。ＤＡＴＡ３端子は、メモリカード
１とホスト機器２との間に転送される４ビットパラレル
データのうちの下位から４ビット目のデータ信号（ＤＡ
ＴＡ３）が入出力される。
ト機器２との間に転送される４ビットパラレルデータの
うちの最下位ビットのデータ信号（ＤＡＴＡ０）が入出
力される。ＤＡＴＡ１端子は、メモリカード１とホスト
機器２との間に転送される４ビットパラレルデータのう
ちの下位から２ビット目のデータ信号（ＤＡＴＡ１）が
入出力される。ＤＡＴＡ２端子は、メモリカード１とホ
スト機器２との間に転送される４ビットパラレルデータ
のうちの下位から３ビット目のデータ信号（ＤＡＴＡ
２）が入出力される。ＤＡＴＡ３端子は、メモリカード
１とホスト機器２との間に転送される４ビットパラレル
データのうちの下位から４ビット目のデータ信号（ＤＡ
ＴＡ３）が入出力される。
【００３１】ＢＳ端子は、バスステート信号がホスト機
器からメモリカードへ入力される。ＣＬＫ端子は、クロ
ック信号がホスト機器２から入力される。ＩＮＳ端子
は、メモリカードがスロットに挿入されているか、或い
は、挿入されていないかを、ホスト機器２が判断するた
めの挿入／抜出検出に用いられる。メモリカード１のＩ
ＮＳ端子はグランドに接続されており、ホスト機器２の
ＩＮＳ端子は抵抗を介してプルアップされている。
器からメモリカードへ入力される。ＣＬＫ端子は、クロ
ック信号がホスト機器２から入力される。ＩＮＳ端子
は、メモリカードがスロットに挿入されているか、或い
は、挿入されていないかを、ホスト機器２が判断するた
めの挿入／抜出検出に用いられる。メモリカード１のＩ
ＮＳ端子はグランドに接続されており、ホスト機器２の
ＩＮＳ端子は抵抗を介してプルアップされている。
【００３２】メモリカードとホスト機器間のインタフェ
ース機能の構成 図５に、本実施の形態のメモリカード１とホスト機器２
との間のデータ伝送をするためのインタフェースの機能
構成図を示す。
ース機能の構成 図５に、本実施の形態のメモリカード１とホスト機器２
との間のデータ伝送をするためのインタフェースの機能
構成図を示す。
【００３３】ホスト機器２のインタフェース機能は、フ
ァイルマネージャ３１と、ＴＰＣインタフェース３２
と、パラレルインタフェース３３とから構成される。ま
た、メモリカード１のインタフェース機能は、パラレル
インタフェース３３と、レジスタ３５と、データバッフ
ァ３６と、メモリコントローラ３７と、メモリ３８とか
ら構成される。
ァイルマネージャ３１と、ＴＰＣインタフェース３２
と、パラレルインタフェース３３とから構成される。ま
た、メモリカード１のインタフェース機能は、パラレル
インタフェース３３と、レジスタ３５と、データバッフ
ァ３６と、メモリコントローラ３７と、メモリ３８とか
ら構成される。
【００３４】ファイルマネージャ３１は、ホスト機器の
オペレーションシステム上で、メモリカード１内に格納
されているファイル、並びに、ホスト機器の他のメディ
アに格納されているファイルの管理を行う。ファイルマ
ネージャ３１は、ホスト機器２内のコントローラ等によ
り実現される機能である。
オペレーションシステム上で、メモリカード１内に格納
されているファイル、並びに、ホスト機器の他のメディ
アに格納されているファイルの管理を行う。ファイルマ
ネージャ３１は、ホスト機器２内のコントローラ等によ
り実現される機能である。
【００３５】ＴＰＣインタフェース３２は、ファイルマ
ネージャ３１の下位レイヤとなる。ＴＰＣインタフェー
ス３２は、本インタフェースの特有のコマンド（ＴＰ
Ｃ:Transfer Protocol Command）が規定されたデータ転
送プロトコルにより、メモリカード１内のレジスタ３５
及びデータバッファ３６へアクセスを行う。このＴＰＣ
インタフェース３２は、ホスト機器２内のコントローラ
等により実現される機能である。
ネージャ３１の下位レイヤとなる。ＴＰＣインタフェー
ス３２は、本インタフェースの特有のコマンド（ＴＰ
Ｃ:Transfer Protocol Command）が規定されたデータ転
送プロトコルにより、メモリカード１内のレジスタ３５
及びデータバッファ３６へアクセスを行う。このＴＰＣ
インタフェース３２は、ホスト機器２内のコントローラ
等により実現される機能である。
【００３６】パラレルインタフェース３３，３４は、Ｔ
ＰＣインタフェース３２の下位レイヤとなり、本インタ
フェースシステムの物理階層である。パラレルインタフ
ェース３３，３４は、４ビットパラレルデータ，クロッ
ク，バスステート信号の６つの信号を転送するデータ転
送プロトコルである６線式半２重パラレルプロトコルに
従い、データ転送を行う。パラレルインタフェース３
３，３４は、パラレルインタフェース回路１２により実
現される機能である。
ＰＣインタフェース３２の下位レイヤとなり、本インタ
フェースシステムの物理階層である。パラレルインタフ
ェース３３，３４は、４ビットパラレルデータ，クロッ
ク，バスステート信号の６つの信号を転送するデータ転
送プロトコルである６線式半２重パラレルプロトコルに
従い、データ転送を行う。パラレルインタフェース３
３，３４は、パラレルインタフェース回路１２により実
現される機能である。
【００３７】レジスタ３５は、ホストから転送されたコ
ントロールコマンド、メモリカードの内部状態、メモリ
３８にアクセスするデータのアドレス、コントロールコ
マンドを実行する際に必要な諸処のパラメータ、メモリ
内のファイル管理情報等を格納する。レジスタ３５は、
メモリカード１のレジスタ回路１３上に実現される機能
である。
ントロールコマンド、メモリカードの内部状態、メモリ
３８にアクセスするデータのアドレス、コントロールコ
マンドを実行する際に必要な諸処のパラメータ、メモリ
内のファイル管理情報等を格納する。レジスタ３５は、
メモリカード１のレジスタ回路１３上に実現される機能
である。
【００３８】データバッファ３６は、メモリ３８へ書き
込まれるデータ、並びに、メモリ３８から読み出された
データを、一時的に保存するバッファ領域である。デー
タバッファ３６は、メモリカード１のデータバッファ回
路１４上に実現される機能である。
込まれるデータ、並びに、メモリ３８から読み出された
データを、一時的に保存するバッファ領域である。デー
タバッファ３６は、メモリカード１のデータバッファ回
路１４上に実現される機能である。
【００３９】メモリコントローラ３７は、レジスタ３５
内に格納されているコマンド並びに各種情報に従い、デ
ータバッファ３６とメモリ３８との間のデータの読み出
し、書き込み、消去、並びに、レジスタ３５内の各種情
報の更新等の制御を行う。メモリコントローラ３７は、
ホスト機器２上のメモリＩ/Ｆコントローラ１６により
実現される機能である。
内に格納されているコマンド並びに各種情報に従い、デ
ータバッファ３６とメモリ３８との間のデータの読み出
し、書き込み、消去、並びに、レジスタ３５内の各種情
報の更新等の制御を行う。メモリコントローラ３７は、
ホスト機器２上のメモリＩ/Ｆコントローラ１６により
実現される機能である。
【００４０】メモリ３８は、データのメモリ領域であ
り、メモリコントローラ３７を通して独自のモデルとし
て仮想化されている。メモリ３８は、メモリカード１上
の不揮発性半導体メモリ１７により実現される機能であ
る。
り、メモリコントローラ３７を通して独自のモデルとし
て仮想化されている。メモリ３８は、メモリカード１上
の不揮発性半導体メモリ１７により実現される機能であ
る。
【００４１】以上のような構成のホスト機器及びメモリ
カードでは、ファイルマネージャ３１に管理されている
他のメディアに格納されているデータを、上記パラレル
インタフェース３３，３４を介してメモリ３８に転送す
ることができる。また、メモリ３８に格納されているデ
ータを、上記パラレルインタフェース３３，３４を介し
てファイルマネージャに管理されている他のメディアに
転送することができる。
カードでは、ファイルマネージャ３１に管理されている
他のメディアに格納されているデータを、上記パラレル
インタフェース３３，３４を介してメモリ３８に転送す
ることができる。また、メモリ３８に格納されているデ
ータを、上記パラレルインタフェース３３，３４を介し
てファイルマネージャに管理されている他のメディアに
転送することができる。
【００４２】データ転送プロトコル
次に、本実施の形態のメモリカード１とホスト機器２と
の間のデータ転送プロトコルについて説明する。
の間のデータ転送プロトコルについて説明する。
【００４３】メモリカード１及びホスト機器２のデータ
転送プロトコルの特徴としては、４つのバスステートを
定義して伝送データの転送方向及び属性を識別するこ
と、ホスト機器２からメモリカード１のレジスタ回路１
３及びデータバッファ回路１４に対してＴＰＣを用いて
アクセスを行うこと、コントロールコマンドを用いてホ
スト機器２がメモリカード１の動作制御をすること、Ｃ
ＲＣ（Cyclic Redundancy Check codes）を用いてメモ
リカード１とホスト機器２との間の転送データのエラー
検出を行うこと、メモリカード１からホスト機器２への
割り込み信号（ＩＮＴ信号）を規定していること等があ
る。
転送プロトコルの特徴としては、４つのバスステートを
定義して伝送データの転送方向及び属性を識別するこ
と、ホスト機器２からメモリカード１のレジスタ回路１
３及びデータバッファ回路１４に対してＴＰＣを用いて
アクセスを行うこと、コントロールコマンドを用いてホ
スト機器２がメモリカード１の動作制御をすること、Ｃ
ＲＣ（Cyclic Redundancy Check codes）を用いてメモ
リカード１とホスト機器２との間の転送データのエラー
検出を行うこと、メモリカード１からホスト機器２への
割り込み信号（ＩＮＴ信号）を規定していること等があ
る。
【００４４】メモリカード１とホスト機器２とは、図６
に示すように、バスステート信号（ＢＳ），４本のパラ
レルデータ信号，クロック信号（ＳＣＬＫ）の６本の信
号で接続されている。
に示すように、バスステート信号（ＢＳ），４本のパラ
レルデータ信号，クロック信号（ＳＣＬＫ）の６本の信
号で接続されている。
【００４５】パラレルデータ信号は、メモリカード１と
ホスト機器２との間を転送されるデータ信号である。パ
ラレルデータ信号は、４ビット幅のパラレルデータ（Ｄ
ＡＴＡ［３：０］）を伝送し、バスステート信号により
規定されるステートに従い、そのパラレルデータ（ＤＡ
ＴＡ［３：０］）の転送方向及び属性が変化する。
ホスト機器２との間を転送されるデータ信号である。パ
ラレルデータ信号は、４ビット幅のパラレルデータ（Ｄ
ＡＴＡ［３：０］）を伝送し、バスステート信号により
規定されるステートに従い、そのパラレルデータ（ＤＡ
ＴＡ［３：０］）の転送方向及び属性が変化する。
【００４６】バスステート信号は、パラレルデータ信号
のステート、並びに、各ステートにおけるパラレルデー
タ信号の転送開始タイミングを規定する信号である。こ
のバスステート信号は、ホスト機器２からメモリカード
２へ転送される。ステートは、パケット通信が行われな
い１つのステート（ＢＳ０）と、パケット通信中の３つ
のステート（ＢＳ１〜ＢＳ３）との合計４つのステート
に区分される。バスステート信号は、ＨｉｇｈとＬｏｗ
との切り換えタイミングで、ＢＳ０からＢＳ３まで順番
にステートを切り換えていく。
のステート、並びに、各ステートにおけるパラレルデー
タ信号の転送開始タイミングを規定する信号である。こ
のバスステート信号は、ホスト機器２からメモリカード
２へ転送される。ステートは、パケット通信が行われな
い１つのステート（ＢＳ０）と、パケット通信中の３つ
のステート（ＢＳ１〜ＢＳ３）との合計４つのステート
に区分される。バスステート信号は、ＨｉｇｈとＬｏｗ
との切り換えタイミングで、ＢＳ０からＢＳ３まで順番
にステートを切り換えていく。
【００４７】クロック信号は、パラレルデータ信号及び
バスステート信号のクロックである。クロック信号は、
ホスト機器からメモリカードへ転送される。クロック信
号は、パケット通信中の３つのステート（ＢＳ１〜ＢＳ
３）時には必ず出力される。
バスステート信号のクロックである。クロック信号は、
ホスト機器からメモリカードへ転送される。クロック信
号は、パケット通信中の３つのステート（ＢＳ１〜ＢＳ
３）時には必ず出力される。
【００４８】各ステートでの通信内容は、図７に示すよ
うになる。
うになる。
【００４９】ＢＳ０は、パラレルデータ信号のライン
に、メモリカード１からホスト機器２への割り込み信号
（ＩＮＴ信号）が転送可能なステートである。ＩＮＴ信
号は、クロックに対して非同期に転送される。ＢＳ０で
は、パケット通信は行われない。ＢＳ０を示すバスステ
ート信号の信号レベルはＬｏｗで表される。なお、この
ＩＮＴ信号には、メモリカード１の動作状態が反映され
るが、その内容については後述する。
に、メモリカード１からホスト機器２への割り込み信号
（ＩＮＴ信号）が転送可能なステートである。ＩＮＴ信
号は、クロックに対して非同期に転送される。ＢＳ０で
は、パケット通信は行われない。ＢＳ０を示すバスステ
ート信号の信号レベルはＬｏｗで表される。なお、この
ＩＮＴ信号には、メモリカード１の動作状態が反映され
るが、その内容については後述する。
【００５０】ＢＳ１は、パラレルデータ信号のライン
に、ＴＰＣが転送されるステートである。ＢＳ１を示す
バスステートの信号レベルはＨｉｇｈで表される。ＴＰ
Ｃは、ホスト機器２からメモリカード１へ転送される。
ＴＰＣは、ホスト機器２がメモリカード１のレジスタ回
路１３及びデータバッファ回路１４にアクセスするため
のコマンドである。ＴＰＣには、データバッファ回路１
４に対するデータの書き込み処理又は読み出し処理を行
うコマンド、レジスタ回路１３に対するデータの書き込
み処理又は読み出し処理を行うコマンド、メモリＩ/Ｆ
コントローラ１６に与えるコントロールコマンドをレジ
スタ回路１３に書き込む処理を行うコマンド等がある。
ＴＰＣ及びコントロールコマンドの具体的な内容につい
ては後述する。
に、ＴＰＣが転送されるステートである。ＢＳ１を示す
バスステートの信号レベルはＨｉｇｈで表される。ＴＰ
Ｃは、ホスト機器２からメモリカード１へ転送される。
ＴＰＣは、ホスト機器２がメモリカード１のレジスタ回
路１３及びデータバッファ回路１４にアクセスするため
のコマンドである。ＴＰＣには、データバッファ回路１
４に対するデータの書き込み処理又は読み出し処理を行
うコマンド、レジスタ回路１３に対するデータの書き込
み処理又は読み出し処理を行うコマンド、メモリＩ/Ｆ
コントローラ１６に与えるコントロールコマンドをレジ
スタ回路１３に書き込む処理を行うコマンド等がある。
ＴＰＣ及びコントロールコマンドの具体的な内容につい
ては後述する。
【００５１】ＢＳ２及びＢＳ３では、ホスト機器２から
メモリカード１へデータを転送するライト系パケット
と、メモリカード１からホスト機器２へデータを転送す
るリード系パケットとで、パラレルデータ信号上に転送
されるパラレルデータ（ＤＡＴＡ［３：０］）の転送方
向及び属性が異なる。そのパケットの種類がライト系パ
ケットかリード系パケットかは、ＢＳ１で転送されるＴ
ＰＣの内容によって決定される。
メモリカード１へデータを転送するライト系パケット
と、メモリカード１からホスト機器２へデータを転送す
るリード系パケットとで、パラレルデータ信号上に転送
されるパラレルデータ（ＤＡＴＡ［３：０］）の転送方
向及び属性が異なる。そのパケットの種類がライト系パ
ケットかリード系パケットかは、ＢＳ１で転送されるＴ
ＰＣの内容によって決定される。
【００５２】図８にライト系パケットのタイミングチャ
ートを示し、ライト系パケット時のＢＳ２，ＢＳ３の内
容について説明をする。
ートを示し、ライト系パケット時のＢＳ２，ＢＳ３の内
容について説明をする。
【００５３】ライト系パケット時のＢＳ２では、パラレ
ルデータ信号上の転送データが、レジスタ回路１３やデ
ータバッファ回路１４への書き込み対象データ及びこの
書き込み対象データのＣＲＣとなる。ＢＳ２では、パラ
レルデータ信号上の転送データが、ホスト機器２からメ
モリカード１へ転送される。
ルデータ信号上の転送データが、レジスタ回路１３やデ
ータバッファ回路１４への書き込み対象データ及びこの
書き込み対象データのＣＲＣとなる。ＢＳ２では、パラ
レルデータ信号上の転送データが、ホスト機器２からメ
モリカード１へ転送される。
【００５４】ライト系パケット時のＢＳ３では、パラレ
ルデータ信号上の転送データが、メモリカード１から発
生されるビジー（ＢＳＹ）信号及びレディー（ＲＤＹ）
信号となる。ライト系パケット時のＢＳ３では、パラレ
ルデータ信号上のビジー信号及びレディー信号が、メモ
リカード１からホスト機器２へ転送される。ライト系パ
ケット時のＢＳ３では、ＢＳ１及びＢＳ２でホスト機器
２からメモリカード１へ転送されたＴＰＣ及び転送デー
タに対する処理が行われる。メモリカード１は、そのＴ
ＰＣ及び転送データに対する処理を行っている最中（つ
まり、まだ処理が完了しない場合）には、ホスト機器２
に対してビジー信号を送出する。そして、メモリカード
１は、その処理が完了するとホスト機器２に対してレデ
ィー信号を送出する。ビジー信号及びレディー信号は、
４本のパラレルデータ信号のうち、最下位ビット（ＤＡ
ＴＡ０）の信号ラインのみに転送される。ビジー信号
は、最下位ビット（ＤＡＴＡ０）の信号ラインをｈｉｇ
ｈレベルの状態にする信号である。レディー信号は、最
下位ビット（ＤＡＴＡ０）の信号ラインを、ｈｉｇｈレ
ベルとｌｏｗレベルとを１クロックごとに交互に繰り返
す状態とする信号である。このように、ビジー信号及び
レディー信号を伝送することによって、データが転送さ
れていないライト系パケット時のＢＳ３のタイミングで
のメモリカード１とホスト機器２とのハンドシェイクを
確立することができる。
ルデータ信号上の転送データが、メモリカード１から発
生されるビジー（ＢＳＹ）信号及びレディー（ＲＤＹ）
信号となる。ライト系パケット時のＢＳ３では、パラレ
ルデータ信号上のビジー信号及びレディー信号が、メモ
リカード１からホスト機器２へ転送される。ライト系パ
ケット時のＢＳ３では、ＢＳ１及びＢＳ２でホスト機器
２からメモリカード１へ転送されたＴＰＣ及び転送デー
タに対する処理が行われる。メモリカード１は、そのＴ
ＰＣ及び転送データに対する処理を行っている最中（つ
まり、まだ処理が完了しない場合）には、ホスト機器２
に対してビジー信号を送出する。そして、メモリカード
１は、その処理が完了するとホスト機器２に対してレデ
ィー信号を送出する。ビジー信号及びレディー信号は、
４本のパラレルデータ信号のうち、最下位ビット（ＤＡ
ＴＡ０）の信号ラインのみに転送される。ビジー信号
は、最下位ビット（ＤＡＴＡ０）の信号ラインをｈｉｇ
ｈレベルの状態にする信号である。レディー信号は、最
下位ビット（ＤＡＴＡ０）の信号ラインを、ｈｉｇｈレ
ベルとｌｏｗレベルとを１クロックごとに交互に繰り返
す状態とする信号である。このように、ビジー信号及び
レディー信号を伝送することによって、データが転送さ
れていないライト系パケット時のＢＳ３のタイミングで
のメモリカード１とホスト機器２とのハンドシェイクを
確立することができる。
【００５５】図９にリード系パケットのタイミングチャ
ートを示し、リード系パケット時のＢＳ２，ＢＳ３の内
容について説明をする。
ートを示し、リード系パケット時のＢＳ２，ＢＳ３の内
容について説明をする。
【００５６】リード系パケット時のＢＳ２では、パラレ
ルデータ信号上の転送データが、メモリカード１から発
生されるビジー信号及びレディー信号となる。リード系
パケット時のＢＳでは、ＢＳ１でホスト機器２からメモ
リカード１へ転送されたＴＰＣに応じて、メモリカード
１がデータの転送準備を行う。メモリカード１は、ＴＰ
Ｃに対するデータの転送準備中（つまり、まだ転送準備
が完了していない場合）には、ホスト機器２に対してビ
ジー信号を送出する。そして、メモリカード１は、その
転送準備が完了すると、ホスト機器２に対してレディー
信号を送出する。このように、ビジー信号とレディー信
号とを伝送することによって、データが転送されていな
いリード系パケットのＢＳ２におけるメモリカード１と
ホスト機器２とのハンドシェイクを確立することができ
る。
ルデータ信号上の転送データが、メモリカード１から発
生されるビジー信号及びレディー信号となる。リード系
パケット時のＢＳでは、ＢＳ１でホスト機器２からメモ
リカード１へ転送されたＴＰＣに応じて、メモリカード
１がデータの転送準備を行う。メモリカード１は、ＴＰ
Ｃに対するデータの転送準備中（つまり、まだ転送準備
が完了していない場合）には、ホスト機器２に対してビ
ジー信号を送出する。そして、メモリカード１は、その
転送準備が完了すると、ホスト機器２に対してレディー
信号を送出する。このように、ビジー信号とレディー信
号とを伝送することによって、データが転送されていな
いリード系パケットのＢＳ２におけるメモリカード１と
ホスト機器２とのハンドシェイクを確立することができ
る。
【００５７】リード系パケット時のＢＳ３では、パラレ
ルデータ信号上の転送データが、レジスタ回路１３やデ
ータバッファ回路１４からの読み出し対象データ及びこ
の読み出し対象データのＣＲＣとなる。ＢＳ３は、パラ
レルデータ信号上の転送データが、メモリカード１から
ホスト機器２へ転送される。
ルデータ信号上の転送データが、レジスタ回路１３やデ
ータバッファ回路１４からの読み出し対象データ及びこ
の読み出し対象データのＣＲＣとなる。ＢＳ３は、パラ
レルデータ信号上の転送データが、メモリカード１から
ホスト機器２へ転送される。
【００５８】図１０にＢＳ２，ＢＳ３で発生されるビジ
ー信号及びレディー信号の詳細なタイミングチャートを
示す。この図１０に示すように、ビジー信号及びレディ
ー信号は、４本のパラレルデータ信号のうち、最下位ビ
ット（ＤＡＴＡ０）の信号ラインのみに転送される。他
のビット（ＤＡＴＡ１〜３）は、ｌｏｗレベルとされて
いる。ホスト機器２は、ＤＡＴＡ０に伝送された信号の
みを受信し、他のビットの信号は無視する。最下位ビッ
ト（ＤＡＴＡ０）は、従来の３線式半２重プロトコルを
用いたメモリカードのシリアルデータの伝送ラインに対
応している。従って、本メモリカード1は、従来のメモ
リカードと互換性を有している。
ー信号及びレディー信号の詳細なタイミングチャートを
示す。この図１０に示すように、ビジー信号及びレディ
ー信号は、４本のパラレルデータ信号のうち、最下位ビ
ット（ＤＡＴＡ０）の信号ラインのみに転送される。他
のビット（ＤＡＴＡ１〜３）は、ｌｏｗレベルとされて
いる。ホスト機器２は、ＤＡＴＡ０に伝送された信号の
みを受信し、他のビットの信号は無視する。最下位ビッ
ト（ＤＡＴＡ０）は、従来の３線式半２重プロトコルを
用いたメモリカードのシリアルデータの伝送ラインに対
応している。従って、本メモリカード1は、従来のメモ
リカードと互換性を有している。
【００５９】ＢＳ０のＩＮＴ信号
つぎに、バスステートがＢＳ０の際にメモリカード１か
らホスト機器２へ転送されるＩＮＴ信号について説明を
する。
らホスト機器２へ転送されるＩＮＴ信号について説明を
する。
【００６０】メモリカード１には不揮発性半導体メモリ
１７としてフラッシュメモリが用いられている。フラッ
シュメモリに対するアクセス時間は、メモリカード１と
ホスト機器２との間のデータの転送時間と比較して非常
に長くなる。そのため、ホスト機器２側のデータ処理シ
ーケンスを短縮するには、データ転送プロトコル上、メ
モリカード１側から処理の終了等を通知する割り込み要
求を規定することが有効となる。つまり、メモリカード
１からの割り込み要求を規定することによって、フラッ
シュメモリに対するアクセス中、ホスト機器２側のＣＰ
Ｕの処理を他の処理に開放することができる。
１７としてフラッシュメモリが用いられている。フラッ
シュメモリに対するアクセス時間は、メモリカード１と
ホスト機器２との間のデータの転送時間と比較して非常
に長くなる。そのため、ホスト機器２側のデータ処理シ
ーケンスを短縮するには、データ転送プロトコル上、メ
モリカード１側から処理の終了等を通知する割り込み要
求を規定することが有効となる。つまり、メモリカード
１からの割り込み要求を規定することによって、フラッ
シュメモリに対するアクセス中、ホスト機器２側のＣＰ
Ｕの処理を他の処理に開放することができる。
【００６１】ＢＳ０では、メモリカード１に何らかの割
り込み要求が発生すると、メモリカード１が、割り込み
信号（ＩＮＴ信号）をホスト機器２に転送する。ＩＮＴ
信号は、クロック信号には同期せずに、メモリカード１
から出力される。ＢＳ０時に、パラレルデータ（ＤＡＴ
Ａ［３：０］）の信号ラインのいずれかのビットが、ｈ
ｉｇｈレベルとされたときには、メモリカード１側から
割り込み要求が発生したことを示す。また、パラレルデ
ータ（ＤＡＴＡ［３：０］）のいずれのビットもｌｏｗ
レベルのときには、メモリカード１は処理の実行中で、
割り込み要求がないことを示す。
り込み要求が発生すると、メモリカード１が、割り込み
信号（ＩＮＴ信号）をホスト機器２に転送する。ＩＮＴ
信号は、クロック信号には同期せずに、メモリカード１
から出力される。ＢＳ０時に、パラレルデータ（ＤＡＴ
Ａ［３：０］）の信号ラインのいずれかのビットが、ｈ
ｉｇｈレベルとされたときには、メモリカード１側から
割り込み要求が発生したことを示す。また、パラレルデ
ータ（ＤＡＴＡ［３：０］）のいずれのビットもｌｏｗ
レベルのときには、メモリカード１は処理の実行中で、
割り込み要求がないことを示す。
【００６２】ここで、メモリカード１から発生する割り
込みの要因には、複数のものが存在する。例えば、メモ
リカード１に与えられたコントロールコマンドに対する
動作制御が終了したことをホスト機器２に伝達するため
の割り込み、メモリカード１に与えられたコントロール
コマンドに対して動作制御を行った際にエラーが発生し
たことをホスト機器２に伝達するための割り込み、ホス
ト機器２に対してアクセスを要求する割り込み、メモリ
カード１から与えられたコントロールコマンドが実行不
可能であることをホスト機器２に対して伝達するための
割り込み、等々がある。
込みの要因には、複数のものが存在する。例えば、メモ
リカード１に与えられたコントロールコマンドに対する
動作制御が終了したことをホスト機器２に伝達するため
の割り込み、メモリカード１に与えられたコントロール
コマンドに対して動作制御を行った際にエラーが発生し
たことをホスト機器２に伝達するための割り込み、ホス
ト機器２に対してアクセスを要求する割り込み、メモリ
カード１から与えられたコントロールコマンドが実行不
可能であることをホスト機器２に対して伝達するための
割り込み、等々がある。
【００６３】メモリカード１では、以上のような各割り
込みの各要因を、パラレルデータ（ＤＡＴＡ［３：
０］）の各ビットに対して割り当て、発生した割り込み
の要因に応じてｈｉｇｈレベルとするラインを変化させ
ている。すなわち、メモリカード１で発生した割り込み
の内容に応じて、ＢＳ０時にｈｉｇｈレベルとなるビッ
ト位置が異なるＩＮＴ信号が、メモリカード１から発生
される。
込みの各要因を、パラレルデータ（ＤＡＴＡ［３：
０］）の各ビットに対して割り当て、発生した割り込み
の要因に応じてｈｉｇｈレベルとするラインを変化させ
ている。すなわち、メモリカード１で発生した割り込み
の内容に応じて、ＢＳ０時にｈｉｇｈレベルとなるビッ
ト位置が異なるＩＮＴ信号が、メモリカード１から発生
される。
【００６４】ホスト機器２は、ＢＳ０時には、パラレル
データ（ＤＡＴＡ［３：０］）の各ビットのレベルを監
視することによって、メモリカード１から割り込み要求
があったことを検出するとともに、どのビット位置のレ
ベルがｈｉｇｈとなっているかを検出し、メモリカード
１の割り込みの要因も同時に検出する。
データ（ＤＡＴＡ［３：０］）の各ビットのレベルを監
視することによって、メモリカード１から割り込み要求
があったことを検出するとともに、どのビット位置のレ
ベルがｈｉｇｈとなっているかを検出し、メモリカード
１の割り込みの要因も同時に検出する。
【００６５】これに対して、従来のメモリカードシステ
ムでは、メモリカード側からホスト側へ、単に割り込み
要求があるかないかのみを通知している。そのため、メ
モリカードから割り込み要求があったとしても、ホスト
側がその要求と同時に割り込み要因を確認することはで
きず、必ず、パケット通信を確立してメモリカード側に
割り込み要因を読み出さなければならなかった。これに
対して、本発明の実施の形態のメモリカード１及びホス
ト機器２では、データラインが４ビットであることを利
用し、各ビットに対して割り込みの各要因を割り当てて
いるので、割り込み要求と同時にその要因もホスト機器
２が確認することができる。
ムでは、メモリカード側からホスト側へ、単に割り込み
要求があるかないかのみを通知している。そのため、メ
モリカードから割り込み要求があったとしても、ホスト
側がその要求と同時に割り込み要因を確認することはで
きず、必ず、パケット通信を確立してメモリカード側に
割り込み要因を読み出さなければならなかった。これに
対して、本発明の実施の形態のメモリカード１及びホス
ト機器２では、データラインが４ビットであることを利
用し、各ビットに対して割り込みの各要因を割り当てて
いるので、割り込み要求と同時にその要因もホスト機器
２が確認することができる。
【００６６】従って、本実施の形態では、メモリカード
１からの割り込み要求が発生した場合、ホスト機器２が
その要求内容を確認するためのパケット通信を行わなく
てもよくなる。つまり、メモリカード１とホスト機器２
との間のデータ転送シーケンスの実行時間を短くするこ
とができる。
１からの割り込み要求が発生した場合、ホスト機器２が
その要求内容を確認するためのパケット通信を行わなく
てもよくなる。つまり、メモリカード１とホスト機器２
との間のデータ転送シーケンスの実行時間を短くするこ
とができる。
【００６７】なお、本実施の形態では、メモリカード１
のＩＮＴ信号は、コントロールコマンドに基づく動作状
態が反映するＩＮＴレジスタに格納されている各ビット
値となっている。ＩＮＴレジスタは、レジスタ回路１３
内のステータスレジスタ群内に設けられている。メモリ
カード１のパラレルインタフェース回路１２は、バスス
テート信号がＢＳ０を示しているときに、このＩＮＴレ
ジスタの各ビット値を参照し、そのビット値が有効
（１）となっていれば、そのビットに対応するデータラ
インをｈｉｇｈレベルにドライブし、そのビット値が無
効（０）となっていれば、そのビット値に対応するデー
タラインをｌｏｗレベルにドライブする。このＩＮＴレ
ジスタの具体的な内容、並びに、ＩＮＴレジスタの各値
とパラレルデータ（ＤＡＴＡ［３：０］）との関係につ
いては、つぎのレジスタ回路の項で説明をする。
のＩＮＴ信号は、コントロールコマンドに基づく動作状
態が反映するＩＮＴレジスタに格納されている各ビット
値となっている。ＩＮＴレジスタは、レジスタ回路１３
内のステータスレジスタ群内に設けられている。メモリ
カード１のパラレルインタフェース回路１２は、バスス
テート信号がＢＳ０を示しているときに、このＩＮＴレ
ジスタの各ビット値を参照し、そのビット値が有効
（１）となっていれば、そのビットに対応するデータラ
インをｈｉｇｈレベルにドライブし、そのビット値が無
効（０）となっていれば、そのビット値に対応するデー
タラインをｌｏｗレベルにドライブする。このＩＮＴレ
ジスタの具体的な内容、並びに、ＩＮＴレジスタの各値
とパラレルデータ（ＤＡＴＡ［３：０］）との関係につ
いては、つぎのレジスタ回路の項で説明をする。
【００６８】レジスタ回路つぎに、レジスタ回路１３に
ついて説明をする。
ついて説明をする。
【００６９】レジスタ回路１３は、複数の内部レジスタ
により構成されている。レジスタ回路１３内の内部レジ
スタは、その用途に応じて、以下の１〜５に分類され
る。 １ メモリカード１のステータス等が格納されるステー
タスレジスタ群 ２ コマンドの実行等のために用いられるパラメータ
が、格納されるパラメータレジスタ群 ３ フラッシュメモリの各ページ毎に設けられ、各ペー
ジの管理データ等が可能されるエキストラデータレジス
タ群 ４ 上記１，２，３の各レジスタに対するアクセス位置
を特定するためのアドレスが格納されるレジスタアドレ
スレジスタ ５ ホスト機器２から与えられたコントロールコマンド
が格納されるコマンドレジスタ
により構成されている。レジスタ回路１３内の内部レジ
スタは、その用途に応じて、以下の１〜５に分類され
る。 １ メモリカード１のステータス等が格納されるステー
タスレジスタ群 ２ コマンドの実行等のために用いられるパラメータ
が、格納されるパラメータレジスタ群 ３ フラッシュメモリの各ページ毎に設けられ、各ペー
ジの管理データ等が可能されるエキストラデータレジス
タ群 ４ 上記１，２，３の各レジスタに対するアクセス位置
を特定するためのアドレスが格納されるレジスタアドレ
スレジスタ ５ ホスト機器２から与えられたコントロールコマンド
が格納されるコマンドレジスタ
【００７０】（ステータスレジスタ群）ステータスレジ
スタ群には、図１１に示すように、ＩＮＴレジスタ、ス
テータスレジスタ、タイプレジスタ、カテゴリレジス
タ、クラスレジスタの４つの内部レジスタがある。ステ
ータスレジスタ群内の各内部レジスタは、メモリＩ/Ｆ
コントローラ１６により格納している値が更新される。
ステータスレジスタ群内の各内部レジスタは、ホスト機
器２からはREAD_REG_TPC（READ_REG_TPCは、ＴＰＣの中
の一つのコマンドであり、その詳細は後述する。）でア
クセスが可能であり、ホスト機器２からは読み出し専用
となっている。また、ステータスレジスタ群内の各内部
レジスタは、８ビット分のビット値が格納可能であり、
それぞれにアドレスが設定されている。
スタ群には、図１１に示すように、ＩＮＴレジスタ、ス
テータスレジスタ、タイプレジスタ、カテゴリレジス
タ、クラスレジスタの４つの内部レジスタがある。ステ
ータスレジスタ群内の各内部レジスタは、メモリＩ/Ｆ
コントローラ１６により格納している値が更新される。
ステータスレジスタ群内の各内部レジスタは、ホスト機
器２からはREAD_REG_TPC（READ_REG_TPCは、ＴＰＣの中
の一つのコマンドであり、その詳細は後述する。）でア
クセスが可能であり、ホスト機器２からは読み出し専用
となっている。また、ステータスレジスタ群内の各内部
レジスタは、８ビット分のビット値が格納可能であり、
それぞれにアドレスが設定されている。
【００７１】・ＩＮＴレジスタ
ＩＮＴレジスタは、メモリカード１の動作状態が設定さ
れるレジスタである。このＩＮＴレジスタ内の値は、ホ
スト機器２からメモリカード１に与えられたコントロー
ルコマンドに対する動作結果に応じて、メモリＩ/Ｆコ
ントローラ１６によって更新される。ＩＮＴレジスタ
は、図１２に示すように、８ビットのレジスタである。
ＩＮＴレジスタには、８ビットのうち、最下位ビット
（Ｄ０）と上位３ビット（Ｄ５〜Ｄ７）とに、動作状態
が設定されている。なお、残りのビットは、リザーブと
なっている。
れるレジスタである。このＩＮＴレジスタ内の値は、ホ
スト機器２からメモリカード１に与えられたコントロー
ルコマンドに対する動作結果に応じて、メモリＩ/Ｆコ
ントローラ１６によって更新される。ＩＮＴレジスタ
は、図１２に示すように、８ビットのレジスタである。
ＩＮＴレジスタには、８ビットのうち、最下位ビット
（Ｄ０）と上位３ビット（Ｄ５〜Ｄ７）とに、動作状態
が設定されている。なお、残りのビットは、リザーブと
なっている。
【００７２】ＩＮＴレジスタのビットＤ７は、ＣＥＤ
（Command End）ビットである。ＣＥＤビットは、EX_SE
T_CMD_TPC又はSET_CMD_TPC（ＴＰＣのなかの１つのコマ
ンドである。詳細は後述する。）によりセットされたコ
ントロールコマンドの実行が終了したことを示すビット
である。なお、ここでいう実行の終了とは、その実行が
正常に終了したかエラー終了したかに関わらず、実行が
終了したことを示すものである。ＣＥＤビットは、EX_S
ET_CMD_TPC又はSET_CMD_TPCによるコントロールコマン
ドのセット時及び初期状態の時に、メモリＩ/Ｆコント
ローラ１６によってビット値が無効（０）とされ、EX_S
ET_CMD_TPC又はSET_CMD_TPCによるコントロールコマン
ドの実行が終了したときにメモリＩ/Ｆコントローラ１
６によってビット値が有効（１）とされる。
（Command End）ビットである。ＣＥＤビットは、EX_SE
T_CMD_TPC又はSET_CMD_TPC（ＴＰＣのなかの１つのコマ
ンドである。詳細は後述する。）によりセットされたコ
ントロールコマンドの実行が終了したことを示すビット
である。なお、ここでいう実行の終了とは、その実行が
正常に終了したかエラー終了したかに関わらず、実行が
終了したことを示すものである。ＣＥＤビットは、EX_S
ET_CMD_TPC又はSET_CMD_TPCによるコントロールコマン
ドのセット時及び初期状態の時に、メモリＩ/Ｆコント
ローラ１６によってビット値が無効（０）とされ、EX_S
ET_CMD_TPC又はSET_CMD_TPCによるコントロールコマン
ドの実行が終了したときにメモリＩ/Ｆコントローラ１
６によってビット値が有効（１）とされる。
【００７３】ＩＮＴレジスタのビットＤ６は、ＥＲＲ(E
rror)ビットである。ＥＲＲビットは、EX_SET_CMD_TPC
又はSET_CMD_TPCによりセットされたメモリアクセスコ
マンド（コントロールコマンド）及びセキュリティコマ
ンド（コントロールコマンド）を実行した結果、その実
行にエラーが発生したことを示すビットである。ＥＲＲ
ビットは、エラーが発生するとメモリＩ/Ｆコントロー
ラ１６によってビット値が有効（１）とされ、新たなEX
_SET_CMD_TPC又はSET_CMD_TPCによりコントロールコマ
ンドがセットされるかあるいはエラー状態が解除される
とメモリＩ/Ｆコントローラ１６によってビット値が無
効（０）とされる。
rror)ビットである。ＥＲＲビットは、EX_SET_CMD_TPC
又はSET_CMD_TPCによりセットされたメモリアクセスコ
マンド（コントロールコマンド）及びセキュリティコマ
ンド（コントロールコマンド）を実行した結果、その実
行にエラーが発生したことを示すビットである。ＥＲＲ
ビットは、エラーが発生するとメモリＩ/Ｆコントロー
ラ１６によってビット値が有効（１）とされ、新たなEX
_SET_CMD_TPC又はSET_CMD_TPCによりコントロールコマ
ンドがセットされるかあるいはエラー状態が解除される
とメモリＩ/Ｆコントローラ１６によってビット値が無
効（０）とされる。
【００７４】ＩＮＴレジスタのビットＤ５は、ＢＲＥＱ
/ＰＲＧ（Buffer Request /Progress）ビットである。
ＢＲＥＱ/ＰＲＧビットは、EX_SET_CMD_TPC又はSET_CMD
_TPCによりセットされたメモリアクセスコマンド（コン
トロールコマンド）及びセキュリティコマンド（コント
ロールコマンド）を実行した結果、その実行によって発
生するホスト機器２に対するデータバッファ回路１４へ
のアクセス要求、並びに、不揮発性半導体メモリ１７の
内部消去処理やフォーマット処理を実行した場合におけ
るその進行状況を示すビットである。例えば、不揮発性
半導体メモリ１７に対する書き込み命令があった場合に
おけるデータバッファ回路１４に対するデータの書き込
み要求、不揮発性半導体メモリ１７からのデータの読み
出し命令があった場合におけるデータバッファ回路１４
からのデータの読み出し要求、セキュリティデータの受
信要求等があることを示すビットである。ＢＲＥＱ/Ｐ
ＲＧビットは、各要求が発生したときメモリＩ/Ｆコン
トローラ１６によってビット値が有効（１）とされ、ホ
スト機器２によりその要求に対するＴＰＣによるアクセ
スが発生した場合にメモリＩ/Ｆコントローラ１６によ
りビット値が無効（０）とされる。また、ＢＲＥＱ/Ｐ
ＲＧビットは、フォーマットや消去の進行状況に応じ
て、メモリＩ/Ｆコントローラ１６によってビット値が
更新される。
/ＰＲＧ（Buffer Request /Progress）ビットである。
ＢＲＥＱ/ＰＲＧビットは、EX_SET_CMD_TPC又はSET_CMD
_TPCによりセットされたメモリアクセスコマンド（コン
トロールコマンド）及びセキュリティコマンド（コント
ロールコマンド）を実行した結果、その実行によって発
生するホスト機器２に対するデータバッファ回路１４へ
のアクセス要求、並びに、不揮発性半導体メモリ１７の
内部消去処理やフォーマット処理を実行した場合におけ
るその進行状況を示すビットである。例えば、不揮発性
半導体メモリ１７に対する書き込み命令があった場合に
おけるデータバッファ回路１４に対するデータの書き込
み要求、不揮発性半導体メモリ１７からのデータの読み
出し命令があった場合におけるデータバッファ回路１４
からのデータの読み出し要求、セキュリティデータの受
信要求等があることを示すビットである。ＢＲＥＱ/Ｐ
ＲＧビットは、各要求が発生したときメモリＩ/Ｆコン
トローラ１６によってビット値が有効（１）とされ、ホ
スト機器２によりその要求に対するＴＰＣによるアクセ
スが発生した場合にメモリＩ/Ｆコントローラ１６によ
りビット値が無効（０）とされる。また、ＢＲＥＱ/Ｐ
ＲＧビットは、フォーマットや消去の進行状況に応じ
て、メモリＩ/Ｆコントローラ１６によってビット値が
更新される。
【００７５】ＩＮＴレジスタのビットＤ０は、ＣＭＤＮ
Ｋ（Command Nack）ビットである。ＣＭＤＮＫビット
は、EX_SET_CMD_TPC又はSET_CMD_TPCによりセットされ
たコマンドが実行できないことを示すビットである。EX
_SET_CMD_TPC又はSET_CMD_TPCによりセットされたコン
トロールコマンドが実行できないときにメモリＩ/Ｆコ
ントローラ１６によりビット値が有効（１）とされ、EX
_SET_CMD_TPC又はSET_CMD_TPCによりセットされたコン
トロールコマンドが実行できるときにビット値が無効
（０）とされる。
Ｋ（Command Nack）ビットである。ＣＭＤＮＫビット
は、EX_SET_CMD_TPC又はSET_CMD_TPCによりセットされ
たコマンドが実行できないことを示すビットである。EX
_SET_CMD_TPC又はSET_CMD_TPCによりセットされたコン
トロールコマンドが実行できないときにメモリＩ/Ｆコ
ントローラ１６によりビット値が有効（１）とされ、EX
_SET_CMD_TPC又はSET_CMD_TPCによりセットされたコン
トロールコマンドが実行できるときにビット値が無効
（０）とされる。
【００７６】ＩＮＴレジスタには、以上のようなビット
が設定されている。このことによって、ＩＮＴレジスタ
内の各ビットの値の組み合わせにより、直前のコントロ
ールコマンドに対するメモリカード１の動作状態とし
て、図１３に示すような動作状態を表すことができる。
が設定されている。このことによって、ＩＮＴレジスタ
内の各ビットの値の組み合わせにより、直前のコントロ
ールコマンドに対するメモリカード１の動作状態とし
て、図１３に示すような動作状態を表すことができる。
【００７７】すなわち、ＣＥＤ＝１，ＥＲＲ＝０，ＢＲ
ＥＱ/ＰＲＧ＝０，ＣＭＤＮＫ＝０である場合には、与
えられたコントロールコマンドの実行が正常終了したと
いう動作状態を示すこととなる。ＣＥＤ＝１，ＥＲＲ＝
１，ＢＲＥＱ/ＰＲＧ＝０，ＣＭＤＮＫ＝０である場合
には、与えられたコントロールコマンドの実行がエラー
終了したという動作状態を示すこととなる。ＣＥＤ＝
０，ＥＲＲ＝０，ＢＲＥＱ/ＰＲＧ＝１，ＣＭＤＮＫ＝
０である場合には、与えられたコントロールコマンドの
実行が正常に行われており、ホスト機器２に対してアク
セス要求をしているという動作状態を示すこととなる。
ＣＥＤ＝０，ＥＲＲ＝１，ＢＲＥＱ/ＰＲＧ＝１，ＣＭ
ＤＮＫ＝０である場合には、与えられたコントロールコ
マンドの実行にエラーが発生しており、ホスト機器２に
対してアクセス要求をしているという動作状態を示すこ
ととなる。ＣＥＤ＝０，ＥＲＲ＝０，ＢＲＥＱ/ＰＲＧ
＝０，ＣＭＤＮＫ＝０である場合には、与えられたコン
トロールコマンドの実行中であるという動作状態を示す
こととなる。ＣＥＤ＝０，ＥＲＲ＝１，ＢＲＥＱ/ＰＲ
Ｇ＝０，ＣＭＤＮＫ＝０である場合には、不揮発性半導
体メモリ１７の消去実行中又はフォーマット中であると
いう動作状態を示すこととなる。ＣＥＤ＝１，ＥＲＲ＝
０，ＢＲＥＱ/ＰＲＧ＝０，ＣＭＤＮＫ＝１である場合
には、与えられたコントロールコマンドの実行が不可能
であるという動作状態を示すこととなる。
ＥＱ/ＰＲＧ＝０，ＣＭＤＮＫ＝０である場合には、与
えられたコントロールコマンドの実行が正常終了したと
いう動作状態を示すこととなる。ＣＥＤ＝１，ＥＲＲ＝
１，ＢＲＥＱ/ＰＲＧ＝０，ＣＭＤＮＫ＝０である場合
には、与えられたコントロールコマンドの実行がエラー
終了したという動作状態を示すこととなる。ＣＥＤ＝
０，ＥＲＲ＝０，ＢＲＥＱ/ＰＲＧ＝１，ＣＭＤＮＫ＝
０である場合には、与えられたコントロールコマンドの
実行が正常に行われており、ホスト機器２に対してアク
セス要求をしているという動作状態を示すこととなる。
ＣＥＤ＝０，ＥＲＲ＝１，ＢＲＥＱ/ＰＲＧ＝１，ＣＭ
ＤＮＫ＝０である場合には、与えられたコントロールコ
マンドの実行にエラーが発生しており、ホスト機器２に
対してアクセス要求をしているという動作状態を示すこ
ととなる。ＣＥＤ＝０，ＥＲＲ＝０，ＢＲＥＱ/ＰＲＧ
＝０，ＣＭＤＮＫ＝０である場合には、与えられたコン
トロールコマンドの実行中であるという動作状態を示す
こととなる。ＣＥＤ＝０，ＥＲＲ＝１，ＢＲＥＱ/ＰＲ
Ｇ＝０，ＣＭＤＮＫ＝０である場合には、不揮発性半導
体メモリ１７の消去実行中又はフォーマット中であると
いう動作状態を示すこととなる。ＣＥＤ＝１，ＥＲＲ＝
０，ＢＲＥＱ/ＰＲＧ＝０，ＣＭＤＮＫ＝１である場合
には、与えられたコントロールコマンドの実行が不可能
であるという動作状態を示すこととなる。
【００７８】なお、ＩＮＴレジスタ内の各ビットは、EX
_SET_CMD_TPC又はSET_CMD_TPCにより新たなコントロー
ルコマンドがセットされたときには、その値は、メモリ
Ｉ/Ｆコントローラ１６によって初期状態（全てのビッ
ト値が０の状態）とされる。
_SET_CMD_TPC又はSET_CMD_TPCにより新たなコントロー
ルコマンドがセットされたときには、その値は、メモリ
Ｉ/Ｆコントローラ１６によって初期状態（全てのビッ
ト値が０の状態）とされる。
【００７９】・ＩＮＴレジスタとＩＮＴ信号との関係
ここで、上述したようにこのＩＮＴレジスタ内の各ビッ
ト（ＣＥＤ，ＥＲＲ，ＢＲＥＱ/ＰＲＧ，ＣＭＤＮＫ）
は、その値がＩＮＴ信号に反映される。メモリカード１
のパラレルインタフェース回路１２は、ステートがＢＳ
０のときに、このＩＮＴレジスタの各ビットの値（ＣＥ
Ｄ，ＥＲＲ，ＢＲＥＱ/ＰＲＧ，ＣＭＤＮＫ）に応じ
て、パラレルデータ（ＤＡＴＡ［３：０］）の各データ
ラインをｈｉｇｈレベル又はｌｏｗレベルにドライブす
る。ＩＮＴレジスタの各ビットと、パラレルデータの各
ラインの関係は以下の通りである。 ＤＡＴＡ０：ＣＥＤ ＤＡＴＡ１：ＥＲＲ ＤＡＴＡ２：ＢＲＥＱ/ＰＲＧ ＤＡＴＡ３：ＣＭＤＮＫ
ト（ＣＥＤ，ＥＲＲ，ＢＲＥＱ/ＰＲＧ，ＣＭＤＮＫ）
は、その値がＩＮＴ信号に反映される。メモリカード１
のパラレルインタフェース回路１２は、ステートがＢＳ
０のときに、このＩＮＴレジスタの各ビットの値（ＣＥ
Ｄ，ＥＲＲ，ＢＲＥＱ/ＰＲＧ，ＣＭＤＮＫ）に応じ
て、パラレルデータ（ＤＡＴＡ［３：０］）の各データ
ラインをｈｉｇｈレベル又はｌｏｗレベルにドライブす
る。ＩＮＴレジスタの各ビットと、パラレルデータの各
ラインの関係は以下の通りである。 ＤＡＴＡ０：ＣＥＤ ＤＡＴＡ１：ＥＲＲ ＤＡＴＡ２：ＢＲＥＱ/ＰＲＧ ＤＡＴＡ３：ＣＭＤＮＫ
【００８０】パラレルインタフェース回路１２は、ステ
ートがＢＳ０である期間中に常にＩＮＴレジスタ内の値
を参照しており、ＩＮＴレジスタ内のビットの値が有効
（１）であれば対応するデータラインをｈｉｇｈレベル
（１）にドライブし、無効であれば対応するデータライ
ンをｌｏｗ（０）にドライブする。ホスト機器２では、
ステートがＢＳ０である期間中には、パラレルデータ
（ＤＡＴＡ［３：０］）の各データラインのレベルを監
視して、メモリカード１からの割り込み要求があるか否
かを判断する。ホスト機器２は、メモリカード１から割
り込み要求があった場合には、すなわち、いずれかのデ
ータラインがｌｏｗレベルからｈｉｇｈレベルへ変化し
たと判断した場合には、どのデータラインのレベルがｈ
ｉｇｈとなっているかを検出し、上述の図１３に示した
動作状態を検出する。そして、ホスト機器２は、検出し
た動作状態に応じて、対応する処理を行う。
ートがＢＳ０である期間中に常にＩＮＴレジスタ内の値
を参照しており、ＩＮＴレジスタ内のビットの値が有効
（１）であれば対応するデータラインをｈｉｇｈレベル
（１）にドライブし、無効であれば対応するデータライ
ンをｌｏｗ（０）にドライブする。ホスト機器２では、
ステートがＢＳ０である期間中には、パラレルデータ
（ＤＡＴＡ［３：０］）の各データラインのレベルを監
視して、メモリカード１からの割り込み要求があるか否
かを判断する。ホスト機器２は、メモリカード１から割
り込み要求があった場合には、すなわち、いずれかのデ
ータラインがｌｏｗレベルからｈｉｇｈレベルへ変化し
たと判断した場合には、どのデータラインのレベルがｈ
ｉｇｈとなっているかを検出し、上述の図１３に示した
動作状態を検出する。そして、ホスト機器２は、検出し
た動作状態に応じて、対応する処理を行う。
【００８１】（パラメータレジスタ群）パラメータレジ
スタ群内には、図１４に示すように、システムパラメー
タレジスタ、データカウント/セキュリティパラメータ
レジスタ、データアドレス/レビジョンナンバーレジス
タ、ＴＰＣパラメータレジスタ、コマンドパラメータレ
ジスタの各内部レジスタが設けられている。パラメータ
レジスタ群内の各内部レジスタは、ホスト機器２により
格納している値が更新され、メモリＩ/Ｆコントローラ
１６がコントロールコマンドを実行する際に、その値が
参照される。パラメータレジスタ群内の各内部レジスタ
は、ホスト機器２からはWRITE_REG_TPC,EX_SET_CMD_TPC
（ＴＰＣの一つ。詳細については後述する。）でアクセ
スが可能である。また、パラメータレジスタ群内の各内
部レジスタは、８ビット分ごとにアドレスが設定されて
いる。
スタ群内には、図１４に示すように、システムパラメー
タレジスタ、データカウント/セキュリティパラメータ
レジスタ、データアドレス/レビジョンナンバーレジス
タ、ＴＰＣパラメータレジスタ、コマンドパラメータレ
ジスタの各内部レジスタが設けられている。パラメータ
レジスタ群内の各内部レジスタは、ホスト機器２により
格納している値が更新され、メモリＩ/Ｆコントローラ
１６がコントロールコマンドを実行する際に、その値が
参照される。パラメータレジスタ群内の各内部レジスタ
は、ホスト機器２からはWRITE_REG_TPC,EX_SET_CMD_TPC
（ＴＰＣの一つ。詳細については後述する。）でアクセ
スが可能である。また、パラメータレジスタ群内の各内
部レジスタは、８ビット分ごとにアドレスが設定されて
いる。
【００８２】・データカウント/セキュリティパラメー
タレジスタ データカウント/セキュリティパラメータレジスタは、
ホスト機器２からメモリカード１に与えられたメモリア
クセスコマンド（コントロールコマンド）を実行する際
に必要となるデータ数が格納される。例えば、不揮発性
半導体メモリ１７からデータを読み出す際における読み
出しデータのデータサイズ、不揮発性半導体メモリ１７
に対してデータを書き込む際における書き込みデータの
データサイズ等が設定される。また、データカウント/
セキュリティパラメータレジスタは、セキュリティコマ
ンド（コントロールコマンド）を実行する際に必要とな
る各種設定値が格納される。このデータカウント/セキ
ュリティパラメータレジスタのサイズは、１６ビットで
あり、８ビット単位で２つのアドレスが設定されてい
る。
タレジスタ データカウント/セキュリティパラメータレジスタは、
ホスト機器２からメモリカード１に与えられたメモリア
クセスコマンド（コントロールコマンド）を実行する際
に必要となるデータ数が格納される。例えば、不揮発性
半導体メモリ１７からデータを読み出す際における読み
出しデータのデータサイズ、不揮発性半導体メモリ１７
に対してデータを書き込む際における書き込みデータの
データサイズ等が設定される。また、データカウント/
セキュリティパラメータレジスタは、セキュリティコマ
ンド（コントロールコマンド）を実行する際に必要とな
る各種設定値が格納される。このデータカウント/セキ
ュリティパラメータレジスタのサイズは、１６ビットで
あり、８ビット単位で２つのアドレスが設定されてい
る。
【００８３】・データアドレス/レビジョンナンバーレ
ジスタ データアドレス/レビジョンナンバーレジスタは、ホス
ト機器２からメモリカード１に与えられたメモリアクセ
スコマンド（コントロールコマンド）を実行する際に必
要となる不揮発性半導体メモリ１７上のアドレスが格納
される。例えば、不揮発性半導体メモリ１７からデータ
を読み出す際における読み出し位置の先頭アドレス、不
揮発性半導体メモリ１７に対してデータを書き込む際に
おける書き込み位置の先頭アドレス等が設定される。ま
た、データカウント/セキュリティパラメータレジスタ
は、セキュリティコマンド（コントロールコマンド）を
実行する際に必要となるリビジョン番号が格納される。
このデータカウント/セキュリティパラメータレジスタ
のサイズは、３２ビットであり、８ビット単位で４つの
アドレスが設定されている。
ジスタ データアドレス/レビジョンナンバーレジスタは、ホス
ト機器２からメモリカード１に与えられたメモリアクセ
スコマンド（コントロールコマンド）を実行する際に必
要となる不揮発性半導体メモリ１７上のアドレスが格納
される。例えば、不揮発性半導体メモリ１７からデータ
を読み出す際における読み出し位置の先頭アドレス、不
揮発性半導体メモリ１７に対してデータを書き込む際に
おける書き込み位置の先頭アドレス等が設定される。ま
た、データカウント/セキュリティパラメータレジスタ
は、セキュリティコマンド（コントロールコマンド）を
実行する際に必要となるリビジョン番号が格納される。
このデータカウント/セキュリティパラメータレジスタ
のサイズは、３２ビットであり、８ビット単位で４つの
アドレスが設定されている。
【００８４】なお、上記データカウント/セキュリティ
パラメータレジスタ及びデータアドレス/レビジョンナ
ンバーレジスタは、メモリアクセスコマンド（コントロ
ールコマンド）のうちの、READ_DATA, READ_INFO, WRIT
E_DATA, WRITE_INFO等の実行時に参照されることとな
る。また、上記データカウント/セキュリティパラメー
タレジスタ及びデータアドレス/レビジョンナンバーレ
ジスタは、ＴＰＣの中のWRITE_REG_TPC, EX_SET_CMD_TP
Cによりデータが書き込まれることとなる。なお、これ
らのコントロールコマンドの内容については、詳細を後
述する。
パラメータレジスタ及びデータアドレス/レビジョンナ
ンバーレジスタは、メモリアクセスコマンド（コントロ
ールコマンド）のうちの、READ_DATA, READ_INFO, WRIT
E_DATA, WRITE_INFO等の実行時に参照されることとな
る。また、上記データカウント/セキュリティパラメー
タレジスタ及びデータアドレス/レビジョンナンバーレ
ジスタは、ＴＰＣの中のWRITE_REG_TPC, EX_SET_CMD_TP
Cによりデータが書き込まれることとなる。なお、これ
らのコントロールコマンドの内容については、詳細を後
述する。
【００８５】（レジスタアドレスレジスタ）レジスタア
ドレスレジスタは、ホスト機器２が、上記のステータス
レジスタ群及びパラメータレジスタ群に対してＴＰＣを
用いてアクセスする際に、アクセスするレジスタの先頭
アドレス並びにデータ長を予め設定をしておくレジスタ
である。
ドレスレジスタは、ホスト機器２が、上記のステータス
レジスタ群及びパラメータレジスタ群に対してＴＰＣを
用いてアクセスする際に、アクセスするレジスタの先頭
アドレス並びにデータ長を予め設定をしておくレジスタ
である。
【００８６】上記のステータスレジスタ群及びパラメー
タレジスタ群に対しては、WRITE_REG_TPC（ＴＰＣのう
ちの一つ。詳細は後述する。）でデータの書き込みが可
能であり、READ_REG_TPC（ＴＰＣのうちの一つ。詳細は
後述する。）でデータの読み出しが可能である。しかし
ながら、これらWRITE_REG_TPC, READ_REG_TPCには、レ
ジスタ位置を特定する情報が引数として含まれていな
い。従って、ホスト機器２は、これらのWRITE_REG_TPC,
READ_REG_TPCを用いてレジスタに対してアクセスを行
う場合には、予め、このレジスタアドレスレジスタに対
して、ステータスレジスタ群及びパラメータレジスタ群
のアドレス及びデータ長を設定する。そして、WRITE_RE
G_TPC, READ_REG_TPCが与えられた場合、メモリＩ/Ｆコ
ントローラ１６は、このレジスタアドレスレジスタに格
納されている情報を参照して、各コマンドに対応する処
理を行う。なお、このレジスタアドレスレジスタに対し
てレジスタアドレス及びデータ長を格納するＴＰＣは、
SET_R_W_REG_ADRS_TPC（詳細後述）である。
タレジスタ群に対しては、WRITE_REG_TPC（ＴＰＣのう
ちの一つ。詳細は後述する。）でデータの書き込みが可
能であり、READ_REG_TPC（ＴＰＣのうちの一つ。詳細は
後述する。）でデータの読み出しが可能である。しかし
ながら、これらWRITE_REG_TPC, READ_REG_TPCには、レ
ジスタ位置を特定する情報が引数として含まれていな
い。従って、ホスト機器２は、これらのWRITE_REG_TPC,
READ_REG_TPCを用いてレジスタに対してアクセスを行
う場合には、予め、このレジスタアドレスレジスタに対
して、ステータスレジスタ群及びパラメータレジスタ群
のアドレス及びデータ長を設定する。そして、WRITE_RE
G_TPC, READ_REG_TPCが与えられた場合、メモリＩ/Ｆコ
ントローラ１６は、このレジスタアドレスレジスタに格
納されている情報を参照して、各コマンドに対応する処
理を行う。なお、このレジスタアドレスレジスタに対し
てレジスタアドレス及びデータ長を格納するＴＰＣは、
SET_R_W_REG_ADRS_TPC（詳細後述）である。
【００８７】（コマンドレジスタ）コマンドレジスタ
は、ホスト機器２から与えられるコントロールコマンド
を格納するレジスタである。メモリＩ/Ｆコントローラ
１６は、このコマンドレジスタに格納されたコントロー
ルコマンドに応じて、各種の動作制御を行う。このコマ
ンドレジスタに対してコントロールコマンドを格納する
ＴＰＣは、SET_CMD_TPC,EX_SET_CMD_TPC（詳細後述）で
ある。
は、ホスト機器２から与えられるコントロールコマンド
を格納するレジスタである。メモリＩ/Ｆコントローラ
１６は、このコマンドレジスタに格納されたコントロー
ルコマンドに応じて、各種の動作制御を行う。このコマ
ンドレジスタに対してコントロールコマンドを格納する
ＴＰＣは、SET_CMD_TPC,EX_SET_CMD_TPC（詳細後述）で
ある。
【００８８】ＴＰＣ
つぎに、ＴＰＣ（Transfer Protocol Command）につい
て説明をする。
て説明をする。
【００８９】ＴＰＣは、本メモリカード１及びホスト機
器２のデータ転送プロトコル上で規定されているコマン
ドである。ＴＰＣは、ホスト機器２が、メモリカード１
内のレジスタ回路１３及びデータバッファ回路１４に対
してアクセスをする際に用いられる。ＴＰＣは、バスス
テート信号が、ＢＳ１のタイミングでホスト機器２から
メモリカード１へ転送される。以下、このＴＰＣのコー
ド内容と、その具体的な動作内容について説明する。
器２のデータ転送プロトコル上で規定されているコマン
ドである。ＴＰＣは、ホスト機器２が、メモリカード１
内のレジスタ回路１３及びデータバッファ回路１４に対
してアクセスをする際に用いられる。ＴＰＣは、バスス
テート信号が、ＢＳ１のタイミングでホスト機器２から
メモリカード１へ転送される。以下、このＴＰＣのコー
ド内容と、その具体的な動作内容について説明する。
【００９０】以下に、ＴＰＣの一例を示す。
READ_LONG_DATA_TPC
READ_SHORT_DATA_TPC
READ_REG_TPC
GET_INT_TPC
WRITE_LONG_DATA_TPC
WRITE_SHORT_DATA_TPC
WRITE_REG_TPC
SET_R_W_REG_ADRS_TPC
SET_CMD_TPC
EX_SET_CMD_TPC
【００９１】READ_LONG_DATA_TPCは、データバッファ回
路１４から５１２バイトのデータを読み出す命令であ
る。すなわち、データバッファ回路１４内に格納されて
いる全データをホスト機器２へ転送する命令である。RE
AD_LONG_DATA_TPCは、リード系の命令である。すなわ
ち、ＢＳ１でREAD_LONG_DATA_TPCがホスト機器２からメ
モリカード１へ発行されると、ＢＳ３でデータバッファ
回路１４内の５１２バイト分データがメモリカード１か
らホスト機器２へ転送される。
路１４から５１２バイトのデータを読み出す命令であ
る。すなわち、データバッファ回路１４内に格納されて
いる全データをホスト機器２へ転送する命令である。RE
AD_LONG_DATA_TPCは、リード系の命令である。すなわ
ち、ＢＳ１でREAD_LONG_DATA_TPCがホスト機器２からメ
モリカード１へ発行されると、ＢＳ３でデータバッファ
回路１４内の５１２バイト分データがメモリカード１か
らホスト機器２へ転送される。
【００９２】READ_SHORT_DATA_TPCは、ＴＰＣパラメー
タレジスタで設定されているデータ長のデータを、デー
タバッファ回路１４から読み出す命令である。すなわ
ち、データバッファ回路１４内に格納されている所定量
のデータをホスト機器２へ転送する命令である。READ_S
HORT_DATA_TPCは、リード系の命令である。すなわち、
ＢＳ１でREAD_SHORT_DATA_TPCがホスト機器２からメモ
リカード１へ発行されると、ＢＳ３でデータバッファ回
路１４内の所定バイト分データがメモリカード１からホ
スト機器２へ転送される。
タレジスタで設定されているデータ長のデータを、デー
タバッファ回路１４から読み出す命令である。すなわ
ち、データバッファ回路１４内に格納されている所定量
のデータをホスト機器２へ転送する命令である。READ_S
HORT_DATA_TPCは、リード系の命令である。すなわち、
ＢＳ１でREAD_SHORT_DATA_TPCがホスト機器２からメモ
リカード１へ発行されると、ＢＳ３でデータバッファ回
路１４内の所定バイト分データがメモリカード１からホ
スト機器２へ転送される。
【００９３】READ_REG_TPCは、アドレスが設定されてい
るレジスタの値を読み出す命令である。アドレスが設定
されているレジスタは、ステータスレジスタ群、パラメ
ータレジスタ群及びエキストラレジスタ群の各内部レジ
スタである。読み出されるレジスタのアドレス位置（先
頭アドレス及びデータ長）は、レジスタアドレスレジス
タに格納されている値である。つまり、レジスタ内の値
を参照する場合には、予めレジスタアドレスレジスタに
対して目的のアドレス位置を書き込んでおく必要があ
る。このレジスタアドレスレジスタにアドレス位置を書
き込むＴＰＣは、SET_R_W_REG_ADRS_TPCである。READ_R
EG_TPCは、リード系の命令である。すなわち、ＢＳ１で
READ_REG_TPCがホスト機器２からメモリカード１へ発行
されると、目的のレジスタ内の所定ビット分データがＢ
Ｓ３でメモリカード１からホスト機器２へ転送される。
るレジスタの値を読み出す命令である。アドレスが設定
されているレジスタは、ステータスレジスタ群、パラメ
ータレジスタ群及びエキストラレジスタ群の各内部レジ
スタである。読み出されるレジスタのアドレス位置（先
頭アドレス及びデータ長）は、レジスタアドレスレジス
タに格納されている値である。つまり、レジスタ内の値
を参照する場合には、予めレジスタアドレスレジスタに
対して目的のアドレス位置を書き込んでおく必要があ
る。このレジスタアドレスレジスタにアドレス位置を書
き込むＴＰＣは、SET_R_W_REG_ADRS_TPCである。READ_R
EG_TPCは、リード系の命令である。すなわち、ＢＳ１で
READ_REG_TPCがホスト機器２からメモリカード１へ発行
されると、目的のレジスタ内の所定ビット分データがＢ
Ｓ３でメモリカード１からホスト機器２へ転送される。
【００９４】GET_INT_TPCは、ステータスレジスタ群の
内部レジスタであるＩＮＴレジスタの値（８ビット分の
値）を読み出す命令である。このGET_INT_TPCは、上記
のREAD_REG_TPCのようにレジスタアドレスレジスタに対
してアドレス位置を格納することなくＩＮＴレジスタの
値を読み出す。GET_INT_TPCは、リード系の命令であ
る。すなわち、ＢＳ１でGET_INT_TPCがホスト機器２か
らメモリカード１へ発行されると、ＢＳ３でＩＮＴレジ
スタ内の８ビット分データがメモリカード１からホスト
機器２へ転送される。
内部レジスタであるＩＮＴレジスタの値（８ビット分の
値）を読み出す命令である。このGET_INT_TPCは、上記
のREAD_REG_TPCのようにレジスタアドレスレジスタに対
してアドレス位置を格納することなくＩＮＴレジスタの
値を読み出す。GET_INT_TPCは、リード系の命令であ
る。すなわち、ＢＳ１でGET_INT_TPCがホスト機器２か
らメモリカード１へ発行されると、ＢＳ３でＩＮＴレジ
スタ内の８ビット分データがメモリカード１からホスト
機器２へ転送される。
【００９５】WRITE_LONG_DATA_TPCは、データバッファ
回路１４に対して１２バイトのデータを書き込む命令で
ある。すなわち、データバッファ回路１４の全データ
を、ホスト機器２からデータバッファ回路１４へ転送す
る命令である。WRITE_LONG_DATA_TPCは、ライト系の命
令である。すなわち、ＢＳ１でWRITE_LONG_DATA_TPCが
ホスト機器２からメモリカード１へ発行されると、デー
タバッファ回路１４に書き込む５１２バイト分データが
ＢＳ２でホスト機器２からメモリカード１へ転送され
る。
回路１４に対して１２バイトのデータを書き込む命令で
ある。すなわち、データバッファ回路１４の全データ
を、ホスト機器２からデータバッファ回路１４へ転送す
る命令である。WRITE_LONG_DATA_TPCは、ライト系の命
令である。すなわち、ＢＳ１でWRITE_LONG_DATA_TPCが
ホスト機器２からメモリカード１へ発行されると、デー
タバッファ回路１４に書き込む５１２バイト分データが
ＢＳ２でホスト機器２からメモリカード１へ転送され
る。
【００９６】WRITE_SHORT_DATA_TPCは、ＴＰＣパラメー
タレジスタで設定されているデータ長のデータを、デー
タバッファ回路１４に対して書き込む命令である。すな
わち、所定量のデータを、ホスト機器２からデータバッ
ファ回路１４内に転送する命令である。WRITE_SHORT_DA
TA_TPCは、ライト系の命令である。すなわち、ＢＳ１で
WRITE_SHORT_DATA_TPCがホスト機器２からメモリカード
１へ発行されると、データバッファ回路１４に書き込む
所定バイト分データがＢＳ２でホスト機器２からメモリ
カード１へ転送される。
タレジスタで設定されているデータ長のデータを、デー
タバッファ回路１４に対して書き込む命令である。すな
わち、所定量のデータを、ホスト機器２からデータバッ
ファ回路１４内に転送する命令である。WRITE_SHORT_DA
TA_TPCは、ライト系の命令である。すなわち、ＢＳ１で
WRITE_SHORT_DATA_TPCがホスト機器２からメモリカード
１へ発行されると、データバッファ回路１４に書き込む
所定バイト分データがＢＳ２でホスト機器２からメモリ
カード１へ転送される。
【００９７】WRITE_REG_TPCは、アドレスが設定されて
いるレジスタの値を読み出す命令である。アドレスが設
定されているレジスタは、ステータスレジスタ群、パラ
メータレジスタ群及びエキストラレジスタ群の各内部レ
ジスタであるが、ホスト機器２により書き込み可能なの
はパラメータレジスタ群及びエキストラレジスタ群であ
る。書き込むレジスタのアドレス位置（先頭アドレス及
びデータ長）は、レジスタアドレスレジスタに格納され
ている値である。つまり、レジスタ内に対して値を書き
込む場合には、予めレジスタアドレスレジスタに対して
目的のアドレス位置を書き込んでおく必要がある。この
レジスタアドレスレジスタにアドレス位置を書き込むＴ
ＰＣは、SET_R_W_REG_ADRS_TPCである。WRITE_REG_TPC
は、ライト系の命令である。すなわち、ＢＳ１でWRITE_
REG_TPCがホスト機器２からメモリカード１へ発行され
ると、目的のレジスタ内に書き込むデータがＢＳ２でホ
スト機器２からメモリカード１へ転送される。
いるレジスタの値を読み出す命令である。アドレスが設
定されているレジスタは、ステータスレジスタ群、パラ
メータレジスタ群及びエキストラレジスタ群の各内部レ
ジスタであるが、ホスト機器２により書き込み可能なの
はパラメータレジスタ群及びエキストラレジスタ群であ
る。書き込むレジスタのアドレス位置（先頭アドレス及
びデータ長）は、レジスタアドレスレジスタに格納され
ている値である。つまり、レジスタ内に対して値を書き
込む場合には、予めレジスタアドレスレジスタに対して
目的のアドレス位置を書き込んでおく必要がある。この
レジスタアドレスレジスタにアドレス位置を書き込むＴ
ＰＣは、SET_R_W_REG_ADRS_TPCである。WRITE_REG_TPC
は、ライト系の命令である。すなわち、ＢＳ１でWRITE_
REG_TPCがホスト機器２からメモリカード１へ発行され
ると、目的のレジスタ内に書き込むデータがＢＳ２でホ
スト機器２からメモリカード１へ転送される。
【００９８】SET_R_W_REG_ADRS_TPCは、READ_REG_TPC,W
RITE_REG_TPCでアクセスするレジスタのアドレス位置
を、レジスタアドレスレジスタの格納する命令である。
SET_R_W_REG_ADRS_TPCは、ライト系の命令である。すな
わち、ＢＳ１でSET_R_W_REG_ADRS_TPCがホスト機器２か
らメモリカード１へ発行されると、レジスタアドレスレ
ジスタに書き込むデータがＢＳ２でホスト機器２からメ
モリカード１へ転送される。
RITE_REG_TPCでアクセスするレジスタのアドレス位置
を、レジスタアドレスレジスタの格納する命令である。
SET_R_W_REG_ADRS_TPCは、ライト系の命令である。すな
わち、ＢＳ１でSET_R_W_REG_ADRS_TPCがホスト機器２か
らメモリカード１へ発行されると、レジスタアドレスレ
ジスタに書き込むデータがＢＳ２でホスト機器２からメ
モリカード１へ転送される。
【００９９】SET_CMD_TPCは、メモリＩ/Ｆコントローラ
１６に対する動作命令であるコントロールコマンドを、
コマンドレジスタに格納する命令である。SET_CMD_TPC
によりコマンドレジスタ内にコントロールコマンドが格
納されると、メモリＩ/Ｆコントローラ１６は、このコ
ントロールコマンドに従った動作制御を行う。動作内容
としては、例えば、メモリに対する動作制御、メモリ以
外の各ファンクションに対する動作又はデータのセキュ
リティに関する動作などである。また、コントロールコ
マンドの動作内容によっては、パラメータレジスタ内に
格納されている値を参照して、動作が行われる場合があ
る。この場合には、SET_CMD_TPCを発行する前のパケッ
トで予め上記のWRITE_REG_TPCを用いて、パラメータレ
ジスタ内の所定の内部レジスタに対して値を書き込んで
おく必要がある。SET_CMD_TPCは、ライト系の命令であ
る。すなわち、ＢＳ１でSET_CMD_TPCがホスト機器２か
らメモリカード１へ発行されると、コマンドレジスタに
書き込まれるコントロールコマンドのコードがＢＳ２で
ホスト機器２からメモリカード１へ転送される。
１６に対する動作命令であるコントロールコマンドを、
コマンドレジスタに格納する命令である。SET_CMD_TPC
によりコマンドレジスタ内にコントロールコマンドが格
納されると、メモリＩ/Ｆコントローラ１６は、このコ
ントロールコマンドに従った動作制御を行う。動作内容
としては、例えば、メモリに対する動作制御、メモリ以
外の各ファンクションに対する動作又はデータのセキュ
リティに関する動作などである。また、コントロールコ
マンドの動作内容によっては、パラメータレジスタ内に
格納されている値を参照して、動作が行われる場合があ
る。この場合には、SET_CMD_TPCを発行する前のパケッ
トで予め上記のWRITE_REG_TPCを用いて、パラメータレ
ジスタ内の所定の内部レジスタに対して値を書き込んで
おく必要がある。SET_CMD_TPCは、ライト系の命令であ
る。すなわち、ＢＳ１でSET_CMD_TPCがホスト機器２か
らメモリカード１へ発行されると、コマンドレジスタに
書き込まれるコントロールコマンドのコードがＢＳ２で
ホスト機器２からメモリカード１へ転送される。
【０１００】EX_SET_CMD_TPCは、データカウント/セキ
ュリティパラメータレジスタ及びデータアドレス/レビ
ジョンナンバーレジスタに対してデータを格納すると同
時に、コマンドレジスタに対してコントロールコマンド
を格納する命令である。EX_SET_CMD_TPCによりコントロ
ールコマンドとしてメモリアクセスコマンドが転送され
る場合には、データカウント/セキュリティパラメータ
レジスタには、不揮発性半導体メモリ１７に対してアク
セスするデータのデータ量が格納され、データアドレス
/レビジョンナンバーレジスタには、不揮発性半導体メ
モリ１７のデータアドレスが格納されることとなる。ま
た、EX_SET_CMD_TPCによりコントロールコマンドとして
セキュリティコマンドが転送される場合には、データカ
ウント/セキュリティパラメータレジスタには、セキュ
リティ管理用のパラメータが格納され、データアドレス
/レビジョンナンバーレジスタには、セキュリティ管理
用のリビジョンナンバが格納されることとなる。このEX
_SET_CMD_TPCによってコントロールコマンドを転送した
場合には、メモリＩ/Ｆコントローラ１６がそのコント
ロールコマンドを実行する前に、データカウント/セキ
ュリティパラメータレジスタ及びデータアドレス/レビ
ジョンナンバーレジスタに対して転送データが格納され
る。
ュリティパラメータレジスタ及びデータアドレス/レビ
ジョンナンバーレジスタに対してデータを格納すると同
時に、コマンドレジスタに対してコントロールコマンド
を格納する命令である。EX_SET_CMD_TPCによりコントロ
ールコマンドとしてメモリアクセスコマンドが転送され
る場合には、データカウント/セキュリティパラメータ
レジスタには、不揮発性半導体メモリ１７に対してアク
セスするデータのデータ量が格納され、データアドレス
/レビジョンナンバーレジスタには、不揮発性半導体メ
モリ１７のデータアドレスが格納されることとなる。ま
た、EX_SET_CMD_TPCによりコントロールコマンドとして
セキュリティコマンドが転送される場合には、データカ
ウント/セキュリティパラメータレジスタには、セキュ
リティ管理用のパラメータが格納され、データアドレス
/レビジョンナンバーレジスタには、セキュリティ管理
用のリビジョンナンバが格納されることとなる。このEX
_SET_CMD_TPCによってコントロールコマンドを転送した
場合には、メモリＩ/Ｆコントローラ１６がそのコント
ロールコマンドを実行する前に、データカウント/セキ
ュリティパラメータレジスタ及びデータアドレス/レビ
ジョンナンバーレジスタに対して転送データが格納され
る。
【０１０１】EX_SET_CMD_TPCは、ライト系の命令であ
る。すなわち、ＢＳ１でEX_SET_CMD_TPCがホスト機器２
からメモリカード１へ発行されると、コントロールコマ
ンドのコード等がＢＳ２でホスト機器２からメモリカー
ド１へ転送される。ここで、EX_SET_CMD_TPCと同一のデ
ータ転送動作は、SET_CMD_TPCを用いても実現できる。
しかしながら、パラメータレジスタ群内の内部レジスタ
に格納されている値を参照して動作制御をするコントロ
ールコマンドを転送する場合、例えば、READ_DATA,READ
_INFO,WRITE_DATA,WRITE_INFO等のコントロールコマン
ドを転送する場合、その参照されるデータを予めパラメ
ータレジスタに転送しておかなければならない。すなわ
ち、SET_CMD_TPCを実行する前に、SET_R_W_REG_ADRS及
びWRITE_REG_TPCを転送しておかなければならない。
る。すなわち、ＢＳ１でEX_SET_CMD_TPCがホスト機器２
からメモリカード１へ発行されると、コントロールコマ
ンドのコード等がＢＳ２でホスト機器２からメモリカー
ド１へ転送される。ここで、EX_SET_CMD_TPCと同一のデ
ータ転送動作は、SET_CMD_TPCを用いても実現できる。
しかしながら、パラメータレジスタ群内の内部レジスタ
に格納されている値を参照して動作制御をするコントロ
ールコマンドを転送する場合、例えば、READ_DATA,READ
_INFO,WRITE_DATA,WRITE_INFO等のコントロールコマン
ドを転送する場合、その参照されるデータを予めパラメ
ータレジスタに転送しておかなければならない。すなわ
ち、SET_CMD_TPCを実行する前に、SET_R_W_REG_ADRS及
びWRITE_REG_TPCを転送しておかなければならない。
【０１０２】これに対して、EX_SET_CMD_TPCを用いた場
合には、予めWRITE_REG_TPCを用いてデータカウント/セ
キュリティパラメータレジスタ及びデータアドレス/レ
ビジョンナンバーレジスタにデータを格納しなくてもよ
い。つまり、SET_CMD_TPCを用いれば３パケット必要と
なるデータ転送動作を、EX_SET_CMD_TPCであれば１パケ
ットのみで実現することができる。
合には、予めWRITE_REG_TPCを用いてデータカウント/セ
キュリティパラメータレジスタ及びデータアドレス/レ
ビジョンナンバーレジスタにデータを格納しなくてもよ
い。つまり、SET_CMD_TPCを用いれば３パケット必要と
なるデータ転送動作を、EX_SET_CMD_TPCであれば１パケ
ットのみで実現することができる。
【０１０３】従って、EX_SET_CMD_TPCを用いてコントロ
ールコマンドを転送すれば、SET_R_W_REG_ADRS及びWRIT
E_REG_TPCを転送するパケットシーケンスを実行しなく
てもよく、処理の高速化を図ることができる。
ールコマンドを転送すれば、SET_R_W_REG_ADRS及びWRIT
E_REG_TPCを転送するパケットシーケンスを実行しなく
てもよく、処理の高速化を図ることができる。
【０１０４】図１５に、SET_CMD_TPCを実行した場合の
ホスト機器２からメモリカード１へ転送する具体的な転
送データ例を示す。図１６に、EX_SET_CMD_TPCを実行し
た場合のホスト機器２からメモリカード１へ転送する具
体的な転送データ例を示す。この図１５及び図１６に示
す転送データは、ＢＳ２時に転送されることとなる。
ホスト機器２からメモリカード１へ転送する具体的な転
送データ例を示す。図１６に、EX_SET_CMD_TPCを実行し
た場合のホスト機器２からメモリカード１へ転送する具
体的な転送データ例を示す。この図１５及び図１６に示
す転送データは、ＢＳ２時に転送されることとなる。
【０１０５】SET_CMD_TPCを実行した場合の転送データ
は、１バイトのコマンドコードと、２バイトのＣＲＣと
なる。１バイトのコマンドコードは、メモリＩ/Ｆコン
トローラ１６に対して実行させるコントロールコマンド
を特定するコードである。コマンドコードは、コマンド
レジスタに格納される。
は、１バイトのコマンドコードと、２バイトのＣＲＣと
なる。１バイトのコマンドコードは、メモリＩ/Ｆコン
トローラ１６に対して実行させるコントロールコマンド
を特定するコードである。コマンドコードは、コマンド
レジスタに格納される。
【０１０６】EX_SET_CMD_TPCを実行した場合の転送デー
タは、１バイトのコマンドコードと、２バイトのカウン
ト/セキュリティパラメータデータと、２バイトのアド
レス/レビジョンナンバーデータと、２バイトのＣＲＣ
となる。カウント/セキュリティパラメータデータは、
データカウント/セキュリティパラメータレジスタに格
納されるデータである。アドレス/レビジョンナンバー
データは、データアドレス/レビジョンナンバーレジス
タに格納されるデータである。
タは、１バイトのコマンドコードと、２バイトのカウン
ト/セキュリティパラメータデータと、２バイトのアド
レス/レビジョンナンバーデータと、２バイトのＣＲＣ
となる。カウント/セキュリティパラメータデータは、
データカウント/セキュリティパラメータレジスタに格
納されるデータである。アドレス/レビジョンナンバー
データは、データアドレス/レビジョンナンバーレジス
タに格納されるデータである。
【０１０７】図１５及び図１６に示すように、SET_CMD_
TPCの転送データは、EX_SET_CMD_TPCの転送データの方
がデータ長が長くなる。従って、ホスト機器２は、デー
タカウント/セキュリティパラメータレジスタ及びデー
タアドレス/レビジョンナンバーレジスタを参照せずに
実行することができるコマンドコードを転送する場合に
は、EX_SET_CMD_TPCではなく、SET_CMD_TPCを用いた方
がより短いパケットとなる。従って、ＴＰＣのコマンド
セットとして、SET_CMD_TPCとEX_ SET_CMD_TPCとを設定
しておき、転送するコントロールコマンドに応じて適応
的に選択することによって、より処理を高速化すること
ができる。
TPCの転送データは、EX_SET_CMD_TPCの転送データの方
がデータ長が長くなる。従って、ホスト機器２は、デー
タカウント/セキュリティパラメータレジスタ及びデー
タアドレス/レビジョンナンバーレジスタを参照せずに
実行することができるコマンドコードを転送する場合に
は、EX_SET_CMD_TPCではなく、SET_CMD_TPCを用いた方
がより短いパケットとなる。従って、ＴＰＣのコマンド
セットとして、SET_CMD_TPCとEX_ SET_CMD_TPCとを設定
しておき、転送するコントロールコマンドに応じて適応
的に選択することによって、より処理を高速化すること
ができる。
【０１０８】コントロールコマンド
つぎに、コントロールコマンドについて説明をする。
【０１０９】コントロールコマンドは、ホスト機器２か
ら、メモリカード１のメモリI/Fコントローラ１６に対
して与えられる動作制御命令である。コントロールコマ
ンドは、ホスト機器２からＴＰＣのSET_CMD_TPC或いはE
X_SET_CMD_TPCによりメモリカード１内のコマンドレジ
スタに格納される。メモリＩ/Ｆコントローラ１６は、
コマンドレジスタ内にコントロールコマンドが格納され
ると、そのコントロールコマンドに対応した動作制御を
実行する。そして、その動作制御の実行とともにＩＮＴ
レジスタ内の各値を適宜更新する。
ら、メモリカード１のメモリI/Fコントローラ１６に対
して与えられる動作制御命令である。コントロールコマ
ンドは、ホスト機器２からＴＰＣのSET_CMD_TPC或いはE
X_SET_CMD_TPCによりメモリカード１内のコマンドレジ
スタに格納される。メモリＩ/Ｆコントローラ１６は、
コマンドレジスタ内にコントロールコマンドが格納され
ると、そのコントロールコマンドに対応した動作制御を
実行する。そして、その動作制御の実行とともにＩＮＴ
レジスタ内の各値を適宜更新する。
【０１１０】コントロールコマンドは、メモリアクセス
コマンド、ファンクションコマンド及びセキュリティコ
マンドの３つの種類に分類される。メモリアクセスコマ
ンドは、メモリカード１上の不揮発性半導体メモリ１７
に対してアクセスを行うコマンドである。ファンクショ
ンコマンドは、メモリカード１上の各ファンクションに
対してアクセスを行うコマンドである。セキュリティコ
マンドは、著作権保護に必要なセキュリティ機能を実現
するためのコマンドである。
コマンド、ファンクションコマンド及びセキュリティコ
マンドの３つの種類に分類される。メモリアクセスコマ
ンドは、メモリカード１上の不揮発性半導体メモリ１７
に対してアクセスを行うコマンドである。ファンクショ
ンコマンドは、メモリカード１上の各ファンクションに
対してアクセスを行うコマンドである。セキュリティコ
マンドは、著作権保護に必要なセキュリティ機能を実現
するためのコマンドである。
【０１１１】メモリアクセスコマンドには、例えば、不
揮発性半導体メモリ１７からデータバッファ回路１４へ
データを読み出すコマンド、データバッファ回路１４か
ら不揮発性半導体メモリ１７へデータを書き込むコマン
ド、不揮発性半導体メモリ１７上のデータを消去するコ
マンド等がある。
揮発性半導体メモリ１７からデータバッファ回路１４へ
データを読み出すコマンド、データバッファ回路１４か
ら不揮発性半導体メモリ１７へデータを書き込むコマン
ド、不揮発性半導体メモリ１７上のデータを消去するコ
マンド等がある。
【０１１２】ファンクションコマンドには、例えば、本
メモリカード１を工場出荷状態に戻すフォーマットコマ
ンドやメモリカード１の発振器１８の動作を停止させる
スリープコマンド等がある。
メモリカード１を工場出荷状態に戻すフォーマットコマ
ンドやメモリカード１の発振器１８の動作を停止させる
スリープコマンド等がある。
【０１１３】セキュリティコマンドには、例えば、本メ
モリカード１の固有のＩＤを読み出すコマンド、コンテ
ンツ鍵にかかっている鍵に対する操作を行うコマンド、
乱数を発生するコマンド等がある。
モリカード１の固有のＩＤを読み出すコマンド、コンテ
ンツ鍵にかかっている鍵に対する操作を行うコマンド、
乱数を発生するコマンド等がある。
【０１１４】ここでは、メモリアクセスコマンドの一例
を図１７に示す。
を図１７に示す。
【０１１５】メモリアクセスコマンドには、図１７に示
すように、READ_DATA, WRITE_DATA,READ_INFO, READ_AT
RB, STOP, ERASE等がある。
すように、READ_DATA, WRITE_DATA,READ_INFO, READ_AT
RB, STOP, ERASE等がある。
【０１１６】READ_DATAは、不揮発性半導体メモリ１７
のユーザエリアの指定アドレスからデータを連続的に、
読み出していく命令である。メモリＩ/Ｆコントローラ
１６は、このREAD_DATAが与えられると、データアドレ
ス/レビジョンナンバーレジスタに格納されているアド
レスを参照し、不揮発性半導体メモリ１７上のこのアド
レスに対してアクセスを行い、このアドレスからデータ
を読み出していく。読み出したデータは、一旦データバ
ッファ回路１４へ転送する。メモリＩ/Ｆコントローラ
１６は、データバッファ回路１４の一杯となると、すな
わち、５１２バイト分データを読み出すと、ＩＮＴレジ
スタのＢＲＥＱ/ＰＲＧビットを有効（１）とし、ホス
ト機器２に対して転送要求の割り込みを発行する。そし
て、ホスト機器２によってデータバッファ回路１４内の
データが読み出されると、続くデータを不揮発性半導体
メモリ１７からデータバッファ回路１４へ転送してい
く。メモリＩ/Ｆコントローラ１６は、データカウント/
セキュリティパラメータレジスタに格納されているデー
タ数分データを読み出すまで、以上の処理を繰り返す。
そして、エラーが発生せずに最後までデータを読み出す
と、ＩＮＴレジスタのＣＭＤビットを有効（１）とし、
処理を終了する。また、処理の途中でエラーが発生した
場合には、ＩＮＴレジスタのＣＭＤビットを有効（１）
とするとともに、ＥＲＲビットを有効（１）として処理
を終了する。
のユーザエリアの指定アドレスからデータを連続的に、
読み出していく命令である。メモリＩ/Ｆコントローラ
１６は、このREAD_DATAが与えられると、データアドレ
ス/レビジョンナンバーレジスタに格納されているアド
レスを参照し、不揮発性半導体メモリ１７上のこのアド
レスに対してアクセスを行い、このアドレスからデータ
を読み出していく。読み出したデータは、一旦データバ
ッファ回路１４へ転送する。メモリＩ/Ｆコントローラ
１６は、データバッファ回路１４の一杯となると、すな
わち、５１２バイト分データを読み出すと、ＩＮＴレジ
スタのＢＲＥＱ/ＰＲＧビットを有効（１）とし、ホス
ト機器２に対して転送要求の割り込みを発行する。そし
て、ホスト機器２によってデータバッファ回路１４内の
データが読み出されると、続くデータを不揮発性半導体
メモリ１７からデータバッファ回路１４へ転送してい
く。メモリＩ/Ｆコントローラ１６は、データカウント/
セキュリティパラメータレジスタに格納されているデー
タ数分データを読み出すまで、以上の処理を繰り返す。
そして、エラーが発生せずに最後までデータを読み出す
と、ＩＮＴレジスタのＣＭＤビットを有効（１）とし、
処理を終了する。また、処理の途中でエラーが発生した
場合には、ＩＮＴレジスタのＣＭＤビットを有効（１）
とするとともに、ＥＲＲビットを有効（１）として処理
を終了する。
【０１１７】WRITE_DATAは、データバッファ回路１４に
格納されているデータを、不揮発性半導体メモリ１７の
ユーザエリアの指定アドレスからデータを連続的に記録
していく命令である。メモリＩ/Ｆコントローラ１６
は、WRITE_DATAが与えられると、データアドレス/レビ
ジョンナンバーレジスタに格納されているアドレスを参
照し、不揮発性半導体メモリ１７上のこのアドレスに対
してアクセスを行い、このアドレスからデータを書き込
んでいく。書き込むデータは、データバッファ回路１４
に格納されているデータである。メモリＩ/Ｆコントロ
ーラ１６は、データバッファ回路１４内が空となると、
すなわち、５１２バイト分データを書き込むと、ＩＮＴ
レジスタのＢＲＥＱ/ＰＲＧビットを有効（１）とし、
ホスト機器２に対して転送要求の割り込みを発行する。
そして、ホスト機器２によってデータバッファ回路１４
内にデータが書き込まれると、続くデータをデータバッ
ファ回路１４から不揮発性半導体メモリ１７へ書き込ん
でいく。メモリＩ/Ｆコントローラ１６は、データカウ
ント/セキュリティパラメータレジスタに格納されてい
るデータ数分データを書き込むまで、以上の処理を繰り
返す。そして、エラーが発生せずにデータを最後まで書
き込むと、ＩＮＴレジスタのＣＭＤビットを有効（１）
とし、処理を終了する。また、処理の途中でエラーが発
生した場合には、ＩＮＴレジスタのＣＭＤビットを有効
（１）とするとともに、ＥＲＲビットを有効（１）とし
て処理を終了する。
格納されているデータを、不揮発性半導体メモリ１７の
ユーザエリアの指定アドレスからデータを連続的に記録
していく命令である。メモリＩ/Ｆコントローラ１６
は、WRITE_DATAが与えられると、データアドレス/レビ
ジョンナンバーレジスタに格納されているアドレスを参
照し、不揮発性半導体メモリ１７上のこのアドレスに対
してアクセスを行い、このアドレスからデータを書き込
んでいく。書き込むデータは、データバッファ回路１４
に格納されているデータである。メモリＩ/Ｆコントロ
ーラ１６は、データバッファ回路１４内が空となると、
すなわち、５１２バイト分データを書き込むと、ＩＮＴ
レジスタのＢＲＥＱ/ＰＲＧビットを有効（１）とし、
ホスト機器２に対して転送要求の割り込みを発行する。
そして、ホスト機器２によってデータバッファ回路１４
内にデータが書き込まれると、続くデータをデータバッ
ファ回路１４から不揮発性半導体メモリ１７へ書き込ん
でいく。メモリＩ/Ｆコントローラ１６は、データカウ
ント/セキュリティパラメータレジスタに格納されてい
るデータ数分データを書き込むまで、以上の処理を繰り
返す。そして、エラーが発生せずにデータを最後まで書
き込むと、ＩＮＴレジスタのＣＭＤビットを有効（１）
とし、処理を終了する。また、処理の途中でエラーが発
生した場合には、ＩＮＴレジスタのＣＭＤビットを有効
（１）とするとともに、ＥＲＲビットを有効（１）とし
て処理を終了する。
【０１１８】READ_INFOは、不揮発性半導体メモリ１７
のシステムエリアのインフォメーションブックエリアの
指定アドレスからデータを連続的に、読み出していく命
令である。メモリＩ/Ｆコントローラ１６の処理手順
は、READ_DATAと同一である。
のシステムエリアのインフォメーションブックエリアの
指定アドレスからデータを連続的に、読み出していく命
令である。メモリＩ/Ｆコントローラ１６の処理手順
は、READ_DATAと同一である。
【０１１９】WRITE_INFOは、不揮発性半導体メモリ１７
のシステムエリアのインフォメーションブックエリアの
指定アドレスに対してデータを連続的に、書き込んでい
く命令である。メモリＩ/Ｆコントローラ１６の処理手
順は、WRITE_DATAと同一である。
のシステムエリアのインフォメーションブックエリアの
指定アドレスに対してデータを連続的に、書き込んでい
く命令である。メモリＩ/Ｆコントローラ１６の処理手
順は、WRITE_DATAと同一である。
【０１２０】READ_ATRBは、不揮発性半導体メモリ１７
からアトリビュート情報を読み出す命令である。メモリ
Ｉ/Ｆコントローラ１６は、このREAD_ATRBが与えられる
と、不揮発性半導体メモリ１７内のアトリビュート情報
を読み出して、データバッファ回路１４に転送する。
からアトリビュート情報を読み出す命令である。メモリ
Ｉ/Ｆコントローラ１６は、このREAD_ATRBが与えられる
と、不揮発性半導体メモリ１７内のアトリビュート情報
を読み出して、データバッファ回路１４に転送する。
【０１２１】STOPは、READ_DATA, WRITE_DATA,READ_INF
O, WRITE_INFO, READ_ATRBの処理の実行を途中で終了す
る命令である。メモリＩ/Ｆコントローラ１６は、STOP
が与えられると、READ_DATA, WRITE_DATA,READ_INFO, W
RITE_INFO, READ_ATRBの実行処理を停止する。
O, WRITE_INFO, READ_ATRBの処理の実行を途中で終了す
る命令である。メモリＩ/Ｆコントローラ１６は、STOP
が与えられると、READ_DATA, WRITE_DATA,READ_INFO, W
RITE_INFO, READ_ATRBの実行処理を停止する。
【０１２２】ERASEは、ユーザエリアの指定アドレスか
らデータを消去する命令である。メモリＩ/Ｆコントロ
ーラ１６は、ERASEが与えられると、データアドレス/レ
ビジョンナンバーレジスタに格納されているアドレスを
参照して、このアドレスに示された格納位置から、デー
タカウント/セキュリティパラメータレジスタに格納さ
れているデータ数分、不揮発性半導体メモリ１７上のデ
ータを消去する。
らデータを消去する命令である。メモリＩ/Ｆコントロ
ーラ１６は、ERASEが与えられると、データアドレス/レ
ビジョンナンバーレジスタに格納されているアドレスを
参照して、このアドレスに示された格納位置から、デー
タカウント/セキュリティパラメータレジスタに格納さ
れているデータ数分、不揮発性半導体メモリ１７上のデ
ータを消去する。
【０１２３】変形例
以上本発明の実施の形態として、本発明を適用したリム
ーバルなメモリカード、並びに、このメモリカードを外
部記憶メディアとして用いるホスト機器について説明を
した。しかしながら、本発明は、このようなメモリカー
ドに適用することを限定するものではない。例えば、本
発明を、ホスト機器の外部接続装置として、カメラ装置
を適用してもよい。この場合、メモリＩ/Ｆコントロー
ラ１６は、カメラ装置の動作制御を行うこととなり、ま
た、コントロールコマンドにも、カメラ制御用のコマン
ドがセットされることとなる。
ーバルなメモリカード、並びに、このメモリカードを外
部記憶メディアとして用いるホスト機器について説明を
した。しかしながら、本発明は、このようなメモリカー
ドに適用することを限定するものではない。例えば、本
発明を、ホスト機器の外部接続装置として、カメラ装置
を適用してもよい。この場合、メモリＩ/Ｆコントロー
ラ１６は、カメラ装置の動作制御を行うこととなり、ま
た、コントロールコマンドにも、カメラ制御用のコマン
ドがセットされることとなる。
【０１２４】
【発明の効果】本発明にかかる外部接続機器及びホスト
機器では、バスステート信号のステートが外部接続機器
からホスト機器への割り込みを受け付けるステートとさ
れているときに、ホスト機器から外部接続機器のコント
ローラへ与えられた動作制御コマンドに基づき発生する
割り込み要因の内容を示す情報を、外部接続機器からホ
スト機器へ与える割り込み信号として、データバスを介
して転送する。
機器では、バスステート信号のステートが外部接続機器
からホスト機器への割り込みを受け付けるステートとさ
れているときに、ホスト機器から外部接続機器のコント
ローラへ与えられた動作制御コマンドに基づき発生する
割り込み要因の内容を示す情報を、外部接続機器からホ
スト機器へ与える割り込み信号として、データバスを介
して転送する。
【０１２５】このことにより、本発明にかかる外部接続
機器及びホスト機器では、割り込み信号を参照すること
によって、外部接続機器の発生している割り込み要因を
ホスト機器が判断することができる。そのため、ホスト
機器は、割り込み信号を受信したのちに外部接続機器と
通信して割り込み要因を確認することなく、すぐにその
割り込み要因に応じた対応を行うことが可能となる。従
って、本発明にかかる外部接続機器及びホスト機器で
は、外部接続機器側に割り込み要求があった場合にデー
タ転送シーケンスを短縮することができる。
機器及びホスト機器では、割り込み信号を参照すること
によって、外部接続機器の発生している割り込み要因を
ホスト機器が判断することができる。そのため、ホスト
機器は、割り込み信号を受信したのちに外部接続機器と
通信して割り込み要因を確認することなく、すぐにその
割り込み要因に応じた対応を行うことが可能となる。従
って、本発明にかかる外部接続機器及びホスト機器で
は、外部接続機器側に割り込み要求があった場合にデー
タ転送シーケンスを短縮することができる。
【図１】本発明の実施の形態のホスト機器及びメモリカ
ードの外観斜視図である。
ードの外観斜視図である。
【図２】メモリカードを表面側から見た斜視図である。
【図３】メモリカードを裏面側から見た斜視図である。
【図４】メモリカードの内部ブロック構成図である。
【図５】メモリカードとホスト機器との間のデータ伝送
をするためのインタフェース機能の構成図である。
をするためのインタフェース機能の構成図である。
【図６】メモリカードとホスト機器との間に転送される
信号について説明をするための図である。
信号について説明をするための図である。
【図７】各ステートでの通信内容を説明するための図で
ある。
ある。
【図８】ライト系パケットの転送時のパラレルデータ、
バスステート及びクロックのタイミングチャートであ
る。
バスステート及びクロックのタイミングチャートであ
る。
【図９】リード系パケットの転送時のパラレルデータ、
バスステート及びクロックのタイミングチャートであ
る。
バスステート及びクロックのタイミングチャートであ
る。
【図１０】ライト系パケット及びリード系パケットの転
送時のビジー信号及びレディー信号のタイミングチャー
トである。
送時のビジー信号及びレディー信号のタイミングチャー
トである。
【図１１】ステータスレジスタ群を構成する内部レジス
タを示す図である。
タを示す図である。
【図１２】ＩＮＴレジスタ内のビット内容を示す図であ
る。
る。
【図１３】ＩＮＴレジスタ内の各ビット値に対応するメ
モリカードの動作状態を示す図である。
モリカードの動作状態を示す図である。
【図１４】パラメータレジスタ群を構成する内部レジス
タを示す図である。
タを示す図である。
【図１５】SET_CMD_TPC時の転送データを示す図であ
る。
る。
【図１６】EX_SET_CMD_TPC時の転送データを示す図であ
る。
る。
【図１７】コントロールコマンドの一例を示す図であ
る。
る。
１ メモリカード、２ ホスト機器、１２ パラレルイ
ンタフェース回路、１３ レジスタ回路、１４ データ
バッファ回路、１６ メモリＩ/Ｆコントローラ、１７
不揮発性半導体メモリ
ンタフェース回路、１３ レジスタ回路、１４ データ
バッファ回路、１６ メモリＩ/Ｆコントローラ、１７
不揮発性半導体メモリ
Claims (21)
- 【請求項１】 ホスト機器に接続される外部接続機器に
おいて、 上記ホスト機器との間でデータバスを介して伝送データ
の双方向通信を行うデータ通信手段と、 上記データバスのステートを示すバスステート信号を上
記ホスト機器から受信するバスステート信号受信手段
と、 上記伝送データに含まれる動作制御コマンドに応じて本
機器の動作制御をするコントローラとを備え、 上記データ通信手段は、上記バスステート信号のステー
トが本機器からホスト機器への割り込みを受け付けるス
テートとされているときに、ホスト機器から上記コント
ローラへ与えられた動作制御コマンドに基づき発生する
割り込み要因の内容を示す情報を、上記データバスを介
して上記ホスト機器へ送信することを特徴とする外部接
続機器。 - 【請求項２】 上記データ通信手段は、割り込み要因の
内容を示す情報として、ホスト機器から上記コントロー
ラへ与えられた動作制御コマンドに基づき動作制御した
ときの本機器の動作状態を示す動作状態情報を、上記デ
ータバスを介して上記ホスト機器へ送信することを特徴
とする請求項１記載の外部接続機器。 - 【請求項３】 上記動作状態情報が格納されるレジスタ
を備え、 上記コントローラは、ホスト機器から与えられた上記動
作制御コマンドを実行し、その実行による本機器の動作
状態に基づき上記レジスタ内の動作状態情報を更新し、 上記データ通信手段は、上記バスステート信号のステー
トが本機器からホスト機器への割り込みを受け付けるス
テートとされているときに、上記レジスタに格納されて
いる上記動作状態情報を、上記データバスを介して上記
ホスト機器へ送信することを特徴とする請求項１記載の
外部接続機器。 - 【請求項４】 上記動作状態情報には、上記動作制御コ
マンドの実行が終了した動作状態を示す１ビットの情報
（ＣＥＤビット）と、上記動作制御コマンドの実行がエ
ラーとなった動作状態を示す１ビットの情報（ＥＲＲビ
ット）と、上記動作制御コマンドを実行した結果ホスト
機器から本機器へのアクセスを受け付ける動作状態を示
す１ビットの情報（ＢＲＥＱ/ＰＲＧビット）と、上記
動作制御コマンドの実行が不可能である動作状態を示す
１ビットの情報（ＣＭＤＮＫビット）とを含んでいるこ
とを特徴とする請求項３記載の外部接続機器。 - 【請求項５】 上記データバスは、少なくとも４ビット
のパラレルデータを伝送し、 上記データ通信手段は、上記ＣＥＤビット、上記ＥＲＲ
ビット、上記ＢＲＥＱ/ＰＲＧビット及び上記ＣＭＤＮ
Ｋビットを、４ビットのパラレルデータとして上記デー
タバスを介して上記ホスト機器へ送信することを特徴と
する請求項４記載の外部接続機器。 - 【請求項６】 上記データ通信手段は、上記ホスト機器
から与えられる上記データバスの伝送クロックと非同期
に、上記ＣＥＤビット、上記ＥＲＲビット、上記ＢＲＥ
Ｑ/ＰＲＧビット及び上記ＣＭＤＮＫビットを伝送する
ことを特徴とする請求項５記載の外部接続機器。 - 【請求項７】 上記コントローラは、上記動作制御コマ
ンドの実行が正常に終了したときには、ＣＥＤビットを
有効，ＥＲＲビットを無効，ＢＲＥＱ/ＰＲＧビットを
無効，ＣＭＤＮＫビットを無効とすることを特徴とする
請求項５記載の外部接続機器。 - 【請求項８】 上記コントローラは、上記動作制御コマ
ンドの実行にエラーが発生したときには、ＣＥＤビット
を有効，ＥＲＲビットを有効，ＢＲＥＱ/ＰＲＧビット
を無効，ＣＭＤＮＫビットを無効とすることを特徴とす
る請求項５記載の外部接続機器。 - 【請求項９】 上記コントローラは、上記動作制御コマ
ンドの実行が正常に行われ、且つ、ホスト機器から本機
器へのアクセスを受け付けるときには、ＣＥＤビットを
無効，ＥＲＲビットを無効，ＢＲＥＱ/ＰＲＧビットを
有効，ＣＭＤＮＫビットを無効とすることを特徴とする
請求項５記載の外部接続機器。 - 【請求項１０】 上記コントローラは、上記動作制御コ
マンドの実行にエラーが生じており、且つ、ホスト機器
から本機器へのアクセスを受け付けるときには、ＣＥＤ
ビットを無効，ＥＲＲビットを有効，ＢＲＥＱ/ＰＲＧ
ビットを有効，ＣＭＤＮＫビットを無効とすることを特
徴とする請求項５記載の外部接続機器。 - 【請求項１１】 上記コントローラは、上記動作制御コ
マンドの実行中であるときには、ＣＥＤビットを無効，
ＥＲＲビットを無効，ＢＲＥＱ/ＰＲＧビットを無効，
ＣＭＤＮＫビットを無効とすることを特徴とする請求項
５記載の外部接続機器。 - 【請求項１２】 上記コントローラは、上記動作制御コ
マンドの実行が不可能であるときには、ＣＥＤビットを
有効，ＥＲＲビットを無効，ＢＲＥＱ/ＰＲＧビットを
無効，ＣＭＤＮＫビットを有効とすることを特徴とする
請求項５記載の外部接続機器。 - 【請求項１３】 外部接続機器が接続されるホスト機器
において、 上記外部接続機器との間でデータバスを介して伝送デー
タの双方向通信を行うデータ通信手段と、 上記データバスのステートを示すバスステート信号を上
記外部接続機器へ送信するバスステート信号送信手段
と、 外部接続機器の動作制御をする制御コマンドを上記伝送
データに含めて発行するコントローラとを備え、 上記データ通信手段は、上記バスステート信号のステー
トが外部接続機器から本機器への割り込みを受け付ける
ステートとされているときに、本機器から上記外部接続
機器へ与えられた動作制御コマンドに基づき発生する割
り込み要因の内容を示す情報を、上記データバスを介し
て上記外部接続機器から受信することを特徴とするホス
ト機器。 - 【請求項１４】 上記データ通信手段は、割り込み要因
の内容を示す情報として、ホスト機器から上記コントロ
ーラへ与えられた動作制御コマンドに基づき動作制御し
たときの本機器の動作状態を示す動作状態情報を、上記
データバスを介して上記外部接続機器から受信すること
を特徴とする請求項１３記載のホスト機器。 - 【請求項１５】 上記動作状態情報には、上記動作制御
コマンドの実行が終了した動作状態を示す１ビットの情
報（ＣＥＤビット）と、上記動作制御コマンドの実行が
エラーとなった動作状態を示す１ビットの情報（ＥＲＲ
ビット）と、上記動作制御コマンドを実行した結果ホス
ト機器から本機器へのアクセスを受け付ける動作状態を
示す１ビットの情報（ＢＲＥＱ/ＰＲＧビット）と、上
記動作制御コマンドの実行が不可能である動作状態を示
す１ビットの情報（ＣＭＤＮＫビット）とが含まれてい
ることを特徴とする請求項１４記載のホスト機器。 - 【請求項１６】 上記データバスは、少なくとも４ビッ
トのパラレルデータを伝送し、 上記データ通信手段は、上記ＣＥＤビット、上記ＥＲＲ
ビット、上記ＢＲＥＱ/ＰＲＧビット及び上記ＣＭＤＮ
Ｋビットを、４ビットのパラレルデータとして上記デー
タバスを介して上記外部接続機器から受信することを特
徴とする請求項１５記載のホスト機器。 - 【請求項１７】 上記データ通信手段は、本機器から上
記外部接続機器へ与える上記データバスの伝送クロック
と非同期に、上記ＣＥＤビット、上記ＥＲＲビット、上
記ＢＲＥＱ/ＰＲＧビット及び上記ＣＭＤＮＫビットを
受信することを特徴とする請求項１６記載のホスト機
器。 - 【請求項１８】 上記コントローラは、ＣＥＤビットが
有効，ＥＲＲビットが無効，ＢＲＥＱ/ＰＲＧビットが
無効，ＣＭＤＮＫビットが無効であるときには、上記動
作制御コマンドの実行が正常に終了したと判断すること
を特徴とする請求項１６記載のホスト機器。 - 【請求項１９】 上記コントローラは、ＣＥＤビットが
有効，ＥＲＲビットが有効，ＢＲＥＱ/ＰＲＧビットが
無効，ＣＭＤＮＫビットが無効であるときには、上記動
作制御コマンドの実行にエラーが発生したとき判断する
ことを特徴とする請求項１６記載のホスト機器。 - 【請求項２０】 上記コントローラは、ＣＥＤビットが
無効，ＥＲＲビットが無効，ＢＲＥＱ/ＰＲＧビットが
有効，ＣＭＤＮＫビットが無効であるときには、上記動
作制御コマンドの実行が正常に行われ、且つ、本機器か
ら外部接続機器へのアクセスを受け付けていると判断す
ることを特徴とする請求項１６記載のホスト機器。 - 【請求項２１】 上記コントローラは、ＣＥＤビットが
無効，ＥＲＲビットが有効，ＢＲＥＱ/ＰＲＧビットが
有効，ＣＭＤＮＫビットが無効であるときには、上記動
作制御コマンドの実行にエラーが生じており、且つ、本
機器から外部接続機器へのアクセスを受け付けていると
判断することを特徴とする請求項１６記載のホスト機
器。 【請求項Ｂ２２】 上記コントローラは、ＣＥＤビット
が無効，ＥＲＲビットが無効，ＢＲＥＱ/ＰＲＧビット
が無効，ＣＭＤＮＫビットが無効であるときには、上記
動作制御コマンドの実行中であるときと判断することを
特徴とする請求項１６記載のホスト機器。 【請求項Ｂ２３】 上記コントローラは、ＣＥＤビット
が有効，ＥＲＲビットが無効，ＢＲＥＱ/ＰＲＧビット
が無効，ＣＭＤＮＫビットが有効であるときには、上記
動作制御コマンドの実行が不可能であると判断すること
を特徴とする請求項１６記載のホスト機器。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002045252A JP4178809B2 (ja) | 2002-02-21 | 2002-02-21 | 外部接続機器及びホスト機器 |
| US10/474,915 US7051128B2 (en) | 2002-02-21 | 2003-02-19 | System and method for data bus communication system between external card connection device and host device |
| EP03706966A EP1477902B1 (en) | 2002-02-21 | 2003-02-19 | External connection device, host device, and data communication system |
| PCT/JP2003/001800 WO2003071437A1 (fr) | 2002-02-21 | 2003-02-19 | Dispositif de connexion externe, dispositif hote et systeme de communication de donnees |
| KR1020037013463A KR100987205B1 (ko) | 2002-02-21 | 2003-02-19 | 외부 접속 기기, 호스트 기기 및 데이터 통신 시스템 |
| CNB038001640A CN1297915C (zh) | 2002-02-21 | 2003-02-19 | 外部连接设备、主设备及数据通信系统 |
| DE60317771T DE60317771T2 (de) | 2002-02-21 | 2003-02-19 | Externe verbindungseinrichtung, host-einrichtung und datenkommunikationssystem |
| US11/361,897 US7318113B2 (en) | 2002-02-21 | 2006-02-24 | System and method communication system for reading or writing data to register between external card connection device and host device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002045252A JP4178809B2 (ja) | 2002-02-21 | 2002-02-21 | 外部接続機器及びホスト機器 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003241908A true JP2003241908A (ja) | 2003-08-29 |
| JP2003241908A5 JP2003241908A5 (ja) | 2005-06-16 |
| JP4178809B2 JP4178809B2 (ja) | 2008-11-12 |
Family
ID=27750574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002045252A Expired - Fee Related JP4178809B2 (ja) | 2002-02-21 | 2002-02-21 | 外部接続機器及びホスト機器 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US7051128B2 (ja) |
| EP (1) | EP1477902B1 (ja) |
| JP (1) | JP4178809B2 (ja) |
| KR (1) | KR100987205B1 (ja) |
| CN (1) | CN1297915C (ja) |
| DE (1) | DE60317771T2 (ja) |
| WO (1) | WO2003071437A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100909364B1 (ko) | 2007-02-06 | 2009-07-24 | 삼성전자주식회사 | 시스템 클록의 노출을 차단하는 메모리 컨트롤러와 그 방법 |
| JP2012198655A (ja) * | 2011-03-18 | 2012-10-18 | Dainippon Printing Co Ltd | 内部状態に応じたフォーマット処理を実行できる半導体記憶装置及び半導体記憶装置のフォーマット処理方法 |
| JP2013068992A (ja) * | 2011-09-20 | 2013-04-18 | Toshiba Corp | メモリ・デバイス、ホスト・デバイス |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005222201A (ja) * | 2004-02-04 | 2005-08-18 | Matsushita Electric Ind Co Ltd | メモリアクセス装置、及び半導体メモリカード |
| EP1733555A4 (en) * | 2004-02-23 | 2009-09-30 | Lexar Media Inc | SAFE COMPACT FLASH |
| US7664902B1 (en) * | 2004-03-16 | 2010-02-16 | Super Talent Electronics, Inc. | Extended SD and microSD hosts and devices with USB-like high performance packetized interface and protocol |
| US7870305B2 (en) * | 2007-03-09 | 2011-01-11 | Microsoft Corporation | Proxy association for devices |
| US8064205B2 (en) * | 2008-05-19 | 2011-11-22 | Dell Products, Lp | Storage devices including different sets of contacts |
| US20100030962A1 (en) * | 2008-08-04 | 2010-02-04 | Sherif Sirageldin | Storage facility for data handling devices |
| TW201145034A (en) * | 2010-06-01 | 2011-12-16 | Etron Technology Inc | System of realizing multi-port storages based on a UASP protocol of a USB specification version 3.0 and method thereof |
| USD729808S1 (en) | 2013-03-13 | 2015-05-19 | Nagrastar Llc | Smart card interface |
| USD759022S1 (en) | 2013-03-13 | 2016-06-14 | Nagrastar Llc | Smart card interface |
| US9888283B2 (en) | 2013-03-13 | 2018-02-06 | Nagrastar Llc | Systems and methods for performing transport I/O |
| US9647997B2 (en) | 2013-03-13 | 2017-05-09 | Nagrastar, Llc | USB interface for performing transport I/O |
| USD758372S1 (en) | 2013-03-13 | 2016-06-07 | Nagrastar Llc | Smart card interface |
| USD780763S1 (en) | 2015-03-20 | 2017-03-07 | Nagrastar Llc | Smart card interface |
| USD864968S1 (en) | 2015-04-30 | 2019-10-29 | Echostar Technologies L.L.C. | Smart card interface |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5416945A (en) * | 1977-07-08 | 1979-02-07 | Nippon Telegr & Teleph Corp <Ntt> | Signal transmission system |
| JPS5614329A (en) * | 1979-07-16 | 1981-02-12 | Nec Corp | Data processing system |
| US5805844A (en) * | 1996-10-07 | 1998-09-08 | Gustin; Jay W. | Control circuit for an interface between a PCI bus and a module bus |
| JPH117505A (ja) * | 1997-06-17 | 1999-01-12 | Fujitsu Ltd | カード型記憶媒体 |
| IT1308343B1 (it) * | 1999-02-03 | 2001-12-11 | St Microelectronics Srl | Procedimento per arbitrare priorita' di interruzione tra periferichein un sistema basato su microprocessore |
| US6618789B1 (en) * | 1999-04-07 | 2003-09-09 | Sony Corporation | Security memory card compatible with secure and non-secure data processing systems |
| JP2001265714A (ja) * | 2000-01-13 | 2001-09-28 | Sony Computer Entertainment Inc | インターフェイス装置及びそれを備えた情報処理システム |
| JP2001202254A (ja) * | 2000-01-21 | 2001-07-27 | Yaskawa Electric Corp | マイクロプロセッサシステム |
-
2002
- 2002-02-21 JP JP2002045252A patent/JP4178809B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-19 US US10/474,915 patent/US7051128B2/en not_active Expired - Lifetime
- 2003-02-19 WO PCT/JP2003/001800 patent/WO2003071437A1/ja active IP Right Grant
- 2003-02-19 KR KR1020037013463A patent/KR100987205B1/ko not_active IP Right Cessation
- 2003-02-19 DE DE60317771T patent/DE60317771T2/de not_active Expired - Lifetime
- 2003-02-19 CN CNB038001640A patent/CN1297915C/zh not_active Expired - Fee Related
- 2003-02-19 EP EP03706966A patent/EP1477902B1/en not_active Expired - Lifetime
-
2006
- 2006-02-24 US US11/361,897 patent/US7318113B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100909364B1 (ko) | 2007-02-06 | 2009-07-24 | 삼성전자주식회사 | 시스템 클록의 노출을 차단하는 메모리 컨트롤러와 그 방법 |
| US8195954B2 (en) | 2007-02-06 | 2012-06-05 | Samsung Electronics Co., Ltd. | Smart cards including separate clocks for key processing and non-volatile memory interface communications and methods of operating the same |
| JP2012198655A (ja) * | 2011-03-18 | 2012-10-18 | Dainippon Printing Co Ltd | 内部状態に応じたフォーマット処理を実行できる半導体記憶装置及び半導体記憶装置のフォーマット処理方法 |
| JP2013068992A (ja) * | 2011-09-20 | 2013-04-18 | Toshiba Corp | メモリ・デバイス、ホスト・デバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| DE60317771T2 (de) | 2008-12-04 |
| WO2003071437A1 (fr) | 2003-08-28 |
| JP4178809B2 (ja) | 2008-11-12 |
| US7318113B2 (en) | 2008-01-08 |
| US20040172488A1 (en) | 2004-09-02 |
| CN1297915C (zh) | 2007-01-31 |
| EP1477902B1 (en) | 2007-11-28 |
| US20060143312A1 (en) | 2006-06-29 |
| KR100987205B1 (ko) | 2010-10-12 |
| CN1507590A (zh) | 2004-06-23 |
| EP1477902A1 (en) | 2004-11-17 |
| US7051128B2 (en) | 2006-05-23 |
| KR20040086502A (ko) | 2004-10-11 |
| EP1477902A4 (en) | 2006-09-06 |
| DE60317771D1 (de) | 2008-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7318113B2 (en) | System and method communication system for reading or writing data to register between external card connection device and host device | |
| JP2003242470A (ja) | 外部接続機器及びホスト機器 | |
| US7177975B2 (en) | Card system with erase tagging hierarchy and group based write protection | |
| US6507881B1 (en) | Method and system for programming a peripheral flash memory via an IDE bus | |
| JP4676378B2 (ja) | データ記憶装置およびデータ記憶方法 | |
| US7318117B2 (en) | Managing flash memory including recycling obsolete sectors | |
| TW201118877A (en) | Flash memory device, data storage system, and operation method of a data storage system | |
| EP1496437A1 (en) | Data storing apparatus | |
| EP1498817A1 (en) | Data storage device | |
| US20080046608A1 (en) | Low-Power Extended USB Flash Device Without Polling | |
| TWI451248B (zh) | 資料保護方法、記憶體控制器與記憶體儲存裝置 | |
| WO2001013214A1 (fr) | Dispositif de stockage externe avec memoire a semi-conducteur non volatile | |
| TWI454912B (zh) | 資料處理方法、記憶體控制器與記憶體儲存裝置 | |
| JPH06236316A (ja) | 情報伝送システム | |
| TWI430104B (zh) | 資料串分派與傳送方法、記憶體控制器與記憶體儲存裝置 | |
| TW201421238A (zh) | 下達讀取指令的方法、控制器與儲存系統 | |
| EP2245527B1 (en) | Integration of secure data transfer applications for generic io devices | |
| JP2003036202A (ja) | 記憶装置 | |
| JP4663577B2 (ja) | データ記憶装置およびこの初期化方法 | |
| JP2005100446A (ja) | 情報伝送システム及び情報伝送方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040916 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080818 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4178809 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |