JP2001202254A - マイクロプロセッサシステム - Google Patents
マイクロプロセッサシステムInfo
- Publication number
- JP2001202254A JP2001202254A JP2000013091A JP2000013091A JP2001202254A JP 2001202254 A JP2001202254 A JP 2001202254A JP 2000013091 A JP2000013091 A JP 2000013091A JP 2000013091 A JP2000013091 A JP 2000013091A JP 2001202254 A JP2001202254 A JP 2001202254A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- processing
- interrupt
- register
- state machine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 割込み機能を持たないマイクロプロセッサシ
ステムに割込み機能を持たせてマイクロプロセッサの無
駄な遊び時間を無くし、、特にマルチタスクシステムで
の性能の向上を図る。 【解決手段】 マイクロプロセッサ１と割込み機能を持
たないＩ／Ｏデバイス３とを有するマイクロプロセッサ
システムにおいて、ステートマシン９をバス２を介して
前記マイクロプロセッサ１と接続し、また、前記Ｉ／Ｏ
デバイス３が該ステートマシンに接続され、該ステート
マシン９が、該Ｉ／Ｏデバイスのレジスタ４をリード／
ライトして前記Ｉ／Ｏデバイス３への処理を行い
（６）、前記Ｉ／Ｏデバイスの処理の終了を割り込み
（７）として前記マイクロセッサ１へ通知するようにし
た。
ステムに割込み機能を持たせてマイクロプロセッサの無
駄な遊び時間を無くし、、特にマルチタスクシステムで
の性能の向上を図る。 【解決手段】 マイクロプロセッサ１と割込み機能を持
たないＩ／Ｏデバイス３とを有するマイクロプロセッサ
システムにおいて、ステートマシン９をバス２を介して
前記マイクロプロセッサ１と接続し、また、前記Ｉ／Ｏ
デバイス３が該ステートマシンに接続され、該ステート
マシン９が、該Ｉ／Ｏデバイスのレジスタ４をリード／
ライトして前記Ｉ／Ｏデバイス３への処理を行い
（６）、前記Ｉ／Ｏデバイスの処理の終了を割り込み
（７）として前記マイクロセッサ１へ通知するようにし
た。
Description
【０００１】
【発明の属する技術分野】本発明は、Ｉ／Ｏデバイスの
処理の終了を割込みとしてマイクロプロセッサへ通知可
能とし、マルチタスクシステムでの性能を向上させるマ
イクロプロセッサシステムに関するものである。
処理の終了を割込みとしてマイクロプロセッサへ通知可
能とし、マルチタスクシステムでの性能を向上させるマ
イクロプロセッサシステムに関するものである。
【０００２】
【従来の技術】図４は、本発明が対象とする割込み機能
を持たないＩ／Ｏデバイスが存在する従来のマイクロプ
ロセッサシステムのブロック図である。４１がマイクロ
プロセッサ、４２がバス、４３が割込み機能を持たない
Ｉ／Ｏデバイス、４４がレジスタである。このような割
込み機能を持たないＩ／Ｏデバイス４３が存在するマイ
クロプロセッサシステムでは、このＩ／Ｏデバイス４３
のレジスタ４４への処理コマンドやデータの書き込みは
マイクロプロセッサ４１がバス４２経由で行っていた。
図５は図４のこの処理の流れを示す図である。図５には
マイクロプロセッサ４１の処理として、オペレーション
システム（ＯＳ−Ｃ）上でプロセスＡ、プロセスＢの２
つのプロセスが走っている様子を示している。先ず、Ｏ
ＳがプロセスＡをスケジュールし［５５］、プロセスＡ
が実行される［５１］。そして［５２］のポイントでプ
ロセスＡがＩ／Ｏデバイス４３へのコマンドの発行を行
う。しかしながら、Ｉ／Ｏデバイス４３は割込み機能を
持たないため、Ｉ／Ｏデバイス４３の処理の終了はマイ
クロプロセッサ４１によるＩ／Ｏデバイス４３のレジス
タ４４の送信要求の有無を尋ねるポーリング［５３］に
よって行われる。そのため、この間の時間は無駄な時間
となり、プロセスＢの実行［５４］はポーリングが終了
することによってプロセスＡの実行が終了するまで待た
されることになる。プロセスＡの終了後にＯＳに制御が
移り［５６］、プロセスＢの実行がようやく行われるこ
ととなる［５４］。
を持たないＩ／Ｏデバイスが存在する従来のマイクロプ
ロセッサシステムのブロック図である。４１がマイクロ
プロセッサ、４２がバス、４３が割込み機能を持たない
Ｉ／Ｏデバイス、４４がレジスタである。このような割
込み機能を持たないＩ／Ｏデバイス４３が存在するマイ
クロプロセッサシステムでは、このＩ／Ｏデバイス４３
のレジスタ４４への処理コマンドやデータの書き込みは
マイクロプロセッサ４１がバス４２経由で行っていた。
図５は図４のこの処理の流れを示す図である。図５には
マイクロプロセッサ４１の処理として、オペレーション
システム（ＯＳ−Ｃ）上でプロセスＡ、プロセスＢの２
つのプロセスが走っている様子を示している。先ず、Ｏ
ＳがプロセスＡをスケジュールし［５５］、プロセスＡ
が実行される［５１］。そして［５２］のポイントでプ
ロセスＡがＩ／Ｏデバイス４３へのコマンドの発行を行
う。しかしながら、Ｉ／Ｏデバイス４３は割込み機能を
持たないため、Ｉ／Ｏデバイス４３の処理の終了はマイ
クロプロセッサ４１によるＩ／Ｏデバイス４３のレジス
タ４４の送信要求の有無を尋ねるポーリング［５３］に
よって行われる。そのため、この間の時間は無駄な時間
となり、プロセスＢの実行［５４］はポーリングが終了
することによってプロセスＡの実行が終了するまで待た
されることになる。プロセスＡの終了後にＯＳに制御が
移り［５６］、プロセスＢの実行がようやく行われるこ
ととなる［５４］。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来例においては、Ｉ／Ｏデバイスが割込みを持たないた
めにデータに対する処理の終了は、マイクロプロセッサ
がＩ／Ｏデバイスのレジスタのステータスを監視し続け
るしか方法がなく、その間マイクロプロセッサは他の処
理を行えないので、マイクロプロセッサが処理を行わな
い無駄な時間を持ってしまい、特に、マルチタスクのシ
ステムでは処理能力の低下につながってしまうという問
題があった。そこで、本発明は、割込みを持たないＩ／
Ｏデバイスが存在するマイクロプロセッサシステムにお
いて、割込みの機能を持たせることによりシステムの性
能向上、特にマルチタスクシステムでの性能を向上させ
ることができるマイクロプロセッサシステムを提供する
ことを目的としている。
来例においては、Ｉ／Ｏデバイスが割込みを持たないた
めにデータに対する処理の終了は、マイクロプロセッサ
がＩ／Ｏデバイスのレジスタのステータスを監視し続け
るしか方法がなく、その間マイクロプロセッサは他の処
理を行えないので、マイクロプロセッサが処理を行わな
い無駄な時間を持ってしまい、特に、マルチタスクのシ
ステムでは処理能力の低下につながってしまうという問
題があった。そこで、本発明は、割込みを持たないＩ／
Ｏデバイスが存在するマイクロプロセッサシステムにお
いて、割込みの機能を持たせることによりシステムの性
能向上、特にマルチタスクシステムでの性能を向上させ
ることができるマイクロプロセッサシステムを提供する
ことを目的としている。
【０００４】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、マイクロプロセッサと割込み機能を持た
ないＩ／Ｏデバイスとを有するマイクロプロセッサシス
テムにおいて、ステートマシンがバスを介して前記マイ
クロプロセッサと接続されるとともに、前記Ｉ／Ｏデバ
イスが該ステートマシンに接続され、該ステートマシン
が、該Ｉ／Ｏデバイスのレジスタをリード／ライトして
前記Ｉ／Ｏデバイスへの処理を行い、前記Ｉ／Ｏデバイ
スの処理の終了を割り込みとして前記マイクロセッサへ
通知することを特徴している。このマイクロプロセッサ
システムによれば、ステートマシンを備えて、Ｉ／Ｏデ
バイスが割込みを発生する環境をつくることで、マイク
ロプロセッサは処理のコマンドを発行した後は他の処理
を行うことが可能になり、マイクロプロセッサシステム
の性能向上、特にマルチタスクシステムでの性能の向上
を図ることができる。
め、本発明は、マイクロプロセッサと割込み機能を持た
ないＩ／Ｏデバイスとを有するマイクロプロセッサシス
テムにおいて、ステートマシンがバスを介して前記マイ
クロプロセッサと接続されるとともに、前記Ｉ／Ｏデバ
イスが該ステートマシンに接続され、該ステートマシン
が、該Ｉ／Ｏデバイスのレジスタをリード／ライトして
前記Ｉ／Ｏデバイスへの処理を行い、前記Ｉ／Ｏデバイ
スの処理の終了を割り込みとして前記マイクロセッサへ
通知することを特徴している。このマイクロプロセッサ
システムによれば、ステートマシンを備えて、Ｉ／Ｏデ
バイスが割込みを発生する環境をつくることで、マイク
ロプロセッサは処理のコマンドを発行した後は他の処理
を行うことが可能になり、マイクロプロセッサシステム
の性能向上、特にマルチタスクシステムでの性能の向上
を図ることができる。
【０００５】
【発明の実施の形態】以下、本発明の実施の形態につい
て図を参照して説明する。図１は本発明の実施の形態に
係るマイクロプロセッサシステムのブロック図である。
図２は図１に示すマイクロプロセッサシステムの処理の
流れを示す図である。図３は図１に示すステートマシン
の処理のフローチャートである。図１において、１がマ
イクロプロセッサ、２がバス、３がＩ／Ｏデバイス、４
がレジスタ、５がバスコントローラ、６がレジスタ４の
ステータスデータを読むレジスタリード／ライト回路、
７がＩ／Ｏデバイス３での処理が終了した時にマイクロ
プロセッサ１に割込みを発生する割込み発生回路、８が
レジスタリード／ライト回路６から読み出されたステー
タスデータを基にＩ／Ｏデバイス３での処理が終了か否
かの判定を行うステータス判定回路、９が本発明により
設けられた割込み発生器としてのステートマシンであ
る。この割込み発生器（ステートマシン）９はバス２に
接続され、バスのコントロールはバスコントローラ５で
行うと共に、Ｉ／０デバイス３とは直接接続されてい
て、レジスタ４のリード／ライトを行う。マイクロプロ
セッサ１によるＩ／Ｏデバイス３のレジスタ４への処理
コマンドやデータの読み書きは、すべてこの割込み発生
器９を経由して実行される。割込み発生器９では、マイ
クロプロセッサ１により書き込まれた処理コマンドやデ
ータをレジスタリード／ライト回路６で、Ｉ／Ｏデバイ
ス３のレジスタ４に書き込む。その後、レジスタリード
／ライト回路６はレジスタ４のステータスを読み、読み
出されたデータはステータス判定回路８で処理が終了か
否かの判定を行う。終了の場合は、割込み発生回路７に
より、マイクロプロセッサ１に割込みを発生する。
て図を参照して説明する。図１は本発明の実施の形態に
係るマイクロプロセッサシステムのブロック図である。
図２は図１に示すマイクロプロセッサシステムの処理の
流れを示す図である。図３は図１に示すステートマシン
の処理のフローチャートである。図１において、１がマ
イクロプロセッサ、２がバス、３がＩ／Ｏデバイス、４
がレジスタ、５がバスコントローラ、６がレジスタ４の
ステータスデータを読むレジスタリード／ライト回路、
７がＩ／Ｏデバイス３での処理が終了した時にマイクロ
プロセッサ１に割込みを発生する割込み発生回路、８が
レジスタリード／ライト回路６から読み出されたステー
タスデータを基にＩ／Ｏデバイス３での処理が終了か否
かの判定を行うステータス判定回路、９が本発明により
設けられた割込み発生器としてのステートマシンであ
る。この割込み発生器（ステートマシン）９はバス２に
接続され、バスのコントロールはバスコントローラ５で
行うと共に、Ｉ／０デバイス３とは直接接続されてい
て、レジスタ４のリード／ライトを行う。マイクロプロ
セッサ１によるＩ／Ｏデバイス３のレジスタ４への処理
コマンドやデータの読み書きは、すべてこの割込み発生
器９を経由して実行される。割込み発生器９では、マイ
クロプロセッサ１により書き込まれた処理コマンドやデ
ータをレジスタリード／ライト回路６で、Ｉ／Ｏデバイ
ス３のレジスタ４に書き込む。その後、レジスタリード
／ライト回路６はレジスタ４のステータスを読み、読み
出されたデータはステータス判定回路８で処理が終了か
否かの判定を行う。終了の場合は、割込み発生回路７に
より、マイクロプロセッサ１に割込みを発生する。
【０００６】つぎに図３を参照して割込み発生器９の処
理について説明する。先ず、割込み発生器９のバスコン
トローラ５は、マイクロプロセッサ１からのコマンド発
行のチェックを行っている（Ｓ３１）。コマンドが発行
されたらレジスタリード／ライト回路６を介してＩ／Ｏ
デバイス３のレシジスタ４にアクセスし、処理を開始す
る（Ｓ３２）。次に、Ｉ／Ｏデバイス３の処理の終了を
レジスタ４のステータスを読出し、ステータス判定回路
８により判定する（Ｓ３３）。処理が終了していれば、
割込み発生回路７からプロセッサ１に対して割込みを発
生する（Ｓ３４）。
理について説明する。先ず、割込み発生器９のバスコン
トローラ５は、マイクロプロセッサ１からのコマンド発
行のチェックを行っている（Ｓ３１）。コマンドが発行
されたらレジスタリード／ライト回路６を介してＩ／Ｏ
デバイス３のレシジスタ４にアクセスし、処理を開始す
る（Ｓ３２）。次に、Ｉ／Ｏデバイス３の処理の終了を
レジスタ４のステータスを読出し、ステータス判定回路
８により判定する（Ｓ３３）。処理が終了していれば、
割込み発生回路７からプロセッサ１に対して割込みを発
生する（Ｓ３４）。
【０００７】つぎに図２を参照して、図１に示すような
マイクロプムロセッサシステムにおける、マルチタスク
処理について説明する。図２には、ＯＳ−Ｃ上で、プロ
セスＡ、プロセスＢの２つのプロセスが走っている様子
を示している。プロセスＡはＩ／Ｏデバイス３にアクセ
スを行うプロセスで、Ｉ／Ｏデバイス３（ここではＤで
表示）は本実施の形態では、［２７］の位置に示すよう
にプロセスとは並列に実行される。先ず、［２８］のポ
イントでＯＳがプロセスＡをスケジュールし、［２１］
のポイントでプロセスＡが実行される。続いて［２２］
のポイントで、プロセスＡがＩ／ＯデバイスＤへのコマ
ンド発行を行う。プロセスＡはＩ／ＯデバイスＤの処理
が何時終わるか分からないため、［２９］のポイントで
ＯＳに制御を渡す。ＯＳは［２４］のポイントでプロセ
スＢに実行を渡し、これによりプロセスＢが実行される
［２４］。このプロセスＢの実行区間［２４］〜［２
５］内に、これと並行してＩ／ＯデバイスＤの方は処理
行う。Ｉ／ＯデバイスＤが処理を完了すれば割込み［２
３］を発生させる。この割込みにより、［３０］のポイ
ントでＯＳに制御が渡り、［２６］のポイントのように
プロセスＡの実行が再開される。なお、この間の、Ｉ／
Ｏデバイス３（Ｄ）へのコマンド発行［２１］からＩ／
Ｏデバイスの処理［２７］の終了を判定して行う割込み
発行［２３］の処理は、図３で説明したような割込み発
生器９が行う。このように、従来は図５に示したように
プロセスＡの処理でＩ／Ｏデバイスが割込みを持たない
場合に、ポーリング［５３］からプロセスＢの実行［５
４］までマイクロプロセッサには無駄な時間が発生した
が、本発明の実施の形態によれば、図２に示すような割
込み発生器（ステートマシン）による割込み機能のため
に、Ｉ／Ｏデバイスの処理の終了と同時に割込みを発行
し、マイクロプロセッサには無駄な時間が無くなり、プ
ロセスＡ、Ｂ、・・・の処理を行うマルチタスクシステ
ムでも高能率な実行が可能になる。
マイクロプムロセッサシステムにおける、マルチタスク
処理について説明する。図２には、ＯＳ−Ｃ上で、プロ
セスＡ、プロセスＢの２つのプロセスが走っている様子
を示している。プロセスＡはＩ／Ｏデバイス３にアクセ
スを行うプロセスで、Ｉ／Ｏデバイス３（ここではＤで
表示）は本実施の形態では、［２７］の位置に示すよう
にプロセスとは並列に実行される。先ず、［２８］のポ
イントでＯＳがプロセスＡをスケジュールし、［２１］
のポイントでプロセスＡが実行される。続いて［２２］
のポイントで、プロセスＡがＩ／ＯデバイスＤへのコマ
ンド発行を行う。プロセスＡはＩ／ＯデバイスＤの処理
が何時終わるか分からないため、［２９］のポイントで
ＯＳに制御を渡す。ＯＳは［２４］のポイントでプロセ
スＢに実行を渡し、これによりプロセスＢが実行される
［２４］。このプロセスＢの実行区間［２４］〜［２
５］内に、これと並行してＩ／ＯデバイスＤの方は処理
行う。Ｉ／ＯデバイスＤが処理を完了すれば割込み［２
３］を発生させる。この割込みにより、［３０］のポイ
ントでＯＳに制御が渡り、［２６］のポイントのように
プロセスＡの実行が再開される。なお、この間の、Ｉ／
Ｏデバイス３（Ｄ）へのコマンド発行［２１］からＩ／
Ｏデバイスの処理［２７］の終了を判定して行う割込み
発行［２３］の処理は、図３で説明したような割込み発
生器９が行う。このように、従来は図５に示したように
プロセスＡの処理でＩ／Ｏデバイスが割込みを持たない
場合に、ポーリング［５３］からプロセスＢの実行［５
４］までマイクロプロセッサには無駄な時間が発生した
が、本発明の実施の形態によれば、図２に示すような割
込み発生器（ステートマシン）による割込み機能のため
に、Ｉ／Ｏデバイスの処理の終了と同時に割込みを発行
し、マイクロプロセッサには無駄な時間が無くなり、プ
ロセスＡ、Ｂ、・・・の処理を行うマルチタスクシステ
ムでも高能率な実行が可能になる。
【０００８】
【発明の効果】以上説明したように、本発明は、Ｉ／Ｏ
デバイスの処理の終了をステートマシンが割込みを発行
するので、マイクロプロセッサはＩ／Ｏデバイスに処理
のコマンドを発行した後は、他の処理へ移ることができ
るために性能を向上させることが可能になり、特に、マ
ルチタスクシステムでの性能を向上させる効果がある。
デバイスの処理の終了をステートマシンが割込みを発行
するので、マイクロプロセッサはＩ／Ｏデバイスに処理
のコマンドを発行した後は、他の処理へ移ることができ
るために性能を向上させることが可能になり、特に、マ
ルチタスクシステムでの性能を向上させる効果がある。
【図１】本発明の実施の形態に係るマイクロプロセッサ
システムのブロック図である。
システムのブロック図である。
【図２】図１に示すマイクロプロセッサシステムの処理
の流れを示す図である。
の流れを示す図である。
【図３】図１に示すステートマシンの処理のフローチャ
ートである。
ートである。
【図４】従来のマイクロプロセッサシステムのブロック
図である。
図である。
【図５】図４に示すマイクロプロセッサシステムの処理
の流れを示す図である。
の流れを示す図である。
１ マイクロプロセッサ ２ バス ３ Ｉ／Ｏデバイス ４ レジスタ ５ バスコントローラ ６ レジスタリード／ライト回路 ７ 割込み発生回路 ８ ステータス判定回路 ９ 割込み発生器
Claims (1)
- 【請求項１】 マイクロプロセッサと割込み機能を持た
ないＩ／Ｏデバイスとを有するマイクロプロセッサシス
テムにおいて、 ステートマシンがバスを介して前記マイクロプロセッサ
と接続されるとともに、前記Ｉ／Ｏデバイスが該ステー
トマシンに接続され、該ステートマシンが、該Ｉ／Ｏデ
バイスのレジスタをリード／ライトして前記Ｉ／Ｏデバ
イスへの処理を行い、前記Ｉ／Ｏデバイスの処理の終了
を割り込みとして前記マイクロセッサへ通知することを
特徴とするマイクロプロセッサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000013091A JP2001202254A (ja) | 2000-01-21 | 2000-01-21 | マイクロプロセッサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000013091A JP2001202254A (ja) | 2000-01-21 | 2000-01-21 | マイクロプロセッサシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001202254A true JP2001202254A (ja) | 2001-07-27 |
Family
ID=18540736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000013091A Pending JP2001202254A (ja) | 2000-01-21 | 2000-01-21 | マイクロプロセッサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001202254A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003071437A1 (fr) * | 2002-02-21 | 2003-08-28 | Sony Corporation | Dispositif de connexion externe, dispositif hote et systeme de communication de donnees |
-
2000
- 2000-01-21 JP JP2000013091A patent/JP2001202254A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003071437A1 (fr) * | 2002-02-21 | 2003-08-28 | Sony Corporation | Dispositif de connexion externe, dispositif hote et systeme de communication de donnees |
| US7051128B2 (en) | 2002-02-21 | 2006-05-23 | Sony Corporation | System and method for data bus communication system between external card connection device and host device |
| CN1297915C (zh) * | 2002-02-21 | 2007-01-31 | 索尼公司 | 外部连接设备、主设备及数据通信系统 |
| US7318113B2 (en) | 2002-02-21 | 2008-01-08 | Sony Corporation | System and method communication system for reading or writing data to register between external card connection device and host device |
| KR100987205B1 (ko) * | 2002-02-21 | 2010-10-12 | 소니 주식회사 | 외부 접속 기기, 호스트 기기 및 데이터 통신 시스템 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001100925A (ja) | ディスク制御装置 | |
| TW201011524A (en) | Method and controller for power management | |
| JP3597282B2 (ja) | データ処理装置及びその方法 | |
| JP2001060169A (ja) | キャッシュコントローラ及びコンピュータシステム | |
| JP2009037403A (ja) | マルチコアプロセッサにおけるコアメモリの有効活用方法 | |
| JP2001202254A (ja) | マイクロプロセッサシステム | |
| JP5783348B2 (ja) | 制御装置、制御プログラム、画像形成装置 | |
| JPH0798663A (ja) | 非同期ｉ／ｏ制御方式 | |
| US6618790B1 (en) | Burst suspend and resume with computer memory | |
| JP2011013836A (ja) | メモリ配置管理装置及びマイクロプロセッサ | |
| JPH08249269A (ja) | Ｄｍａ転送制御方法及びｄｍａ転送制御装置 | |
| JP2000285227A (ja) | 情報処理装置とその制御方法 | |
| JP2007102399A (ja) | データ処理装置 | |
| JP4107278B2 (ja) | プロセッサ制御回路および情報処理装置 | |
| JPH0876876A (ja) | マイクロプロセッサのクロック供給制御回路 | |
| JPH08137703A (ja) | タスク切替装置 | |
| JPH0447350A (ja) | 主記憶読み出し応答制御方式 | |
| JPH0883133A (ja) | コンピュータシステム及びそのクロック制御方法 | |
| JPH08123725A (ja) | ライトバック式キャッシュシステム | |
| JP2000148582A (ja) | 消費電力低減装置 | |
| JPH0133862B2 (ja) | ||
| JP2875546B2 (ja) | 情報処理システム | |
| JP3574693B2 (ja) | 命令処理プロセッサ | |
| KR0181487B1 (ko) | 버퍼 램을 이용한 프로그램 구동 장치 및 방법 | |
| JPS63155254A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060324 |