JPH11203885A - 記憶装置 - Google Patents

Abstract

(57)【要約】 【課題】フラッシュメモリなどを用いた外部記憶装置に
おいて、データバッファ容量の削減と書き込みの高速化
を図る。 【解決手段】ホストコンピュータが一つのセクタ書き込
みを行った場合、書き込むセクタのデータ２１３をデー
タバッファに受け入れ、第１のフラッシュメモリ２２に
データ２１３で書き換えるべきセクタ222を含むブロッ
クA221が存在する場合には、第２のフラッシュメモリ23
の未使用ブロックＢ231を消去し、ブロックA２２１の書
き換えられないセクタ221のデータと、ホストコンピュ
ータが書き込んだデータバッファのセクタのデータ213
を、ブロックB231に書き込む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数のセクタから
構成されるブロック単位にデータの消去や書き込みを行
う半導体メモリを用いた記憶装置において、そのデータ
の消去や書き込みを高速に行う技術に関するものであ
る。

【０００２】

【従来の技術】近年の携帯型情報処理端末などの小型コ
ンピュータの小型軽量化、低消費電力化に適した外部記
憶装置として、磁気ディスクのような駆動系を必要とし
ない不揮発性半導体メモリを用いた低消費電力、薄型の
外部記憶装置が実用化されている。

【０００３】また、このような不揮発性半導体メモリを
用いた外部記憶装置としては、フラッシュメモリを用い
た外部記憶装置が知られている。

【０００４】ここで、フラッシュメモリでは、データを
書き込む場合には、複数のメモリセルからなるブロック
単位に行う必要がある。また、書き込みの前に、書き込
みを行うブロックを消去する必要がある。このため、パ
ーソナルコンピュータ（PC）などのホストコンピュータ
から、フラッシュメモリを用いた外部記憶装置にデータ
を書き込む場合には、次の手順を経る必要がある。

【０００５】すなわち、まず、ホストコンピュータは、
書き込むデータを一時的にデータバッファに格納する。
一方、外部記憶装置は、ホストコンピュータが書き込む
データを格納するためのメモリセルを含むブロックを消
去する。そして、ブロックの消去が完了した後に、デー
タバッファに一時的に格納されたデータを消去したブロ
ックに転送し、データの書き込みを行う。

【０００６】なお、このような外部記憶装置としては、
特開平６−４３９９号公報に記載された装置などが知ら
れている。

【０００７】さて、一般的に、ホストコンピュータが外
部装置にデータを書き込む場合には、所定データ長のデ
ータの集合であるアクセス単位領域単位に行う。このア
クセス単位領域はセクタと呼ばれるが、このセクタの大
きさと、フラッシュメモリのブロックの大きさは、必ず
しも一致しない。

【０００８】このため、たとえば、フラッシュメモリの
１ブロックに２セクタが記憶される外部記憶装置におい
て、ホストコンピュータが一つのセクタデータの書き込
みを行う場合には、ホストコンピュータが書き込むセク
タを含むブロックの消去によって、消去するブロックの
２つのセクタの内の、ホストコンピュータが書き込むセ
クタでない方のセクタの有効なデータが失われないよう
にするために、次のような手順により書き込みを行う必
要があった。

【０００９】すなわち、ホストコンピュータは、書き込
むセクタのデータを一時的にデータバッファに格納す
る。一方、外部記憶装置は、ホストコンピュータが書き
込むデータを格納するためのメモリセルを含むブロック
の２つのセクタの内の、ホストコンピュータが書き込む
セクタでない方のセクタのデータを一時的に退避させ
る。そして、外部記憶装置は、ブロックを消去し、消去
が完了した後に、データバッファに一時的に格納された
セクタのデータと、一時的に退避したセクタのデータを
を消去したブロックに転送し、データの書き込みを行
う。

【００１０】

【発明が解決しようとする課題】前述したように、フラ
ッシュメモリのブロックに複数のセクタを記憶する場合
には、一つのブロックに一つのセクタを記憶する場合に
比べ、書き込みの際の手順が多くなり、書き込み処理に
要する時間が増加する。

【００１１】また、フラッシュメモリのブロックに複数
のセクタを記憶する場合には、外部記憶装置に、セクタ
のデータを一時的に退避するためのデータバッファを設
ける必要が生じる。そして、このデータバッファの大き
さは、一つのブロックに記憶するセクタの数が多くなる
につれて一時的に退避するセクタ数が増加するために、
ブロックに記憶するセクタ数の増加に伴い大容量化す
る。

【００１２】そこで、本発明は、複数のアクセス単位領
域を記憶するブロックを一つの消去単位とするフラッシ
ュメモリを用いた記憶装置において、書き込み処理を、
記憶装置のデータバッファを大容量化することなく可能
とすることを課題とする。また、このような記憶装置に
おいて、書き込み処理を高速化することを課題とする。

【００１３】

【課題を解決するための手段】前記課題達成のために、
本発明は、複数のアクセス単位領域のデータを記憶する
ブロックを複数有し、ブロック単位にデータの消去及び
書き込みを行う半導体メモリを複数有する記憶装置にお
いて、ホスト装置から特定のアクセス単位領域にデータ
を書き込むことを指示された場合に、当該アクセス単位
領域のデータを半導体メモリに書き込む方法であって、
前記複数の半導体メモリのうちの、前記特定のアクセス
単位領域のデータを記憶しているブロックを有する半導
体メモリを除く半導体メモリ中の未使用のブロックを選
定するステップと、選定したブロックを消去するステッ
プと、前記特定のアクセス単位領域を記憶しているブロ
ック中の前記特定のアクセス単位領域を除くアクセス単
位領域のデータを読み出し、前記特定のアクセス単位領
域に書き込むデータと共に、消去したブロックに書き込
むステップとを有することを特徴とする記憶装置におけ
る書き込み方法を提供する。

【００１４】このような書き込み方法によれば、消去す
るブロックと、書き換え前のアクセス単位領域が記憶さ
れているブロックが存在するブロックが異なるため、消
去によって、書き換え前のアクセス単位領域が記憶され
ているブロックの他のアクセス単位領域が消去されるこ
とがない。したがって、この他のアクセス単位領域を一
時退避するためのデータバッファを不要とすることがで
きる。また、一時退避する手順が不要となるため、書き
込み処理を高速に行うことができる。なお、消去するブ
ロックが属する半導体メモリと、書き換え前のアクセス
単位領域が記憶されているブロックが存在する半導体メ
モリとは異なる半導体メモリであるので、ブロック間の
データの転送の手順を高速に、この転送のためのデータ
バッファを設けることなしに実現するように構成するこ
ともできる。

【００１５】

【発明の実施の形態】以下、本発明に係る記憶装置の一
実施形態について説明する。

【００１６】まず、第1の実施形態について説明する。

【００１７】図1に、本実施形態に係る記憶装置の構成
をコンピュータの外部記憶装置への適用を例にとり示
す。

【００１８】図中、２が外部記憶装置でありホストコン
ピュータ１の外部記憶装置である。ホストコンピュータ
１は、記憶装置に対してデータの格納や読み出しを行う
装置であり、たとえばパーソナルコンピュータである。

【００１９】外部記憶装置２は、不揮発性半導体メモリ
としてフラッシュメモリを用いていることからフラッシ
ュカードと呼ばれる。

【００２０】この、フラッシュカード２は、ホストコン
ピュータ１と、アドレスバス１０１、データバス１０
２、リード信号１０３、ライト信号１０４そして割り込
み要求信号１０５によって接続される。

【００２１】フラッシュカード２中において、２１は、
ホストコンピュータ１やフラッシュメモリとのインタフ
ェースを司り、マイクロコントローラ２４の指示に従っ
て、ホストコンピュータ１やフラッシュメモリ間のデー
タ転送を行うコントローラである。

【００２２】また、２２、２３は、ホストコンピュータ
が書き込むセクタのデータを格納するためのフラッシュ
メモリであり、それぞれ第１のフラッシュメモリ、第２
のフラッシュメモリと呼ぶ。本実施形態では、第１およ
び第２のフラッシュメモリは、二つのセクタを一つのブ
ロックに記憶するものとする。つまり、フラッシュメモ
リの消去は、二つのセクタを同時に消去し、フラッシュ
メモリへの書き込みは、二つのセクタへ同時に書き込む
ことにより行われる。

【００２３】次に、２４は、マイクロコントローラであ
り、ホストコンピュータ１が書き込むコマンドの制御や
フラッシュメモリの管理、そしてフラッシュメモリとデ
ータバッファ間やホストコンピュータとデータバッファ
間のデータ転送を制御する。

【００２４】ここで、マイクロコントローラ２４は、ア
ドレスバス３０１、データバス３０２、リード信号３０
３ライト信号３０４を用いて、コントローラ２１に指示
を与える。３０５は、割り込み要求信号であり、コント
ローラ２１は、ホストコンピュータ１からコマンドを受
け取ったとき、ホストコンピュータ１とデータバッファ
間のデータ転送が終了したとき、そしてフラッシュメモ
リとデータバッファ間のデータ転送が終了したときに、
割り込み要求信号３０５をアサートする。

【００２５】さて、第１のフラッシュメモリ２２は、デ
ータバス２０１、リード信号２０２、ライト信号２０
３、コマンド・データ・イネーブル信号２０４、シリア
ルクロック信号２０５によって、コントローラ２１と接
続される。

【００２６】また、第２のフラッシュメモリ２３は、デ
ータバス２０１、リード信号２０６、ライト信号２０
７、コマンド・データ・イネーブル信号２０８、シリア
ルクロック信号２０９によって、コントローラ２１と接
続される。

【００２７】次に、図２に、コントローラ２１の内部構
成を示す。

【００２８】図示するように、コントローラ２１は、ホ
ストコンピュータインタフェース部２１１、フラッシュ
メモリコントロール部２１２そしてデーバッファ２１３
から構成されている。データバッファ２１３は、一つの
セクタデータを格納できる容量を持つ。

【００２９】次に、図３に、コントローラ２１のホスト
コンピュータインタフェース部２１１の内部構成を示
す。

【００３０】図示するように、ホストコンピュータイン
タフェース部１１は、ステータスレジスタ２１１７、コ
マンド格納部２１１６、ホスト間セクタデータ転送制御
部２１１５などを有する。

【００３１】次に、図4に、コントローラ２１のフラッ
シュメモリコントロール部２１２の内部構成を示す。

【００３２】図示するように、フラッシュメモリコント
ロール部２１２は、フラッシュ間データ読み出し部２１
２５、フラッシュ間データ書き込み部２１２６、フラッ
シュアドレス設定部２１２７、フラッシュコマンド設定
部２１２８などを有する。

【００３３】以下、このようなフラッシュカード２の動
作について説明する。

【００３４】図1においてホストコンピュータ１がフラ
ッシュカード２に対してセクタデータの読み出しおよび
書き込みを行う場合、ホストコンピュータ１は、ホスト
コントローラ２１のホストコンピュータインタフェース
部２１１のコマンド格納部２１１６（図３参照）に、書
き込むセクタデータのアドレス、書き込むセクタ数、そ
してセクタデータを書き込むことを示すコマンドを、ア
ドレスバス１０１、データバス１０２そしてライト信号
１０４を使用して、コマンド格納部２１１６が内部に有
するセクタアドレスレジスタ、セクタ数レジスタ、コマ
ンドレジスタに書き込む。すなわち、ホストコンピュー
タ１は、アドレスバス１０１によって、これらレジスタ
を選択しながら書き込みを行う。ここでは、ホストコン
ピュータ１が、セクタ数として１、コマンドとしてセク
タデータの書き込みを示すコマンドを書き込んだとす
る。

【００３５】さて、コマンド格納部２１１６は、ホスト
コンピュータ１がコマンドレジスタにコマンドを書き込
んだことを検出すると、マイクロコントローラ２４に対
する割り込み要求信号２１１９をアサートする。割り込
み要求信号２１１９はＯＲ回路２１１Ｃから信号２１１
４を通って、図２のＯＲ回路２１４からマイクロコント
ローラ２４の割り込み要求信号３０５として出力される
（図１参照）。これと同時に、図3のコマンド格納部２
１１６は信号２１１Ｂをアサートすることで、ステータ
スレジスタ２１１７をビジー状態に設定する。

【００３６】図1のマイクロコントローラ２４は、割り
込み要求信号３０５を受け付けると、コントローラ２１
のホストコンピュータインタフェース部２１１のコマン
ド格納部２１１６内のレジスタを読み出す(図3参照）。
コマンド格納部２１１６は、リード信号３０３がアサー
トされている間、アドレスバス３０１で指定されたレジ
スタの内容を内部データバス２１９に出力する。内部デ
ータバス２１９は、図２の入出力回路２１８を通って、
マイクロコントローラ２４に接続されている（図1参
照）。

【００３７】図1のマイクロコントローラ２４は、コマ
ンド格納部２１１６から読み出した内容から、ホストコ
ンピュータ１が一つのセクタデータを書き込むことを検
出すると、ホストコンピュータ１が書き込むセクタデー
タを格納するフラッシュメモリ内のブロックの消去をコ
ントローラ２１に指示するなどして、フラッシュメモリ
内のブロックの消去を制御する。フラッシュメモリのブ
ロックの消去の動作については、後に図５から図７を用
いて説明する。

【００３８】次いで、図1のマイクロコントローラ２４
は、コントローラ２１のホストコンピュータインタフェ
ース部２１１のホスト間セクタデータ転送制御部２１１
５(図3参照）に、ホストコンピュータ１から一つのセク
タデータを書き込む転送が存在することを設定する。そ
の後、図1のマイクロコントローラ２４は、レディ信号
３０７が立ち上がると、ホストコンピュータ１に対しデ
ータ転送の準備が整ったことを示すために、コントロー
ラ２１のホストコンピュータインタフェース部２１１の
ステータスレジスタ２１１７をレディ状態に設定する。
これらのマイクロコントローラ２４による設定は、アド
レスバス３０１、データバス３０２そしてライト信号３
０４を使用することによって行われる。

【００３９】一方、図1の、ホストコンピュータ１は、
ステータスレジスタ２１１７がレディ状態になったこと
を検出すると、フラッシュカード２に対し、セクタデー
タの書き込みを開始する。データバス１０２のバス幅が
１６ビットで、一つのセクタが５１２バイトで構成され
ている場合、ホストコンピュータ１は、１６ビットの書
き込みを２５６回行う。

【００４０】これを受けた、コントローラ２１のホスト
コンピュータインタフェース部２１１のホスト間セクタ
データ転送制御部２１１５(図３参照)は、セクタデータ
の書き込みであることを、アドレスバス１０１とライト
信号１０４によって検出し、図2のデータバッファ２１
３に対するアドレス２１１１およびライト信号２１１３
を生成する。ホストコンピュータ１が書き込むデータ
は、データバス１０２から内部データバス２１９を通っ
てデータバッファ２１３に転送される。

【００４１】ホストコンピュータ１による一つのセクタ
データの書き込みが終了すると、ホスト間セクタデータ
転送制御部２１１５(図3参照）は、信号２１１８をアサ
ートし、ステータスレジスタ２１１７をビジー状態に設
定する。また、ホスト間セクタデータ転送制御部２１１
５は、割り込み要求信号２１１Ａをアサートすることに
より、割り込み要求信号３０５をアサートする。

【００４２】図1のマイクロコントローラ２４は、割り
込み要求信号３０５を検出すると、データバッファ２１
３に格納されたセクタデータをフラッシュメモリに転送
するための指示をコントローラ２１に与えるなどして、
データバッファ２１３とフラッシュメモリ間のデータ転
送を制御する。このデータバッファ２１３とフラッシュ
メモリ間のデータ転送については、後に図５から図７を
用いて説明にする。

【００４３】また、マイクロコントローラ２４は、ホス
トコンピュータ１が指定したセクタのアドレスとこのセ
クタのアドレスがフラッシュメモリ内のどこのアドレス
に対応しているかを示しているアドレス変換テーブルを
更新する。アドレス変換テーブルはフラッシュメモリ内
に格納されるので、フラッシュカード２の電源が断たれ
た場合でも保持しつづけることが可能である。

【００４４】以上の動作によって、ホストコンピュータ
１による一つのセクタデータの書き込みが終了した後、
マイクロコントローラ２４は、ステータスレジスタ２１
１７をレディ状態に設定し、ホストコンピュータ１から
の次のコマンドを待つ。

【００４５】次に、ホストコンピュータ１がフラッシュ
カード２からセクタデータの読み出しを行う場合、ホス
トコンピュータ１は、コントローラ２１のホストコンピ
ュータインタフェース部２１１のコマンド格納部２１１
６(図3参照）内のセクタアドレスレジスタ、セクタ数レ
ジスタおよびコマンドレジスタに、読み出すセクタのア
ドレス、セクタ数そしてセクタデータを読み出すことを
示すコマンドを書き込む。ホストコンピュータ１による
コマンドレジスタへの書き込みにより、コマンド格納部
２１１６は、書き込みの場合と同様に割り込み要求信号
３０５を生成し、さらに信号２１１Ｂを使用してステー
タスレジスタ２１１７をビジー状態に設定する。

【００４６】図1のマイクロコントローラ２４は、割り
込み要求信号３０５を受け付けると、コマンド格納部２
１１６内のレジスタを読み出し、ホストコンピュータ１
が一つのセクタデータを読み出すことを検出する。次い
で、マイクロコントローラ２４は、ホストコンピュータ
１が書き込んだセクタアドレスがフラッシュメモリ内の
どこのアドレスに対応しているかをアドレス変換テーブ
ルから導き出す。フラッシュメモリのアドレスが判明し
た後、マイクロコントローラ２４は、コントローラ２１
のフラッシュメモリコントロール部２１２(図2参照）に
フラッシュメモリのアドレスを設定し、さらにフラッシ
ュメモリから読み出すことを示すコマンドを設定する。

【００４７】マイクロコントローラ２４によるフラッシ
ュメモリの選択は、図４のフラッシュアドレス設定部２
１２７を介して行われる。図1のマイクロコントローラ
２４は、アドレスバス３０１によって、図4のフラッシ
ュアドレス設定部２１２７の選択と、第１のフラッシュ
メモリ２２に対するアドレスであるか第２のフラッシュ
メモリ２３に対するアドレスであるかの選択とをアドレ
スバス３０１によって同時に行う。また、フラッシュメ
モリのアドレスは、データバス３０１から内部データバ
ス２１９を通って、データバス２０１に出力され、フラ
ッシュメモリに送られる。同様に、マイクロコントロー
ラ２４によるフラッシュメモリのコマンドの設定は図4
のフラッシュコマンド設定部２１２８を介して行われ、
フラッシュアコマンド設定部２１２８の選択と、第１の
フラッシュメモリ２２に対するコマンドであるか第２の
フラッシュメモリ２３に対するコマンドであるかの選択
はアドレスバス３０１によって同時に行う。

【００４８】その後、マイクロコントローラ２４は、の
フラッシュメモリコントロール部２１２のフラッシュ間
データ読み出し部２１２５（図4参照）にフラッシュメ
モリから一つのセクタを読み出す動作を行うことを設定
する。第１のフラッシュメモリ２２からデータを読み出
し、データバッファ２１３に格納する場合、フラッシュ
間データ読み出し部２１２５は、リード信号２０２をア
サートする。第１のフラッシュメモリ２２は、リード信
号２０２がアサートされ続けている間、フラッシュ間デ
ータ読み出し部２１２５が生成するシリアルクロック信
号２０５の立ち上がりのタイミングで順次データをデー
タバス２０１に出力する。データバス２０１のバス幅が
１６ビットである場合、フラッシュ間データ読み出し部
２１２５はシリアルクロック信号２０５に２５６個のパ
ルスを生成することになる。

【００４９】また、第１のフラッシュメモリ２２から読
み出したデータは、内部データバス２１９に出力され、
フラッシュ間データ読み出し部２１２５は第１のフラッ
シュメモリ２２から読み出したデータに同期して、図2
のデータバッファ２１３のアドレス２１２１およびライ
ト信号２１２３を生成し、データバッファ２１３に書き
込む。

【００５０】なお、第２のフラッシュメモリ２３からデ
ータを読み出し、データバッファ２１３に格納する場
合、フラッシュ間データ読み出し部２１２５は、リード
信号２０２に代えて２０３をアサートする。その他の動
作は、第1のフラッシュメモリ２２からデータを読み出
す場合と同様である。

【００５１】さて、第1もしくは第2のフラッシュメモリ
からの読み出しが終了すると、フラッシュ間データ読み
出し部２１２５は、割り込み要求信号２１２４をアサー
トする。割り込み要求信号２１２４のアサートにより、
マイクロコントローラ２４への割り込み要求信号３０５
がアサートされる。図1のマイクロコントローラ２４
は、割り込み要求信号３０５を受け付けると、コントロ
ーラ２１のホストコンピュータインタフェース部２１１
のホスト間セクタデータ転送制御部２１１５（図3参
照）に、ホストコンピュータ１が一つのセクタデータの
読み出しを行うことを設定し、その後、ステータスレジ
スタをレディ状態に設定する。

【００５２】ホストコンピュータ１は、ステータスレジ
スタ２１１７がレディ状態になったことを検出すると、
フラッシュカード２に対し、セクタデータの読み出しを
開始する。データバス１０２のバス幅が１６ビットで、
一つのセクタが５１２バイトで構成されている場合、ホ
ストコンピュータ１は、１６ビットの読み出しを２５６
回行う。

【００５３】ホスト間セクタデータ転送制御部２１１５
は、セクタデータの読み出しであることを、アドレスバ
ス１０１とリード信号１０３によって検出し、データバ
ッファ２１３に対するアドレス２１１１およびリード信
号２１１２を生成する。ホストコンピュータ１が読み出
すデータは、データバッファ２１３から内部データバス
２１９を通ってデータバス１０２に転送される。以上の
動作により、ホストコンピュータ１による一つのセクタ
データの読み出しが終了する。

【００５４】以下、前述したように、セクタデータ書き
込みの際の、フラッシュメモリのブロックの消去の動作
と、データバッファ２１３とフラッシュメモリ間のデー
タ転送の動作について図５から図8を用いて説明する。

【００５５】ここで、図５から図７は、各動作のタイミ
ングを示したものである。また、図５から図7のタイミ
ングは、図８に示すように、まず、第１のフラッシュメ
モリ２２のセクタ２２１とセクタ２２２から成るブロッ
クAの、ホストコンピュータ１によって書き換えられな
いセクタ２２１のＤ０−０からＤ０−５１１の５１２バ
イトのデータをデータパス２を通して第２のフラッシュ
メモリ２３の未使用のブロックBのセクタ２３１に転送
し、その後、ホストコンピュータ１が書き込んだデータ
バッファ２１３のデータをデータパス３を通して第２の
フラッシュメモリ２３のブロックBのセクタ２３２に転
送する場合について示したものである。ここで、データ
パス１は、データバス１０２から内部データバス２１９
を通るデータパスである。データパス２は、データバス
２０１を通るデータパスである。また、データパス３
は、内部データバス２１９からデータバス２０１を通る
データパスである。

【００５６】まず、ブロックの消去を行う場合について
説明する。

【００５７】この場合、マイクロコントローラ２４はア
ドレス変換テーブルを参照し、ホストコンピュータ１に
よって書き換えられるセクタ２２１を記憶していないフ
ラッシュメモリの未使用のブロックの一つを選択する。
図8の場合には、第2のフラッシュメモリ２３のブロック
Bが選択される。そして、図５のステップＳ０におい
て、マイクロコントローラ２４は、アドレスバス３０１
にアドレス０を、データバス３０２にデータ０を出力
し、ライト信号３０４によって書き込みを行う。アドレ
ス０は、コントローラ２１のフラッシュメモリコントロ
ール部２１２のフラッシュアドレス設定部２１２７（図
4参照）に対し、第２のフラッシュメモリ２３にアドレ
スを書き込む動作を選択したことを示している。データ
０は、第２のフラッシュメモリ２３内の消去するブロッ
クのアドレスを示しており、図８におけるセクタ２３１
とセクタ２３２から成るブロックBのアドレスである。

【００５８】これを受けたフラッシュメモリコントロー
ル部２１２では、出力回路２１２Ｂ(図4参照）によっ
て、データバス３０２のデータを内部データバス２１９
からデータバス２０１に出力する。また、フラッシュア
ドレス設定部２１２７は、マイクロコントローラ２４か
らのアドレスバス３０１とライト信号３０４から、第２
のフラッシュメモリ２３へのライト信号２０７を生成す
る。

【００５９】次いで、ステップＳ１において、マイクロ
コントローラ２４は、アドレスバス３０１にアドレス１
を、データバス３０２にデータ１を出力し、ライト信号
３０４によって書き込みを行う。アドレス１は、コント
ローラ２１のフラッシュメモリコントロール部２１２の
フラッシュコマンド設定部２１２８(図４参照）に対
し、第２のフラッシュメモリ２３にコマンドを書き込む
動作を選択したことを示している。データ１は、フラッ
シュメモリに対する消去コマンドを示しており、データ
バス２０１に出力される。

【００６０】これを受けたフラッシュコマンド設定部２
１２８は、マイクロコントローラ２４からのアドレスバ
ス３０１とライト信号３０４から、第２のフラッシュメ
モリ２３へのライト信号２０７およびコマンド・データ
・イネーブル信号２０８を生成する。コマンド・データ
・イネーブル信号２０８がアサートされているときのラ
イト信号を使用したフラッシュメモリに対する書き込み
は、コマンドの書き込みであることを示している。第２
のフラッシュメモリ２３に消去コマンドであるデータ０
が書き込まれると、第２のフラッシュメモリ２３のレデ
ィ信号３０７(図1参照）がネゲートされ、第２のフラッ
シュメモリ２３がビジー状態であることをマイクロコン
トローラ２４に知らせる。レディ信号３０７は、第２の
フラッシュメモリ２３が消去動作中である場合、および
データの書き込み動作中である場合に、第２のフラッシ
ュメモリ２３によってネゲートされる。

【００６１】時間Ｔ１において、前述したように、レデ
ィ信号３０７が立ち上がったことにより、マイクロコン
トローラ２４は、第２のフラッシュメモリ２３の消去動
作が終了したことを知る。

【００６２】次に、データバッファ２１３とフラッシュ
メモリ間のデータ転送の動作について説明する。

【００６３】第２のフラッシュメモリ２３の消去および
ホストコンピュータ１による一つのセクタデータのデー
タバッファ２１３に対する書き込みが完了すると、マイ
クロコントローラ２４は、ステップＳ２の動作を行う。

【００６４】ステップＳ２で、マイクロコントローラ２
４は、第１のフラッシュメモリ２２から読み出すブロッ
クのアドレスを設定する。アドレスバス３０１のアドレ
ス２は、コントローラ２１のフラッシュメモリコントロ
ール部２１１のフラッシュアドレス設定部２１２７(図4
参照）に対し、第１のフラッシュメモリ２２にアドレス
を書き込む動作を選択したことを示している。データバ
ス３０２のデータ２は、第１のフラッシュメモリ２２か
ら読み出すブロックのアドレスを示しており、図８にお
けるセクタ２２１とセクタ２２２から成るブロックAの
アドレスである。

【００６５】一方、これらを受けたフラッシュアドレス
設定部２１２７は、マイクロコントローラ２４からのア
ドレスバス３０１とライト信号３０４から、第１のフラ
ッシュメモリ２２へのライト信号２０３を生成する。

【００６６】次いで、ステップＳ３では、マイクロコン
トローラ２４は、第１のフラッシュメモリ２２に対し、
図８のセクタ２２１から５１２バイトのデータを読み出
すコマンドを設定している。アドレスバス３０１のアド
レス３は、フラッシュコマンド設定部２１２８(図4参
照）に対し、第１のフラッシュメモリ２２にコマンドを
書き込む動作を選択したことを示している。データバス
３０２のデータ３は、フラッシュメモリのブロックのは
じめの５１２バイトの読み出しを行うコマンドを示して
おり、データバス２０１に出力される。

【００６７】これを受けたフラッシュコマンド設定部２
１２８は、マイクロコントローラ２４からのアドレスバ
ス３０１とライト信号３０４から、第１のフラッシュメ
モリ２２へのライト信号２０３およびコマンド・データ
・イネーブル信号２０４を生成する。

【００６８】ステップＳ４は、マイクロコントローラ２
４が、第２のフラッシュメモリ２３にデータを書き込む
ブロックのアドレスを設定している。第２のフラッシュ
メモリ２３のデータ書き込むブロックのアドレスは、図
８におけるセクタ２３１とセクタ２３２から成るブロッ
クBのアドレスである。また、ステップＳ４の動作は、
ステップＳ０の動作と同一である。

【００６９】ステップＳ５は、マイクロコントローラ２
４が、第２のフラッシュメモリ２３に対し、データを書
き込むコマンドを設定している。ステップＳ５のタイミ
ングは、ステップＳ１と同一であるが、第２のフラッシ
ュメモリ２３に書き込むコマンドがデータ４となる。デ
ータ４は、フラッシュメモリに対する書き込みコマンド
を示しており、一つのブロック全体にデータを新たに書
き込むコマンドである。

【００７０】次に、図６のステップＳ６において、マイ
クロコントローラ２４は、フラッシュ間データ書き込み
部２１２６(図4参照）に、第２のフラッシュメモリ２３
に対し、第１のフラッシュメモリ２２から５１２バイト
のデータを転送した後に、データバッファ２１３から５
１２バイトのデータを転送することを設定する。アドレ
スバス３０１のアドレス４は、フラッシュ間データ書き
込み部２１２６を選択している。データバス３０２のデ
ータ５は、第２のフラッシュメモリ２３に対し、第１の
フラッシュメモリ２２から５１２バイトのデータを転送
した後に、データバッファ２１３から５１２バイトのデ
ータを転送することを示している。

【００７１】このマイクロコントローラ２４からの設定
に従って、フラッシュ間データ書き込み部２１２６は、
フラッシュ間データ読み出し部２１２５に対し、信号２
１２９をアサートする。信号２１２９がアサートされて
いる間、フラッシュ間データ読み出し部２１２５は、信
号２１２Ａで指定されたフラッシュメモリに対し、５１
２バイトの読み出しを行う。信号２１２Ａは、１（ＨＩ
ＧＨ）のとき第１のフラッシュメモリ２２を選択してお
り、０（ＬＯＷ）のとき第２のフラッシュメモリ２３を
選択している。

【００７２】ステップ７は、第１のフラッシュメモリ２
２に対する５１２バイトの読み出しと、第２のフラッシ
ュメモリ２３への５１２バイトのデータ転送である。フ
ラッシュ間データ読み出し部２１２５は、第１のフラッ
シュメモリ２２に対するリード信号２０２をアサート
し、２５６個のパルスをシリアルクロック信号２０５に
出力する。第１のフラッシュメモリ２２は、シリアルク
ロック信号２０５の立ち上がりに対し、データＤ０−１
からＤ０−５１１を順次データバス２０１に出力する。
ここで、データＤ０−１からＤ０−５１１は、それぞれ
１バイトのデータである。また、信号２１２９がアサー
トされているときのフラッシュメモリに対する読み出し
では、フラッシュ間データ読み出し部２１２５は、フラ
ッシュメモリから読み出したデータをデータバッファ２
１３に書き込まないので、データバッファ２１３へのラ
イト信号２１２２を生成しない。

【００７３】ステップ７において、フラッシュ間データ
読み出し部２１２５が行う第１のフラッシュメモリ２２
に対する読み出しと同時に、フラッシュ間データ書き込
み部２１２６は、コマンド・データ・イネーブル信号２
０８をアサートし、２５６個のパルスをシリアルクロッ
ク信号２０９に出力する。第２のフラッシュメモリ２３
は、コマンド・データ・イネーブル信号２０８をアサー
トされている間に、シリアルクロック信号２０９の立ち
上がりでデータバス２０１上のデータを取り込む。フラ
ッシュ間データ書き込み部２１２６は、第１のフラッシ
ュメモリ２２から第２のフラッシュメモリ２３への５１
２バイトのデータ転送が終了すると、信号２１２９をネ
ゲートする。

【００７４】ステップ８では、データバッファ２１３か
ら読み出したデータを第２のフラッシュメモリ２３に転
送している。フラッシュ間データ書き込み部２１２６
は、データバッファ２１３に対するアドレス２１２１お
よびリード信号２１２２を生成する。データバッファ２
１３は、アドレス２１２１に対するデータを内部データ
バス２１９に出力する。内部データバス２１９のデータ
は、出力回路２１２Ｂを通ってデータバス２０１に出力
される。これと同時に、フラッシュ間データ書き込み部
２１２６は、第２のフラッシュメモリ２３に対するシリ
アルクロック信号２０９を生成する。第２のフラッシュ
メモリ２３は、シリアルクロック信号２０９の立ち上が
りでデータバス２０１上のデータを取り込む。データバ
ッファ２１３から第２のフラッシュメモリ２３への５１
２バイトのデータ転送が終了すると、フラッシュ間デー
タ書き込み部２１２６は、割り込み要求信号２１２４を
アサートする。割り込み要求信号２１２４は、ＯＲ回路
２１４を通って、マイクロコントローラ２４への割り込
み要求信号３０５となる。

【００７５】マイクロコントローラ２４は、割り込み要
求信号３０５を受け付けると、アドレス５に対し、デー
タ６を書き込み、割り込み要求信号３０５をネゲートさ
せる。（ステップ９） その後、ステップ１０では、マイクロコントローラ２４
は、第２のフラッシュメモリ２３に対し、ステップ７お
よびステップ８で転送した１０２４バイトのデータを書
き込むためのコマンドを設定している。アドレスバス３
０１のアドレス１は、フラッシュコマンド設定部２１２
８に対し、第２のフラッシュメモリ２３にコマンドを書
き込む動作を選択したことを示している。データバス３
０２のデータ７は、フラッシュメモリに対する書き込み
コマンドを示しており、データバス２０１に出力され
る。フラッシュコマンド設定部２１２８は、マイクロコ
ントローラ２４からのアドレスバス３０１とライト信号
３０４から、第２のフラッシュメモリ２３へのライト信
号２０７およびコマンド・データ・イネーブル信号２０
８を生成する。第２のフラッシュメモリ２３は、書き込
みコマンドが設定されたことにより、レディ信号３０７
をネゲートし、マイクロコントローラ２４に対し、第２
のフラッシュメモリ２３がビジー状態であることを知ら
せる。

【００７６】時間Ｔ２において、レディ信号３０７が立
ち上がることにより、マイクロコントローラ２４は、第
２のフラッシュメモリ２３の書き込み動作が終了したこ
とを知り、これにより、ホストコンピュータ１が書き込
んだ一つのセクタデータのフラッシュメモリに対する書
き込みが終了する。なお、この際に、マイクロコントロ
ーラは、アドレス変換テーブルを行った転送や書き込み
に整合するように更新する。具体的には、図8の第1のフ
ラッシュメモリ２２のブロックAのセクタ２２１に記録
されていたセクタに対応するフラッシュメモリアドレス
を第2のフラッシュメモリ２３のブロックBのセクタ２３
１のアドレスに更新し、第1のフラッシュメモリ２２の
ブロックAのセクタ２２２に記録されていたセクタに対
応するフラッシュメモリアドレスを第2のフラッシュメ
モリ２３のブロックBのセクタ２３２のアドレスに更新
する。

【００７７】以上、本発明に係る外部記憶装置の第1実
施形態について説明した。

【００７８】以下、本発明の第2の実施形態について説
明する。

【００７９】図９に、本第2実施形態に係る外部記憶装
置の構成を示す。

【００８０】本第2実施形態に係る外部記憶装置も第1実
施形態同様フラッシュカードである。

【００８１】本第2実施形態に係るフラッシュカードが
第1実施形態に係るフラッシュカードと異なる点は、第
１のフラッシュメモリ２２がデータバス２２３によって
コントローラ２１に接続され、第２のフラッシュメモリ
２３がデータバス２３３によってコントローラ２１に接
続されている点である。

【００８２】本第2実施形態では、第１のフラッシュメ
モリ２２および第２のフラッシュメモリ２３が、それぞ
れ別個のデータバスによってコントローラ２１に接続さ
れているため、コントローラ２１は、第１のフラッシュ
メモリ２２からデータバス２２３を通って読み出したデ
ータをデータバス２３３に出力することにより、第１の
フラッシュメモリ２２から第２のフラッシュメモリ２３
へのデータ転送を行う。同様に、第２のフラッシュメモ
リ２３から第１のフラッシュメモリ２２へのデータ転送
も行われる。

【００８３】以上、本発明の実施形態について説明し
た。

【００８４】なお、以上の実施形態では、一つのブロッ
クが二つのセクタで構成されている場合について説明し
たが、一つのブロックが二つ以上の複数のセクタを記憶
している場合にも同様に適用することができ、この場合
は、ブロックの書き換えられるセクタではないセクタの
全てを、他方のフラッシュメモリの未使用ブロックに、
データバッファに格納した書き換え後のセクタと共に転
送し、書き込むようにする。この場合も、データバッフ
ァの容量には、一つのセクタを格納する容量だけでり足
りる。

【００８５】また、以上の実施形態では、フラッシュメ
モリが２つの場合について説明したが、これは３つ以上
のフラッシュメモリを用いるようにしてもよい。この場
合は、データバッファに格納した書き換え後のセクタ
と、書き換えられるセクタを含むブロックの書き換える
セクタを除く全セクタを書き込むブロックを、書き換え
られるセクタを含むブロックを含むフラッシュメモリで
はない任意のフラッシュメモリの未使用ブロックのなか
から選択するようにすればよい。または、あらかじめ、
複数のフラッシュメモリを２つグループにグループ分け
しておき、データバッファに格納した書き換え後のセク
タと、書き換えられるセクタを含むブロックの書き換え
るセクタを除く全セクタを書き込むブロックを、書き換
えられるセクタを含むブロックを持つフラッシュメモリ
とは異なるグループに属する任意のフラッシュメモリの
未使用ブロックのなかから選択するようにしてもよい。
これら場合も、データバッファの容量には、一つのセク
タを格納する容量だけでり足りる。

【００８６】また、以上の実施形態では、第1のフラッ
シュメモリのセクタを書き換える場合について説明した
が、第2のフラッシュメモリのセクタを書き換える場合
も同様であり、第2のフラッシュメモリのブロックの書
き換えられるセクタではないセクタの全てを、第1のフ
ラッシュメモリの未使用ブロックに、データバッファに
格納した書き換え後のセクタと共に転送し、書き込むよ
うにする。

【００８７】また、以上の実施形態では、ブロックの先
頭のセクタが書き換えられる場合について説明したが、
ブロックの先頭ではないセクタが書き換えられる場合も
同様である。この場合は、データバッファに格納された
書き換え後のセクタと、書き換えられるセクタを含むブ
ロックの書き換えるセクタを除く各セクタの、他方のフ
ラッシュメモリの未詳ブロックへの書き込みの順序を、
元のブロック中のセクタの並びと同じ並びで書き込みが
行われるように変更してもよい。しかし、フラッシュメ
モリの内のセクタのアドレスは、アドレス変換テーブル
によって管理するので、実際は、任意の順序で書き込み
を行ってかまわない。すなわち、先述した実施形態と同
じ順序でもかまわない。

【００８８】また、本実施形態では、ホストコンピュー
タの外部記憶装置に適用する場合について説明したが、
本実施形態は各種装置の記憶装置に、セクタに代えて当
該装置のアクセス単位領域を対象とすることにより同様
に適用することができる。

【００８９】以上、本実施形態によれば、フラッシュメ
モリなどの不揮発性半導体メモリを用いたの外部記憶装
置において、第１のフラッシュメモリと第２のフラッシ
ュメモリ間のデータ転送を可能とすることにより、フラ
ッシュメモリ内の書き換えられないデータを一時的に格
納するためのデータバッファが不要となる。これによ
り、外部記憶装置は、ホストコンピュータが書き込むま
たは読み出すセクタデータのためのデータバッファのみ
を内蔵するだけでよいので、データバッファの削減が可
能となり、低価格な外部記憶装置を実現できる。

【００９０】さらに、フラッシュメモリ内の書き換えら
れないデータを一時的に格納するための処理が不要とな
り、高速なホストコンピュータによる書き込みが実現で
きる。

【００９１】

【発明の効果】以上のように、本発明によれば、複数の
アクセス単位領域を記憶するブロックを一つの消去単位
とするフラッシュメモリを用いた記憶装置において、書
き込み処理を、記憶装置のデータバッファを大容量化す
ることなく可能とすることをができる。また、このよう
な記憶装置において、書き込み処理を高速化することが
できる。

【図面の簡単な説明】

【図１】本発明の第1実施形態に係る外部記憶装置の構
成を示すブロック図である。

【図２】本発明の第1実施形態に係るコントローラの構
成を示すブロック図である。

【図３】本発明の第1実施形態に係るホストコンピュー
タインタフェース部の構成を示すブロック図である。

【図４】本発明の第1実施形態に係るフラッシュメモリ
コントロール部の構成を示すブロック図である。

【図５】本発明の第1実施形態に係る外部記憶装置の動
作タイミングを示すタイミングチャートである。

【図６】本発明の第1実施形態に係る外部記憶装置の動
作タイミングを示すタイミングチャートである。

【図７】本発明の第1実施形態に係る外部記憶装置の動
作タイミングを示すタイミングチャートである。

【図８】本発明の第1実施形態に係る外部記憶装置の書
き込み処理の概要を示す図である。

【図９】本発明の第2実施形態に係る外部記憶装置の構
成を示すブロック図である。

【符号の説明】

１…ホストコンピュータ、２…フラッシュカード（外部
記憶装置）、２１…コントローラ、２２…第１のフラッ
シュメモリ、２３…第２のフラッシュメモリ、２４…マ
イクロコントローラ、２１１…ホストコンピュータイン
タフェース部、２１２、フラッシュメモリコントロール
部、２１３…データバッファ。

Claims (6)

【特許請求の範囲】
1. 【請求項１】複数のアクセス単位領域のデータを記憶す
   るブロックを複数有し、ブロック単位にデータの消去及
   び書き込みを行う半導体メモリを複数有する記憶装置に
   おいて、ホスト装置から特定のアクセス単位領域にデー
   タを書き込むことを指示された場合に、当該アクセス単
   位領域のデータを半導体メモリに書き込む方法であっ
   て、 前記複数の半導体メモリのうちの、前記特定のアクセス
   単位領域のデータを記憶しているブロックを有する半導
   体メモリを除く半導体メモリ中の未使用のブロックを選
   定するステップと、 選定したブロックを消去するステップと、 前記特定のアクセス単位領域を記憶しているブロック中
   の前記特定のアクセス単位領域を除くアクセス単位領域
   のデータを読み出し、前記特定のアクセス単位領域に書
   き込むデータと共に、消去したブロックに書き込むステ
   ップとを有することを特徴とする記憶装置における書き
   込み方法。
2. 【請求項２】ホスト装置からセクタ単位にデータの書き
   込みが行われる記憶装置であって、 複数のセクタのデータを記憶するブロックを複数有し、
   ブロック単位にデータの消去及び書き込みを行う、複数
   の半導体メモリと、 ホスト装置から特定のセクタにデータを書き込むことを
   指示された場合に、前記特定のセクタに書き込むデータ
   を一時的に格納するデータバッファと、 ホスト装置から特定のセクタにデータを書き込むことを
   指示された場合に、前記複数の半導体メモリのうちの、
   前記特定のセクタのデータを記憶しているブロックを有
   する半導体メモリを除く半導体メモリ中の未使用のブロ
   ックを選定する手段と、 選定したブロックを消去する手段と、 前記特定のセクタを記憶しているブロック中の前記特定
   のセクタを除くセクタのデータと、前記データバッファ
   に格納された特定のセクタに書き込むデータとを読み出
   し、消去したブロックに書き込む手段とを有することを
   特徴とする記憶装置。
3. 【請求項３】請求項２記載の記憶装置であって、 前記複数のフラッシュメモリのデータバスは共通化され
   ており、前記特定のセクタを記憶しているブロック中の
   前記特定のセクタを除くセクタのデータの読み出しと、
   読み出したセクタのデータの消去したブロックへの書き
   込みは、前記データバスを介して、前記特定のセクタを
   記憶している半導体メモリのから消去したブロックを含
   む半導体メモリへデータを直接転送することにより行う
   ことを特徴とする記憶装置。
4. 【請求項４】請求項２記載の記憶装置であって、 前記複数の半導体メモリは２つのグループにグループ分
   けされており、 前記未使用ブロックは、前記特定のセクタのデータを記
   憶しているブロックを有する半導体メモリと異なるグル
   ープに属する半導体メモリ中から選定すくことを特徴と
   する記憶装置。
5. 【請求項５】ホスト装置からセクタ単位にデータの書き
   込みが行われる記憶装置であって、 複数のセクタのデータを記憶するブロックを複数有し、
   ブロック単位にデータの消去及び書き込みを行う、複数
   の半導体メモリと、 記憶装置に記憶されたセクタのセクタアドレスを、当該
   セクタアドレスのセクタが記憶されている物理アドレス
   と対応づけて管理するアドレス変換手段と、 ホスト装置から特定のセクタにデータを書き込むことを
   指示された場合に、前記特定のセクタに書き込むデータ
   を一時的に格納するデータバッファと、 ホスト装置から特定のセクタにデータを書き込むことを
   指示された場合に、前記複数の半導体メモリのうちの、
   前記アドレス変換手段が前記特定のセクタのセクタアド
   レスに対応づけて管理している物理アドレスが示す半導
   体メモリを除く半導体メモリ中の未使用のブロックを選
   定する手段と、 選定したブロックを消去する手段と、 前記アドレス変換手段が前記特定のセクタのセクタアド
   レスに対応づけて管理している物理アドレスが示す半導
   体メモリのブロック中の、前記アドレス変換手段が前記
   特定のセクタのセクタアドレスに対応づけて管理してい
   る物理アドレスが示すセクタを除くセクタのデータと、
   前記データバッファに格納されている特定のセクタに書
   き込むデータとを読み出し、消去したブロックに書き込
   む手段とを有し、 前記アドレス変換手段は、消去したブロックに書き込ん
   だ各セクタのセクタアドレスに対応づける物理アドレス
   を、各セクタのデータを書き込んだ物理アドレスに更新
   することを特徴とする記憶装置。
6. 【請求項６】請求項２、３または４記載の記憶装置であ
   って、 前記半導体メモリはフラッシュメモリであることを特徴
   とする記憶装置。