JPS5875244A - デ−タ圧縮記憶方式 - Google Patents
デ−タ圧縮記憶方式Info
- Publication number
- JPS5875244A JPS5875244A JP17224981A JP17224981A JPS5875244A JP S5875244 A JPS5875244 A JP S5875244A JP 17224981 A JP17224981 A JP 17224981A JP 17224981 A JP17224981 A JP 17224981A JP S5875244 A JPS5875244 A JP S5875244A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- output signal
- counting
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/46—Conversion to or from run-length codes, i.e. by representing the number of consecutive digits, or groups of digits, of the same kind by a code word and a digit indicative of that kind
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデータ圧縮記憶方式に関するもσ〕である。
従来の記憶装置においては送られてきたデータった。
本発明の目的は連続する同一データフレームの数を計数
し、同一データが連続した場合には、先にその計数した
値を次にそのデータを81+意装置に書き込み、同一デ
ータが連続した場合においてd己憶するデータ“量を削
減することにより6己憶するデータ量が少くかつデータ
転送時間の少な臣己憶方式全提供することにある。
し、同一データが連続した場合には、先にその計数した
値を次にそのデータを81+意装置に書き込み、同一デ
ータが連続した場合においてd己憶するデータ“量を削
減することにより6己憶するデータ量が少くかつデータ
転送時間の少な臣己憶方式全提供することにある。
本発明によると入力データを一時保持するラッチ回路と
、該ラッチ回路に保持されたデータと新たなデータと全
比較する比較器と、該比較器の一致出力信号により計数
する計数器と、記憶回路と、前記ラッチ回路に保持され
たデータと前記計数器の計数値とを選択切り換えて前記
記憶回路に導く切換回路とを含み、連続した同一データ
が入力された場合、前記比較器の一致出力信号により前
記計数器で同一データの個数全カウントし、前記比較器
が不一致出力信号を出したときに計数器の値とその値が
計数値であることを示すためにマーカービットの論理1
を付加して、続いて前記ラッチ回乎 路に保持されたデータにマーカービット論理0を付加し
て記憶回路に書き込み、連続し4い単一のデータが入力
された場合、すなわち比較器が連続して不一致出力信号
を出す場合は、前記ラッチ回路に保持されたデータにマ
ーカービットの論理O全付加して前記記憶回路に書き込
むことを特徴とするデータ圧縮記憶方式が得られる。
、該ラッチ回路に保持されたデータと新たなデータと全
比較する比較器と、該比較器の一致出力信号により計数
する計数器と、記憶回路と、前記ラッチ回路に保持され
たデータと前記計数器の計数値とを選択切り換えて前記
記憶回路に導く切換回路とを含み、連続した同一データ
が入力された場合、前記比較器の一致出力信号により前
記計数器で同一データの個数全カウントし、前記比較器
が不一致出力信号を出したときに計数器の値とその値が
計数値であることを示すためにマーカービットの論理1
を付加して、続いて前記ラッチ回乎 路に保持されたデータにマーカービット論理0を付加し
て記憶回路に書き込み、連続し4い単一のデータが入力
された場合、すなわち比較器が連続して不一致出力信号
を出す場合は、前記ラッチ回路に保持されたデータにマ
ーカービットの論理O全付加して前記記憶回路に書き込
むことを特徴とするデータ圧縮記憶方式が得られる。
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例を示すブロック図、第2図は
入力データの書き込みデータへの変換例を示す図である
。
入力データの書き込みデータへの変換例を示す図である
。
第1図において、本実施例は記憶する入力データをのせ
るデータバス10、前記入力データ’Ik 一時保持す
るデータラッチ回路3、データラッチ回路3の出力信号
をのせるデータラッチバス18、該データラッチバス1
8とデータバス1oの入力データ全比較する比較回路4
、該比較回路4でデータラッチ回路3の出力とデータバ
ス100入力データが比較されデータが一致したこと全
指示する比較−散出力信号をのせる比較一致出力信号線
12、同一データの連続数全計数する計数回路2、該計
数回路2の出力とデータラッチバス18のデータを切り
換える切換回路6、前記切換回路6の出力をのせる書き
込みデータバス14、データを記憶する記憶回路7、前
記信号線12上の比較−散出力信号により計数回路2の
計数指示を行う計数回路計数指示線11、切換回路6に
対して切り換え全指示する切換指示線13、記憶するデ
ータが計数値であることを示すマーカー線16、記憶回
路7へ書き込みデータバス14とマーカー線16の内容
を書き込むことを指示する書き込み指示線15を′1″
にする制御回路5、計数回路2と制御回路5を初期化す
るリセット信号をのせるリセット信号線17より構成さ
れる。
るデータバス10、前記入力データ’Ik 一時保持す
るデータラッチ回路3、データラッチ回路3の出力信号
をのせるデータラッチバス18、該データラッチバス1
8とデータバス1oの入力データ全比較する比較回路4
、該比較回路4でデータラッチ回路3の出力とデータバ
ス100入力データが比較されデータが一致したこと全
指示する比較−散出力信号をのせる比較一致出力信号線
12、同一データの連続数全計数する計数回路2、該計
数回路2の出力とデータラッチバス18のデータを切り
換える切換回路6、前記切換回路6の出力をのせる書き
込みデータバス14、データを記憶する記憶回路7、前
記信号線12上の比較−散出力信号により計数回路2の
計数指示を行う計数回路計数指示線11、切換回路6に
対して切り換え全指示する切換指示線13、記憶するデ
ータが計数値であることを示すマーカー線16、記憶回
路7へ書き込みデータバス14とマーカー線16の内容
を書き込むことを指示する書き込み指示線15を′1″
にする制御回路5、計数回路2と制御回路5を初期化す
るリセット信号をのせるリセット信号線17より構成さ
れる。
データを尊き込む場合あらかじめ計数回路2、制御回路
5はリセット信号線17上のリセット信号により初期化
され切換回路6は制御回路5の出力をのせる切換指示線
13によりデータラッチバス18を選択するようにして
おき、又制御回路5の出力マーカー線16も′0”にし
ておく。
5はリセット信号線17上のリセット信号により初期化
され切換回路6は制御回路5の出力をのせる切換指示線
13によりデータラッチバス18を選択するようにして
おき、又制御回路5の出力マーカー線16も′0”にし
ておく。
最初に送られてきたデータフレームはデータラッチ回路
3に保持される。次に送られてきたデータフレームは、
先に送られたデータラッチ回路3に保持されているデー
タとデータ比較回路4で比較される。データが一致して
いれば比較一致出力信号線12上の比較−散出力信号が
1”となり制御回路5に入力される。
3に保持される。次に送られてきたデータフレームは、
先に送られたデータラッチ回路3に保持されているデー
タとデータ比較回路4で比較される。データが一致して
いれば比較一致出力信号線12上の比較−散出力信号が
1”となり制御回路5に入力される。
制御回路5は比較一致出力信号線12上の比較5−
一致出力信号が′1″であれば計数回路計数指示線11
を′1”とし計数回路2はこの信号により計数する。又
この時制御回路5の出力書き込み指示線15は0″とな
っておりそのデータは書き込まれない。
を′1”とし計数回路2はこの信号により計数する。又
この時制御回路5の出力書き込み指示線15は0″とな
っておりそのデータは書き込まれない。
この様にしてデータバス10にのせられて入力してきた
データが前のデータと一致していれば計数回路2が計数
されるだけでデータは、記憶回路7に書き込まれない。
データが前のデータと一致していれば計数回路2が計数
されるだけでデータは、記憶回路7に書き込まれない。
データが2個以上連続して一致した次のデータフレーム
が前のデータと一致しないことを比較回路4が検出する
とデータ比較一致出力信号線12上のデータ比較−散出
力信号がθ′となる。
が前のデータと一致しないことを比較回路4が検出する
とデータ比較一致出力信号線12上のデータ比較−散出
力信号がθ′となる。
制御回路5はデータ比較−散出力信号が′0”となった
ことによりまず切換指示線13により切換回路6會計数
回路2の出力側に切りかえ計数回路2の出力を書き込み
データバス14にのせるとともにマーカー線16を1″
にし書き込み指示線15を1”にし記憶回路7に計数回
路2の計数値トマーカービットを書き込む。
ことによりまず切換指示線13により切換回路6會計数
回路2の出力側に切りかえ計数回路2の出力を書き込み
データバス14にのせるとともにマーカー線16を1″
にし書き込み指示線15を1”にし記憶回路7に計数回
路2の計数値トマーカービットを書き込む。
6−
次に、切換指示線13により切換回路6を、データーi
ッチバス18側に切り換えると同時にマーカー線16を
”0”にし書き込み指示線11ビ1”にし記憶回路7に
データラッチ回路3の出力を書き込む。
ッチバス18側に切り換えると同時にマーカー線16を
”0”にし書き込み指示線11ビ1”にし記憶回路7に
データラッチ回路3の出力を書き込む。
同一データが連続しない場合制御回路5は、常に切換指
示線13により切換回路6をデータラッチバス1111
にし、又マーカー線を60”にしデータラッチ回路3の
出力の内容全席に記憶回路7に1き込んでゆく。
示線13により切換回路6をデータラッチバス1111
にし、又マーカー線を60”にしデータラッチ回路3の
出力の内容全席に記憶回路7に1き込んでゆく。
第2図は、データラッチバス18にのせられた入力デー
タの記憶回路7に書き込まれるデータへの変換例であり
、同+2 (a)のように連続した同一データがあった
場合同図(blの如く計数値2,3等。
タの記憶回路7に書き込まれるデータへの変換例であり
、同+2 (a)のように連続した同一データがあった
場合同図(blの如く計数値2,3等。
マーカービット”1”、データフレームII A n1
マーカービツト″′0”として書き込まれる。
マーカービツト″′0”として書き込まれる。
データ圧縮記憶された内容を続み出すときは、そのデー
タに付加されているマーカービットが1ならば、読み出
した値(計数値)を記憶しておき、次のデータを読み出
し、前に記憶した計数値の数だけデータを出力させる。
タに付加されているマーカービットが1ならば、読み出
した値(計数値)を記憶しておき、次のデータを読み出
し、前に記憶した計数値の数だけデータを出力させる。
またマーカービットがOのときはその前のマーカービッ
トがOの局舎のときのみデータを出力させるようにする
。
トがOの局舎のときのみデータを出力させるようにする
。
本発明は連続した同一データを圧縮することにより記憶
量るデータが削減され又転送速度を上げる効果がある。
量るデータが削減され又転送速度を上げる効果がある。
第1図は本発明の一実施例を示すブロック図、第2図(
a)、 (b)は入力データの曹き込みデータへの変換
例を示す符号溝成図である。
a)、 (b)は入力データの曹き込みデータへの変換
例を示す符号溝成図である。
Claims (1)
- 入力データを一時保持するラッチ回路と、該ラッチ回路
に保持されたデータと新たなデータと全比較する比較器
と、該比較器の一致出力信号により計数する計数器と、
記憶回路と、前記ラッチ回路に保持されたデータと前記
計数器の計数値とを選択切り換えて前記記憶回路に導く
切換回路とを含み、連続した同一データが入力された場
合、前記比較器の一致出力信号により前記計数器で同一
データの個数をカウントし、前記比較器が不一致出力信
号を出したときに計数器の値とその値が計数値であるこ
とを示すためにマーカービットの論理1′ft付加して
、続いて前記ラッチ回路に保持されたデータにマーカー
ビットの論理Oを付加して記憶回路に書き込み、連続し
2い単一のデータが入力された場合、すなわち比較器が
連続して不一致出力信号を出す場合は、前記ラッチ回路
に保持されたデータにマーカービットの論理0を付カロ
して前記記憶回路に書き込むことを特徴とするデータ圧
縮記憶方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17224981A JPS5875244A (ja) | 1981-10-28 | 1981-10-28 | デ−タ圧縮記憶方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17224981A JPS5875244A (ja) | 1981-10-28 | 1981-10-28 | デ−タ圧縮記憶方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5875244A true JPS5875244A (ja) | 1983-05-06 |
JPS6130294B2 JPS6130294B2 (ja) | 1986-07-12 |
Family
ID=15938382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17224981A Granted JPS5875244A (ja) | 1981-10-28 | 1981-10-28 | デ−タ圧縮記憶方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5875244A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2601165A1 (fr) * | 1986-07-04 | 1988-01-08 | Const Electro Lilloise | Procede de traitement des informations selectionnees dans une banque de donnees et moyens en vue de la mise en oeuvre de ce procede. |
JPS642152A (en) * | 1987-06-24 | 1989-01-06 | Fujitsu Ltd | File saving processing system |
WO2000079378A1 (fr) * | 1999-06-22 | 2000-12-28 | Seiko Epson Corporation | Dispositif de memoire en liste directe (fifo) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54113232A (en) * | 1978-02-24 | 1979-09-04 | Hitachi Ltd | Data recording device |
-
1981
- 1981-10-28 JP JP17224981A patent/JPS5875244A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54113232A (en) * | 1978-02-24 | 1979-09-04 | Hitachi Ltd | Data recording device |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2601165A1 (fr) * | 1986-07-04 | 1988-01-08 | Const Electro Lilloise | Procede de traitement des informations selectionnees dans une banque de donnees et moyens en vue de la mise en oeuvre de ce procede. |
JPS642152A (en) * | 1987-06-24 | 1989-01-06 | Fujitsu Ltd | File saving processing system |
WO2000079378A1 (fr) * | 1999-06-22 | 2000-12-28 | Seiko Epson Corporation | Dispositif de memoire en liste directe (fifo) |
US6772280B1 (en) | 1999-06-22 | 2004-08-03 | Seiko Epson Corporation | First-in first-out storage device |
Also Published As
Publication number | Publication date |
---|---|
JPS6130294B2 (ja) | 1986-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5875244A (ja) | デ−タ圧縮記憶方式 | |
GB1280488A (en) | Data processing systems | |
JPS5816344A (ja) | デ−タ圧縮記憶装置 | |
JPS5935260A (ja) | デ−タ圧縮書込み装置 | |
JPS5733472A (en) | Memory access control system | |
JPS619766A (ja) | デ−タ転送装置 | |
JPS58102314A (ja) | デ−タ圧縮回路 | |
JPS5798007A (en) | Unit for controlling remote input and output in programmable logical controller | |
JPH01236342A (ja) | Dmaコントローラ | |
JPS5719857A (en) | Data compression storage device | |
JPS5745658A (en) | Data storage system | |
JPH0650478B2 (ja) | デ−タ圧縮記憶方式 | |
JPS5533282A (en) | Buffer control system | |
SU1120407A1 (ru) | Буферное запоминающее устройство | |
JPS573471A (en) | Decoder | |
JPS6030220A (ja) | パラレル・シリアル変換器におけるデ−タ圧縮方式 | |
JPS62284526A (ja) | デ−タ列変換回路 | |
JPS5798051A (en) | Memory system of scan in/out data | |
JPS60207945A (ja) | デ−タ転送制御方式 | |
JPS60204123A (ja) | 入力装置 | |
JPS60251769A (ja) | 圧縮デ−タ作成方法 | |
JPS6243752A (ja) | 信号制御装置 | |
JPS58196679A (ja) | 仮想マシンシステムにおけるアドレス変換方式 | |
JPH0218613A (ja) | 記憶形式制御システム | |
JPS58196681A (ja) | 仮想マシンシステムにおけるアドレス変換方式 |