JPS6243752A - 信号制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、通信装置における受信情報の正誤を、情報正
誤の多数決信号で判定する信号制御ＴＪ装置に関し、特
に、中央処理装置の多数決判定処理を効率化するための
改良に関する。

〔概要〕

本発明は受信情報の多数決信号を生成して正誤判定を行
う信号制御装置において、 あらかじめ各多数決信号に対応して多数決の結果の諾否
が区分される多数決諾否テーブルを作定し、これを主記
憶装置内に記憶しておくことにより、 システム全体の構成を簡略化するとともに、多数決信号
が多数ビット化してもこの判定処理時間が増加しないよ
うにしたものである。

〔従来の技術〕

この種の装置は従来、第３図に示すように符号ビットで
構成された多数決信号は入力記憶装置３１からデータバ
ス３２を介して中央処理装置３３によりアキュムレータ
３５に読み込まれ、このアキュムレータ３５上で１ビ・
ノドずつシフトされ、多数決信号を構成する各ビットの
ビットＯＮ、ビットＯＦＦを逐次判定しながら、これら
各ビットのＯＮおよびＯＦＦのそれぞれの数を多数快諾
カウンタ３６または多数決台カウンタ３７へ加算し、多
数決信号の全ビットが処理されたのちに、多数快諾カウ
ンタ３６と多数決台カウンタ３７のカウント数の大小に
より受信情報の正誤を判定するようになっていた。

〔発明が解決しようとする問題点〕

しかし従来の４８号制御装置では、多数決信号を構成す
るビット数に相当する数のシフト処理部、判定処理部お
よび加算処理部が必要となる。したがって、多数決信号
の構成ビット数に比例して多数決判定の処理時間がＪ（
つ加する欠点があった。

本発明は、この欠点を改良し、多数決信号の判定処理時
間が少ない信号制御装置を提供することを目的とする。

〔問題点を解決するための手段〕

本発明は、受信情報を一時記憶する入力記憶装置と、こ
の人力記憶装置から受信情報を取り込み多数決判定を行
う中央処理装置と、この中央処理装置に接続された主記
憶装置とを備えた信号側ｆｆｆＵ装置において、上記主
記憶装置は上記中央処理装置のアキュムレータにある各
多数決信号に対応して多数決の結果を区分する多数決諾
否テーブルがあらかじめ記憶され、上記中央処理装置は
ト記多数決諾否テーブルを参照して多数決の結果を判定
する手段を含むことを特徴とする。

〔作用〕

主記憶装置内に多数決諾否テーブルを設け、この多数決
諾否テーブルにあらかじめ多数決信号に対応した判定結
果をぞれぞれ記憶し、この結果を多数決信号に基づき中
央処理装置が参照することにより多数決判定の処理効率
を向上する。

〔実施例〕

つぎに本発明の一実施例を図面を参照して説明する。

第１図は上記実施例装置のブロック構成図である。

ここで本発明の特徴とするところは主記憶装置１４に多
数決諾否テーブル１６が記入されていることにある。

この主記憶装置１４に記入されている多数決諾否テーブ
ル１６の内容は、多数決の結果が区分されるように多数
決信号に対応して設定される。すなわち、内容の具体値
は「諾否の区分」、「多数決信号のＯＮまたはＯＦＦビ
ットの数」または「諾の時の処理部アドレス、否のとき
の処理部アドレス」がある。

ここでは「諾否の区分」が記入されているとして説明す
る。

中央処理装置１３が多数決信号を入力記憶装置１１より
データバス１２を介してアキュムレータ１５へ読込む。

つぎに中央処理装置１３が多数決諾否テーブルＩ６の先
頭アドレスをベースアドレスとし、アキュムレータ１５
にある多数決信号をオフセットアドレスとして多数決諾
否テーブル１６を参照し、その結果をアキュムレータ１
５にセットする。

これにより、アキュムレータ１５には多数快諾または否
の区分が設定されるので、中央処理装置１３はこの諾ま
たは否の区分判定で多数決の判定とすることができる。

第２図は本実施例の動作の流れ図で、これを第４図の従
来例装置の動作の流れ図とを比較する。

第４図の流れ図では、入力記憶装置より得た多数決信号
につき、多数決信号を構成する全ビットのチェックが終
了するまで、「多数決信号の１ビ・７トシフト」、［ビ
ットＯＮ、ＯＦＦの判定」　「多数快諾または否カウン
タへの加算」を繰返して行い、全ビットのチェックを終
了した時点デ多数決諾および否カウンタの大小を比較し
て、それぞれ諾および否に該当する処理を行うことを示
している。

第２図の本実施例の流れ図は、上述のように従来例では
多数決信号の全ビットチェックの処理を繰り返すことに
より実現していたが、これを主記憶装置にあらかじめ設
定しておかれた多数決諾否テーブルを、中央処理装置に
より多数決信号を用いアドレス変換して参照することに
より実現していることを示す。

１発明の効果〕 本発明によれば、従来技術では多数決信号を構成−する
ビット数をｎとすれば、それぞれ０組のンフ［・処理部
、判定処理部および加算処理部が必要であったが、これ
らのものが不要となり、かつ多数決諾否テーブルを１回
参照することで処理できるので多数決判定の処理効率は
ｎ倍のスピードアップがはかれる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック構成図。 第２図は上記実施例装置の動作の流れ１０第３図は従来
例装置のブロック構成図。 第４図は従来例装置の動作の流れ図。 １１．３１・・・入力記憶装置、１２．３２・・・デー
タバス、１３．３３・・・中央処理装置、１４．３４・
・・主記憶装置、１５．３５・・・アキュムレータ、１
６・・・多数決諾否テーブル、３６・・・多数快諾カウ
ンタ、３７・・・多数決前カウンタ。

Claims (1)

【特許請求の範囲】
1. （１）受信情報を一時記憶する入力記憶装置と、この入
   力記憶装置から受信情報を取り込み多数決判定を行う中
   央処理装置と、 この中央処理装置に接続された主記憶装置とを備えた信
   号制御装置において、 上記主記憶装置は上記中央処理装置のアキュムレータに
   ある各多数決信号に対応して多数決の結果を区分する多
   数決諾否テーブルがあらかじめ記憶され、 上記中央処理装置は上記多数決諾否テーブルを参照して
   多数決の結果を判定する手段を含むことを特徴とする信
   号制御装置。