JPS60207945A - デ−タ転送制御方式 - Google Patents
デ−タ転送制御方式Info
- Publication number
- JPS60207945A JPS60207945A JP59064870A JP6487084A JPS60207945A JP S60207945 A JPS60207945 A JP S60207945A JP 59064870 A JP59064870 A JP 59064870A JP 6487084 A JP6487084 A JP 6487084A JP S60207945 A JPS60207945 A JP S60207945A
- Authority
- JP
- Japan
- Prior art keywords
- data
- flag
- buffer
- transfer
- final
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）発明の技術分野
本発明は、データ転送制御方式に関し、特に、ファース
トイン・ファーストアウト形式のデータバッファを介在
させて２つの装置間のデータ転送を行なう方式に関する
。
トイン・ファーストアウト形式のデータバッファを介在
させて２つの装置間のデータ転送を行なう方式に関する
。
（ロ）従来技術と問題点
ファーストイン・ファーストアウト形式のデータバッフ
ァを使用して２つの装置間でデータ転送を行なう場合、
データバッファがらの出方データが終了したごとを何等
からの手段により判断する必要がある。このための手段
として、従来は、（ｉ）出力データ数をカウントし入力
データ数と比較して判断する方法、または（ｉｉ＞入力
動作が終了した後、出力データが一定時間以上出カされ
ないことにより判断する方法等が採用されてきた。
ァを使用して２つの装置間でデータ転送を行なう場合、
データバッファがらの出方データが終了したごとを何等
からの手段により判断する必要がある。このための手段
として、従来は、（ｉ）出力データ数をカウントし入力
データ数と比較して判断する方法、または（ｉｉ＞入力
動作が終了した後、出力データが一定時間以上出カされ
ないことにより判断する方法等が採用されてきた。
この場合、前者の（ｉ）の方法では終了判定は速いが、
ハードウェア量が多くなるという欠点があり、後者の（
１１）の方法ではハードウェア量は少ないが終了判定が
遅くなるという欠点がある。
ハードウェア量が多くなるという欠点があり、後者の（
１１）の方法ではハードウェア量は少ないが終了判定が
遅くなるという欠点がある。
第１図は、上記（ｉ）の方法を使用した１従来例のブロ
ック図である。第１図において、ｌはデータ送信側装置
、２はデータ受信側装置、３はファーストイン・ファー
ストアウト形式のデータバッファ、４はバッファ・リー
ド／ライト制御回路。
ック図である。第１図において、ｌはデータ送信側装置
、２はデータ受信側装置、３はファーストイン・ファー
ストアウト形式のデータバッファ、４はバッファ・リー
ド／ライト制御回路。
５は人力数カウンタ、６は出力数カウンタ、７は比較回
路、８はデータ終了信号線、９は転送データ■通知信号
線、１０ば出力数カウンタセット信号線、１１はバッフ
ァ入力データ線、１２はバッファ出力データ線である。
路、８はデータ終了信号線、９は転送データ■通知信号
線、１０ば出力数カウンタセット信号線、１１はバッフ
ァ入力データ線、１２はバッファ出力データ線である。
第１図の動作は以下の通りである。
まず、データ送信側装置ｌより、転送データ量通知信号
線９によって転送データ量が通知され、この値が人力数
カウンタ５にセソ１−される。さらに、この人力数カウ
ンタ５の内容が、出力数カウンクセソト信号線１０によ
り出力数カウンタ６にセントされる。
線９によって転送データ量が通知され、この値が人力数
カウンタ５にセソ１−される。さらに、この人力数カウ
ンタ５の内容が、出力数カウンクセソト信号線１０によ
り出力数カウンタ６にセントされる。
次に、バッファ入力データ線１１を通してデータが入力
されてくると、バッファ・リード／ライト制御回路４は
、該データを順次、デークハノソア３に格納してい（と
ともに、入力数カウンタ５の内容を減算していく。一方
、バッファ・リード／ライト制御回路４は、データ受信
側装置２がデータ受信可能状態にあり、かつ、データバ
ッファ３からのデータ読出しが可能な状態にあるとき、
データバッファから順次、データを読出し°ζいきバッ
ファ出力データ線１２を通し′Ｃ該データをデータ受信
側装置２へ送出していく。このとき同時に、バッファ・
リード／ライト制御回路数カウンタ６の内容を減算して
いく。
されてくると、バッファ・リード／ライト制御回路４は
、該データを順次、デークハノソア３に格納してい（と
ともに、入力数カウンタ５の内容を減算していく。一方
、バッファ・リード／ライト制御回路４は、データ受信
側装置２がデータ受信可能状態にあり、かつ、データバ
ッファ３からのデータ読出しが可能な状態にあるとき、
データバッファから順次、データを読出し°ζいきバッ
ファ出力データ線１２を通し′Ｃ該データをデータ受信
側装置２へ送出していく。このとき同時に、バッファ・
リード／ライト制御回路数カウンタ６の内容を減算して
いく。
この結果、データ送信側装置Ｉからの所定転送データ量
のデータ送信が終了すると、入力数カンウタ５の内容は
０″となる。また、データバッファ３の出力側において
も、データバッファ３から所定転送データ量のデータ読
出しが終了すると出力数カウンタ６の内容は“０”と４
゛る。これにより、比較回路７は両カウンタの内容が共
に“０゛であることを検出しζ、データ終了イ計片線９
にデータ終了信号（ＤＥＮＤ）を送出する。このように
して、一連のデータ転送が終了する。
のデータ送信が終了すると、入力数カンウタ５の内容は
０″となる。また、データバッファ３の出力側において
も、データバッファ３から所定転送データ量のデータ読
出しが終了すると出力数カウンタ６の内容は“０”と４
゛る。これにより、比較回路７は両カウンタの内容が共
に“０゛であることを検出しζ、データ終了イ計片線９
にデータ終了信号（ＤＥＮＤ）を送出する。このように
して、一連のデータ転送が終了する。
上記した通り、第１図の方式では、複数のカウンタおよ
び比較回路が必要とされ、ノ＼−ドウエア量が人になる
という欠点を有している。
び比較回路が必要とされ、ノ＼−ドウエア量が人になる
という欠点を有している。
（ハ）発明の目的
本発明の目的は、上記欠点を解決し、少ないノλ−ドウ
エア量で、高速にデータ転送の終了を判定可能にするこ
とを目的としている。
エア量で、高速にデータ転送の終了を判定可能にするこ
とを目的としている。
（ニ）発明の構成
上記目的を達成するために本発明は、第１の装置力と第
２の装置の間にファーストイン・ファーストアウト形式
のデータノトノファ手段を設け、上記第１の装置と第２
の装置の間のデータ転送を上記データバッファ手段を介
して行なうデータ処理装置ｖ１．において、上記データ
バッファ手段内の各々のデータ保ｌｈ域に対応してフラ
グ領域をそなえるとともに、上記データノトノファ手段
に入力すべきデータが最終転送データであるか否かを判
定し最終転送データであるとき上記フラグを特定の値に
セットする最終人力データ判定手段と、上記データバッ
ファ手段から読出された上記フラグが特定の↓ 値を有していると当該フラグに対応する出力データを最
終データとして判定する最終出力データ国定手段をそな
え、上記フラグにもとづいて」−記データバソファ手段
によるデータ転送の終了を判定するよう構成したことを
特徴とする。
２の装置の間にファーストイン・ファーストアウト形式
のデータノトノファ手段を設け、上記第１の装置と第２
の装置の間のデータ転送を上記データバッファ手段を介
して行なうデータ処理装置ｖ１．において、上記データ
バッファ手段内の各々のデータ保ｌｈ域に対応してフラ
グ領域をそなえるとともに、上記データノトノファ手段
に入力すべきデータが最終転送データであるか否かを判
定し最終転送データであるとき上記フラグを特定の値に
セットする最終人力データ判定手段と、上記データバッ
ファ手段から読出された上記フラグが特定の↓ 値を有していると当該フラグに対応する出力データを最
終データとして判定する最終出力データ国定手段をそな
え、上記フラグにもとづいて」−記データバソファ手段
によるデータ転送の終了を判定するよう構成したことを
特徴とする。
（ボ）発明の実施例
以下、本発明の実施例を図面により説明する。
第２図は本発明による１実施例のブロック図であり、第
１図と同一番号のものは同一名称のもの。
１図と同一番号のものは同一名称のもの。
２０はデータ保持領域、２１はフラグ保持領域。
２２はデコード回路、２３はフラグ出込め信鴛線。
２４はフラグ読出し信号線、２５はバッファ出力可能状
Ｖｌ’Ｅｒ示信号線、２６はアントゲートである。
Ｖｌ’Ｅｒ示信号線、２６はアントゲートである。
第２図の動作は以下の通りである。
まず、第１図図示従来例と同様に、データ】ス（１７側
公置１より、転送データ量通知イΔ片線９によって転送
データ量が通知され、この値が入力数カウンタ５に七ノ
ドされる。
公置１より、転送データ量通知イΔ片線９によって転送
データ量が通知され、この値が入力数カウンタ５に七ノ
ドされる。
次に、バッファ入力データ線１１を通し゛（デー夕が入
力されてくると、バッファ・リード／ライト制御回路４
は、該データを順次、データバッファ３のデータ保持領
域２０に格納していくとともに、入力数カウンタ５の内
容を減算していく。
力されてくると、バッファ・リード／ライト制御回路４
は、該データを順次、データバッファ３のデータ保持領
域２０に格納していくとともに、入力数カウンタ５の内
容を減算していく。
一方、バッファ・リード／ライト制御回路４はデータ受
信側装置２がデータ受信可能状態にあり、かつ、データ
バッファ３からのデータ読出しが可能な状態にあるとき
、データバッファ３から順次、データを読出していきバ
ッファ出力データ線１２４」 を通して該データをデータ受信側装置２へ送出しいく。
信側装置２がデータ受信可能状態にあり、かつ、データ
バッファ３からのデータ読出しが可能な状態にあるとき
、データバッファ３から順次、データを読出していきバ
ッファ出力データ線１２４」 を通して該データをデータ受信側装置２へ送出しいく。
数カウンタ５の内容は“０”となる。このとき、デコー
ド回路２２は、当該人力数カウンタ５の内容が“０”で
あることを検出し、データバッファ３のフラグ保持領域
２３に“１”情報を送出する。
ド回路２２は、当該人力数カウンタ５の内容が“０”で
あることを検出し、データバッファ３のフラグ保持領域
２３に“１”情報を送出する。
これにより、バッファ・リード／ライト制御回路４は、
最終転送データとともに、フラグ情報“１”をデータバ
ッファ３に書込む。
最終転送データとともに、フラグ情報“１”をデータバ
ッファ３に書込む。
一方、データバッファ３の出力側におい゛（は、データ
バッファ３から順次、データを読出していく過程におい
°Ｃ、フラグ保持領域２１がらフラグ情報“１”を読出
したとき、当該フラグ情報とともに読出したデータを最
終データと判定し°Ｕ？ンドゲート２６の出力であるデ
ータ終了信号線８を“１″とする。これによっ′乙デー
タ終了１３鴛（ＤＥＮＤ）が所定の回路部に送出される
。
バッファ３から順次、データを読出していく過程におい
°Ｃ、フラグ保持領域２１がらフラグ情報“１”を読出
したとき、当該フラグ情報とともに読出したデータを最
終データと判定し°Ｕ？ンドゲート２６の出力であるデ
ータ終了信号線８を“１″とする。これによっ′乙デー
タ終了１３鴛（ＤＥＮＤ）が所定の回路部に送出される
。
第２図の構成では、見力曲上、新たにフラグ保持領域２
１を追加した形となっζいるが、通゛ｌ刊のファースト
イン・ファーストアウト形式のデータバッファを使用し
°ＣＣデック送を行なおうとするとき、はとんどの場合
、空きデータビットが存在し、そのビットをフラグ保持
領域として使用するので、実質的にデータバッファその
ものは従来と同一のものが使用でき、データハノソアに
関してハードウェア量の増大をもたらすケースは少ない
。
１を追加した形となっζいるが、通゛ｌ刊のファースト
イン・ファーストアウト形式のデータバッファを使用し
°ＣＣデック送を行なおうとするとき、はとんどの場合
、空きデータビットが存在し、そのビットをフラグ保持
領域として使用するので、実質的にデータバッファその
ものは従来と同一のものが使用でき、データハノソアに
関してハードウェア量の増大をもたらすケースは少ない
。
実質的には、デコード回路２２．アンドゲート２６等の
ために数個のゲート回路を追加するのみで足りる。
ために数個のゲート回路を追加するのみで足りる。
Claims (1)
- 第１の装置と第２の装置の間にファーストイン・ファー
ストアウト形式のデータバッファ手段を設け、」二記第
１の装置と第２の装置の間のデータ転送を上記データバ
ッファ手段を介して行なうデータ処理装置において、上
記データバッファ手段内の各々のデータ保持域に対応し
てフラグ領域をそなえるとともに、上記データバッファ
手段に入力すべきデータが最終転送データであるか否か
を判定し最終転送データであるとき上記フラグを特定の
値にセットする最終入力データ判定手段と、」１記デー
タバッファ手段から読出された上記フラグが特定の値を
有しているとき当該フラグに対応する出力データを最終
データとして判定する最終出力データ判定手段をそなえ
、上記フラグにもとづいて上記データバッファ手段によ
るデータ転送の終了を判定するよう構成したことを特徴
とするデータ転送制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59064870A JPS60207945A (ja) | 1984-03-30 | 1984-03-30 | デ−タ転送制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59064870A JPS60207945A (ja) | 1984-03-30 | 1984-03-30 | デ−タ転送制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60207945A true JPS60207945A (ja) | 1985-10-19 |
Family
ID=13270606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59064870A Pending JPS60207945A (ja) | 1984-03-30 | 1984-03-30 | デ−タ転送制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60207945A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7203483B2 (en) | 2001-02-09 | 2007-04-10 | Samsung Electronics Co., Ltd. | Wireless communication apparatus, method thereof and wireless communication system employing the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57203135A (en) * | 1981-06-10 | 1982-12-13 | Toshiba Corp | Data transfer system |
-
1984
- 1984-03-30 JP JP59064870A patent/JPS60207945A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57203135A (en) * | 1981-06-10 | 1982-12-13 | Toshiba Corp | Data transfer system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7203483B2 (en) | 2001-02-09 | 2007-04-10 | Samsung Electronics Co., Ltd. | Wireless communication apparatus, method thereof and wireless communication system employing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200842592A (en) | Improved DMAc to handle transfers of unknown lengths | |
| EP0034776A1 (en) | Diagnostic circuit for PCM connection networks | |
| JPS60207945A (ja) | デ−タ転送制御方式 | |
| JP2687324B2 (ja) | 受信バツフア制御方式 | |
| JPS61123244A (ja) | デ−タ通信処理装置 | |
| JPH01225261A (ja) | パケット送信装置 | |
| JPS5875244A (ja) | デ−タ圧縮記憶方式 | |
| JPS63293660A (ja) | 通信制御装置 | |
| JPH0353736A (ja) | 受信バッファ制御方式 | |
| JPS6049465A (ja) | マイクロコンピユ−タ間のデ−タ転送方法 | |
| JPH01106256A (ja) | バッファリング装置 | |
| JPH04262448A (ja) | データ転送装置 | |
| JPH02287661A (ja) | データアクセス方式 | |
| JPS61222347A (ja) | 符号蓄積装置 | |
| JPS6252648A (ja) | メモリのデ−タ送出装置 | |
| JPS6220041A (ja) | デ−タ処理装置の非同期デ−タ転送回路 | |
| JPS6379439A (ja) | シリアル通信装置 | |
| JPH0424741B2 (ja) | ||
| JPS63187943A (ja) | 通信制御装置 | |
| JPS6043763A (ja) | バツフア制御方式 | |
| JPH0367351A (ja) | 半導体装置 | |
| JPH0332257A (ja) | 半導体装置 | |
| JPH0760416B2 (ja) | データ処理装置 | |
| JPH04183034A (ja) | データ転送方式 | |
| WO1989003565A1 (en) | Selective receiver for each processor in a multiple processor system |