JPH0218613A - 記憶形式制御システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 皮良分１ 本発明は記憶形式制御システムに関し、特に連続して入
力されるデータが書込まれ、かつそのデータが連続して
読出されるバッファの記憶形式制御システムに関する。

従来技術 従来、制御プロセッサ及び入出力制御装置等の転送デー
タを一時的に記憶する為のバッファにおいては単純に転
送されてきたデータを原形のまま順次書込むという形式
で記憶していた。また、このデータを順次読出ずという
形式でデータの転送を行っていた。

しかしながら、上述した従来のバッファにおける記憶形
式では同一のデータが連続して複数回転送されてきた場
合においても、その連続回数に関係なく同一のデータが
繰返して書込まれることになる。この様な状態では頻繁
に連続データが発生する情報においてバッファの記憶容
量を有効に利用できないという欠点があった。特にデー
タのバイ１へ数が大きくなればなる程、バッファの使用
効率は低下する結果となり、問題となってくるという欠
点があった。

発明の目的 本発明の目的は、バッファの記憶容重を効率的に使用す
ることができる記憶形式制御システムを提供することで
ある。

発明の構成 本発明の記憶形式制御システムは、連続して入力される
データが書込まれ、かつ該データが連続して読出される
記憶手段の記憶形式制御システムであって、前記データ
とそのデータの直前に入力されたデータとを比較する比
較手段と、前記比較手段の比較結果か一致を示した回数
を計数する計数手段と、前記比較手段の比較結果が一致
から不一致に変化したときに前記データの代りに前記Ｊ
１数手段の計数値及びその値が計数値であることを示す
フラグを前記記憶手段に書込む書込手段と、前記データ
を読出すときに前記フラグを検出するフラグ検出手段と
、前記フラグが計数値であることを示したとき、直前に
読出されたーデータをその計数値により示された回数な
＋−Ｊ連続して送出するデータ送出手段とを有すること
を特徴とする。

実施例 以下、図面を用いて本発明の詳細な説明する。

第１図は本発明による記憶形式制御システムの一実施例
の構成を示ず系統図である１図において本発明の一実施
例による記憶形式制御シスデムＣＪライ１〜データレジ
スタ１０と、ライトプレデータレジスタ１１と、データ
比較器１２と、データ致フラグ１３と、データ一致カウ
ンタ１４と、ライト制御回路１５とを含んて構成されて
いる。

また、本実施例による記憶形式制御システムは、バンフ
ァ２０と、フラグ判定回路３０と、リードデータレジス
タ３１と、カウンタ３２と、リード制御回路とを含んで
構成されている。

ライトデータレジスタ１０はライ１−データ線１００を
介して送られてくるデータを格納し、ライト制御回路１
５にデータを出力すると同時に次のシーケンスてライ１
〜プレデータレジスタ１１に格納されるべきデータを供
給するものである。

データ比較器１２はライトデータレジスター。

の内容と、それより−っ前（っまり、直前）に入力され
たデータであるライ１プレデ−タレジスタ１１の内容と
を比較するものである。比較結果が致を示したときデー
タ一致フラグ１３には「１」がセットされ、データ一致
カウンター４はカウントアツプする。

ライ１ル制御回路１５にはライトデータレジスタ１０か
らのデータか入力される他にデータ一致フラク１．３及
びデータ一致カウンター４の夫々の出力が入力される。

バッファ２０はライ１〜イネーブル端子ＷＥとり一ドイ
ネーブル端子ＲＥとを有し、ライト制御回路１５からの
書込制御信号１５０に応じてデータが書込まれ、リード
制御回路３３の読出制御信号３３０に応じてデータが読
出されるものである。

フラグ判定回路３０はバッファ２０内に記憶されでいる
フラグを検出し、判定するものである。

フラグが「１」のとき、そのデ゛−夕がカウンタ２２に
セラ１へされ、そのデータにより示されている回数たり
リードデータレジスタ３１の内容がり−１〜制御凹ｉ？
ｉ３によりリードデータ線２００に送出される。

かかる構成からなる記憶形式制御システムの動作につい
て、書込動作と読出動作とに分けて説明する。

（１）書込動作 ライトデータ線１００を介してデータが送られてくると
、ライ）〜データレジスター０はそのデータを格納し、
ライト制御回路１５にデータを出力すると同時に次のシ
ーケンスでライ１〜プレデータレジスター１に格納され
るべきデータを供給する。

ライトデータレジスター０の内容とそれより一つ前のデ
ータであるライトプレデータレジスター１の内容とはデ
ータ比較器１２により比較され、データが一致していれ
は、データ一致フラグ１３が「１」にセラｌ−されると
ともにデータ一致カウンタ１４がカウントアツプする。

これらデータ一致フラグ１３及びデータ一致力ウンタ１
４の出力もライ１へデータレジスタ１０の出力と同様に
ライ１ル制御回路１５０に取込まれる。

そして、一致フラグ１３がセラＩ−（ｒ　１　」）され
ていない場合にはライ１〜データレジスタ１０の内容と
データ一致フラグ１３の内容とがバッファ２０に書込ま
れる。

データ一致フラグ１３がセラ１−されている場合にはバ
ッファ２０への書込みは実行されずに次のデータがライ
トデータレジスタ１０に取込まれ、再度データの比較が
行われる。ここて、データの一致が検出されれば、フラ
グはセラ１−されたままでカラン１〜アツプのみが行な
われ、前回と同様にバッファ２０への書込みは実行され
ない。

逆にデータの不一致が検出されればデータ一致フラグ１
３がリセットされ、ライ１ル制御回路１５はデータ一致
カウンタ１４のカラン１〜値と、フラグ［１ｊとをバッ
ファ２０に書込んだ後、ライトデータレジスタ１０の内
容とフラグ「０」とをバッファ２０に書込む。

次に第２図を用いて以上の動作によってバッファ２０内
に書込まれたデータの記憶形式について説明する。第２
図はバッファ２０内の記憶形式を示す概略図である。い
ま、転送データの）１１ｆｔにライ１〜データ線１００
を介してデータか転送されたとする。すると、データ比
較器１２により、直前のデータと比較されながらバッフ
ァ２０に順にデータが記憶されていくことになる。

データ比較器］２の比較結果が不一致を示す場合にはバ
ッファ２０内にはデータＤとしてそのままの値が書込ま
れるとともに、フラグＥ゛が「０」として書込まれる。

ところが、■及び■のように直前のデータとの比較結果
が一致を示す場合には、一致を示す回数なＧつデータ一
致カウンタ１４がカラン１〜アンプされる。したがって
、■の場合にはカウント値が「２」、■の場合にはカラ
ン１〜値が「４」となる。

それらカウント値は■及び■のように４ピツ１へのデー
タとしてバッファ２０に書込まれる。

そして、■の場合には’０Ｏ１０Ｊ−２、■の場合には
’　０１．　ＯＯＪ　＝　４として書込まれるとともに
、フラグＦがｒ　］、、　Ｊとして書込まれる。

このように、バッファ２０内のデータの内容はフラグＦ
がセットされていなりれば（”Ｏ」）、本来のデータで
あることを示し、フラグＦがセットされていれば（ｒｌ
Ｊ）−直前のデータと同一のデータが何回繰返し転送さ
れているのかを示づことになるのである。

（２）読出動作 バッファ２０の内容を読出ず場合には、フラグ判定回路
３０によりフラグＦがセラ１〜されていないことが検出
されれば、直接リードデータレジスタ３１にデータを格
納し、リード制御回路３３を通してデータが転送される
。

一方、チータ一致フラグがセットされていることが検出
されれはカウンタ３２にバッファ２０の内容（すなわち
、カラン１〜値）を取込み、カウンタ３２によりカラン
１−ダウンしてカウントがつきるまでリード制御回路３
３によりリードデータレジスタ３１のデータ（寸なおち
５同一データ）が転送される。この間にはバッファ２０
からのデータの読出しは行わないのである。

つまり、この読出動作においてはく１）の書込動作と逆
の動作が行わノ１．るのである。

以上のように本発明は、同一のデータが連続して転送さ
れた場合にはその回数を記憶するため、バッファの記憶
容量を効率的に使用てきるのである。

発明の詳細 な説明したように本発明はバッファにデータのみでなく
連続して同一データが転送されたことを示すフラグを記
憶し、このフラグがセットされていな（つれば本来のデ
ータを示し、フラグがセラ１〜されていれは同一のデー
タが連続して何回転送されたのかを示すことにより、バ
ッファの容量を効率的に利用できるという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例による記憶形式制御システムの
構成を示す系統図、第２図は第１図のバッファ内のデー
タの記憶形式を示す概略図である。 主要部分の符号の説明 ２・・・・・・データ比較回路 ４・・・・・・データ一致カウンタ ０・・・・・・バッファ ０・・・・・・フラグ判定回路 ２・・・・・・カウンタ

Claims (1)

【特許請求の範囲】
1. （１）連続して入力されるデータが書込まれ、かつ該デ
   ータが連続して読出される記憶手段の記憶形式制御シス
   テムであって、前記データとそのデータの直前に入力さ
   れたデータとを比較する比較手段と、前記比較手段の比
   較結果が一致を示した回数を計数する計数手段と、前記
   比較手段の比較結果が一致から不一致に変化したときに
   前記データの代りに前記計数手段の計数値及びその値が
   計数値であることを示すフラグを前記記憶手段に書込む
   書込手段と、前記データを読出すときに前記フラグを検
   出するフラグ検出手段と、前記フラグが計数値であるこ
   とを示したとき、直前に読出されたデータをその計数値
   により示された回数だけ連続して送出するデータ送出手
   段とを有することを特徴とする記憶形式制御システム。