JPH04373058A - バッファ制御方式 - Google Patents
バッファ制御方式Info
- Publication number
- JPH04373058A JPH04373058A JP15146091A JP15146091A JPH04373058A JP H04373058 A JPH04373058 A JP H04373058A JP 15146091 A JP15146091 A JP 15146091A JP 15146091 A JP15146091 A JP 15146091A JP H04373058 A JPH04373058 A JP H04373058A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- frame
- buffer
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はフレーム単位にデータ伝
送を行うデータ伝送装置におけるバッファ制御方式に関
する。
送を行うデータ伝送装置におけるバッファ制御方式に関
する。
【０００２】
【従来の技術】従来のフレーム単位のデータ転送を行う
データ伝送装置におけるバッファ制御方式では、特開昭
６４−４４１５２号に記載のように、フレーム単位に複
数のバッファブロックを設けることにより短時間に連続
する複数のフレームを受信可能としていた。
データ伝送装置におけるバッファ制御方式では、特開昭
６４−４４１５２号に記載のように、フレーム単位に複
数のバッファブロックを設けることにより短時間に連続
する複数のフレームを受信可能としていた。
【０００３】
【発明が解決しようとする課題】上記従来技術ではフレ
ームの長さが可変である場合、バッファブロックは最も
長いフレームを格納できる充分な大きさが必要であり、
短いフレームを受信した場合にバッファブロックに空き
ができるため、バッファが効率よく使われない問題があ
った。
ームの長さが可変である場合、バッファブロックは最も
長いフレームを格納できる充分な大きさが必要であり、
短いフレームを受信した場合にバッファブロックに空き
ができるため、バッファが効率よく使われない問題があ
った。
【０００４】本発明の目的はフレームの長さが可変であ
る場合においてもバッファを効率よく使用することにあ
る。
る場合においてもバッファを効率よく使用することにあ
る。
【０００５】
【課題を解決するための手段】上記目的は、連続する１
つのデータバッファと、次にデータを書き込むべきデー
タバッファのアドレスを保持する手段と、次にデータを
読み出すべきデータバッファのアドレスを保持する手段
と、書き込み中のフレームの最後のデータのアドレスを
保持する手段と、読み出し中のフレームのデータの終り
を判定する手段とを備えるバッファ制御方式により達成
される。
つのデータバッファと、次にデータを書き込むべきデー
タバッファのアドレスを保持する手段と、次にデータを
読み出すべきデータバッファのアドレスを保持する手段
と、書き込み中のフレームの最後のデータのアドレスを
保持する手段と、読み出し中のフレームのデータの終り
を判定する手段とを備えるバッファ制御方式により達成
される。
【０００６】
【作用】上記バッファ制御方式では、外部装置から受信
したフレームのデータは、書き込みデータアドレス保持
手段で示されるアドレスに順に書き込まれ、書き込み毎
に該アドレスは１番地加算される。この動作は、後に続
くフレームのデータにおいても同様であるため、データ
バッファに空きをつくらずにデータを格納できる。
したフレームのデータは、書き込みデータアドレス保持
手段で示されるアドレスに順に書き込まれ、書き込み毎
に該アドレスは１番地加算される。この動作は、後に続
くフレームのデータにおいても同様であるため、データ
バッファに空きをつくらずにデータを格納できる。
【０００７】また、フレームの終りにおいては、最後の
データが書き込まれたアドレスがフレーム最終データア
ドレス保持手段に設定される。
データが書き込まれたアドレスがフレーム最終データア
ドレス保持手段に設定される。
【０００８】一方で、データバッファ内のデータは上位
処理装置によって、読み出しデータアドレス保持手段で
示されるアドレスから読み出され、読み出し毎に該アド
レスは１番地加算される。この時、該アドレスはフレー
ム最終データアドレス保持手段に保持されたアドレスと
比較され、一致した場合には該読み出しデータがフレー
ム最終データであることが判る。
処理装置によって、読み出しデータアドレス保持手段で
示されるアドレスから読み出され、読み出し毎に該アド
レスは１番地加算される。この時、該アドレスはフレー
ム最終データアドレス保持手段に保持されたアドレスと
比較され、一致した場合には該読み出しデータがフレー
ム最終データであることが判る。
【０００９】このように、連続するフレームの区切りを
損なわずに一つのバッファに連続してデータを格納する
ことができる。
損なわずに一つのバッファに連続してデータを格納する
ことができる。
【００１０】
【実施例】以下に本発明の実施例を具体的に説明する。
【００１１】図１は本発明の一実施例であるデータ伝送
装置のブロック図である。
装置のブロック図である。
【００１２】１はデータバッファであり、外部装置２よ
り受信したデータを格納し、上位処理装置３により読み
出される。４は受信制御回路であり、外部装置２よりフ
レームの受信を開始するとデータ毎に書き込み信号１０
１を出力し、フレームの終了を検出するとフレーム終了
信号１０２を出力する。５はデータ書き込みポインタで
あり、データバッファの書き込みアドレス１０３を出力
し、受信制御回路４からの書き込み信号１０１によりア
ドレス値を１加算する。６はデータ読み出しポインタで
あり、データバッファの読み出しアドレス１０４を出力
し、上位処理装置３からの読み出し要求信号１０５によ
りアドレス値を１加算する。７はフレーム最終アドレス
バッファであり、フレーム終了信号１０２をトリガに、
フレーム最終アドレス書き込みポインタ８で示されるア
ドレスに、データ書き込みポインタ５の値を格納する。 １０は読み出しフレーム終了判定回路であり、フレーム
最終アドレス読み出しポインタ９で示されるアドレスと
、データ読み出しポインタ６の値を比較し、一致したと
きフレーム終了表示信号１１０を出力する。
り受信したデータを格納し、上位処理装置３により読み
出される。４は受信制御回路であり、外部装置２よりフ
レームの受信を開始するとデータ毎に書き込み信号１０
１を出力し、フレームの終了を検出するとフレーム終了
信号１０２を出力する。５はデータ書き込みポインタで
あり、データバッファの書き込みアドレス１０３を出力
し、受信制御回路４からの書き込み信号１０１によりア
ドレス値を１加算する。６はデータ読み出しポインタで
あり、データバッファの読み出しアドレス１０４を出力
し、上位処理装置３からの読み出し要求信号１０５によ
りアドレス値を１加算する。７はフレーム最終アドレス
バッファであり、フレーム終了信号１０２をトリガに、
フレーム最終アドレス書き込みポインタ８で示されるア
ドレスに、データ書き込みポインタ５の値を格納する。 １０は読み出しフレーム終了判定回路であり、フレーム
最終アドレス読み出しポインタ９で示されるアドレスと
、データ読み出しポインタ６の値を比較し、一致したと
きフレーム終了表示信号１１０を出力する。
【００１３】図２は、図１のデータ伝送装置のバッファ
の構造およびデータの流れを概念的に示した図である。 以下、図２を用いて動作を説明する。
の構造およびデータの流れを概念的に示した図である。 以下、図２を用いて動作を説明する。
【００１４】データ書き込みポインタ５、データ読み出
しポインタ６の初期値はともに０である。この状態で外
部装置より、データａ，ｂ，ｃからなるフレームＡを受
信した場合、先ずデータａがデータ書き込みポインタ５
で示されるアドレス、即ち０番地に書き込まれる。同様
にデータｂが１番地、データｃが２番地に書き込まれる
。フレームＡの最終データであるデータｃのアドレス”
２”がフレーム最終アドレスバッファ７の０番地に格納
される。
しポインタ６の初期値はともに０である。この状態で外
部装置より、データａ，ｂ，ｃからなるフレームＡを受
信した場合、先ずデータａがデータ書き込みポインタ５
で示されるアドレス、即ち０番地に書き込まれる。同様
にデータｂが１番地、データｃが２番地に書き込まれる
。フレームＡの最終データであるデータｃのアドレス”
２”がフレーム最終アドレスバッファ７の０番地に格納
される。
【００１５】フレームＡに続いてデータｄ，ｅ，ｆ，ｇ
からなるフレームＢを受信するとデータｄ，ｅ，ｆ，ｇ
はそれぞれ３，４，５，６番地に書き込まれ、最終デー
タであるデータｇのアドレス６がフレーム最終アドレス
バッファ７の１番地に格納される。
からなるフレームＢを受信するとデータｄ，ｅ，ｆ，ｇ
はそれぞれ３，４，５，６番地に書き込まれ、最終デー
タであるデータｇのアドレス６がフレーム最終アドレス
バッファ７の１番地に格納される。
【００１６】一方、上位処理装置はデータ書き込みポイ
ンタ５、データ読み出しポインタ６の値が不一致である
ことからデータバッファ１内にデータが存在しているこ
とを認識し、０番地から順にデータを読み出す。この読
み出し毎に読み出しアドレスとフレーム最終アドレスバ
ッファ７の０番地に格納されているアドレスと比較され
る。上位処理装置がデータｃを読み出したとき、読み出
しアドレスは”２”であるから、フレーム最終アドレス
バッファ７の０番地に格納されているアドレスと一致し
、データｃがフレームの最終データであることが判る。
ンタ５、データ読み出しポインタ６の値が不一致である
ことからデータバッファ１内にデータが存在しているこ
とを認識し、０番地から順にデータを読み出す。この読
み出し毎に読み出しアドレスとフレーム最終アドレスバ
ッファ７の０番地に格納されているアドレスと比較され
る。上位処理装置がデータｃを読み出したとき、読み出
しアドレスは”２”であるから、フレーム最終アドレス
バッファ７の０番地に格納されているアドレスと一致し
、データｃがフレームの最終データであることが判る。
【００１７】
【発明の効果】本発明によれば、複数のフレームを一つ
のバッファに連続して格納することにより、バッファの
メモリ量を削減できる。
のバッファに連続して格納することにより、バッファの
メモリ量を削減できる。
【図１】データ伝送装置の一例を示すブロック図である
。
。
【図２】図１のデータ伝送装置のバッファの構造および
データの流れを概念的に示した図である。
データの流れを概念的に示した図である。
１…データバッファ、
２…外部装置、
３…上位処理装置、
４…受信制御回路、
５…データ書き込みポインタ、
６…データ読み出しポインタ、
７…フレーム最終アドレスバッファ、
８…フレーム最終アドレス書き込みポインタ、９…フレ
ーム最終アドレス読み出しポインタ、１０…読み出しフ
レーム終了判定回路、１０１…データ書き込み信号、 １０２…フレーム終了信号、 １０３…データバッファ書き込みアドレス、１０４…デ
ータバッファ読み出しアドレス、１０５…データ読み出
し要求信号、 １０６…フレーム最終アドレス書き込みアドレス、１０
７…フレーム最終アドレス読み出しアドレス、１０８…
書き込みフレーム最終アドレス、１０９…読み出しフレ
ーム最終アドレス、１１０…フレーム終了表示信号。
ーム最終アドレス読み出しポインタ、１０…読み出しフ
レーム終了判定回路、１０１…データ書き込み信号、 １０２…フレーム終了信号、 １０３…データバッファ書き込みアドレス、１０４…デ
ータバッファ読み出しアドレス、１０５…データ読み出
し要求信号、 １０６…フレーム最終アドレス書き込みアドレス、１０
７…フレーム最終アドレス読み出しアドレス、１０８…
書き込みフレーム最終アドレス、１０９…読み出しフレ
ーム最終アドレス、１１０…フレーム終了表示信号。
Claims (1)
- 【請求項１】フレーム単位にデータ伝送を行うデータ伝
送装置において、１つのデータバッファに複数のフレー
ムを連続して格納するバッファ制御方式であって、デー
タ書き込み時にフレームの最後のデータのアドレスを記
憶しておき、読み出し時に該アドレスと読み出しアドレ
スを比較し、一致したことにより読み出し中のデータが
フレームの最後のデータであることを認識する手段を設
けたことを特徴とするバッファ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15146091A JPH04373058A (ja) | 1991-06-24 | 1991-06-24 | バッファ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15146091A JPH04373058A (ja) | 1991-06-24 | 1991-06-24 | バッファ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04373058A true JPH04373058A (ja) | 1992-12-25 |
Family
ID=15519034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15146091A Pending JPH04373058A (ja) | 1991-06-24 | 1991-06-24 | バッファ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04373058A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102402400A (zh) * | 2011-11-25 | 2012-04-04 | 福建星网锐捷网络有限公司 | 发送数据帧的方法及装置 |
-
1991
- 1991-06-24 JP JP15146091A patent/JPH04373058A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102402400A (zh) * | 2011-11-25 | 2012-04-04 | 福建星网锐捷网络有限公司 | 发送数据帧的方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08185355A (ja) | データメモリおよびその動作方法 | |
| KR930017342A (ko) | 디지탈 데이타 처리 장치 | |
| JPH04373058A (ja) | バッファ制御方式 | |
| JP2723038B2 (ja) | 記憶装置のデータ格納方法 | |
| JPH06202715A (ja) | 状態変化検知記録回路 | |
| JP2734581B2 (ja) | 入出力制御装置の制御方式 | |
| KR0127559Y1 (ko) | 버퍼를 이용한 메모리 엑세스 장치 | |
| JP2830239B2 (ja) | 入力表示制御装置 | |
| JP3264985B2 (ja) | ディスク制御装置 | |
| JPH03116345A (ja) | データ処理装置 | |
| KR950010615Y1 (ko) | Dma 사이클의 휴지시간을 이용하는 데이타 엑세스 장치 | |
| KR970705116A (ko) | 공유 시스템 메모리로부터 그래픽 데이타를 액세스할 수 있는 디스플레이 컨트롤러(Display Controller Capable of Accessing Graphics Data from a Shared System Memory) | |
| JPH0276071A (ja) | データ検索回路 | |
| JPH0133848B2 (ja) | ||
| JPH0652100A (ja) | ファーストイン・ファーストアウト・メモリ制御装置 | |
| JPS6048774B2 (ja) | デ−タファイル管理方式 | |
| JPH06224971A (ja) | データの変化検出方式 | |
| JPH0217549A (ja) | データ処理装置 | |
| KR20000074709A (ko) | 화상 통신기기의 수신 데이터 구조 및 수신 장치 | |
| JPH03257555A (ja) | ストアバッファ装置 | |
| JPS62231366A (ja) | チヤネル制御装置 | |
| JPS5914823B2 (ja) | 磁気カ−ドリ−ダ−装置 | |
| JPS62123870A (ja) | フアクシミリ装置の蓄積デ−タ管理方式 | |
| JPH09321796A (ja) | データ分離方式およびデータ分離装置 | |
| JPS6242237A (ja) | 命令バツフアへのロ−ド方式 |