JP2734581B2 - 入出力制御装置の制御方式 - Google Patents
入出力制御装置の制御方式Info
- Publication number
- JP2734581B2 JP2734581B2 JP63313038A JP31303888A JP2734581B2 JP 2734581 B2 JP2734581 B2 JP 2734581B2 JP 63313038 A JP63313038 A JP 63313038A JP 31303888 A JP31303888 A JP 31303888A JP 2734581 B2 JP2734581 B2 JP 2734581B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- command
- output
- address
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は入出力制御装置の制御方式に関し、特に命
令の実行要求を直接行なう入出力制御装置の制御方式に
関する。
令の実行要求を直接行なう入出力制御装置の制御方式に
関する。
従来、この種の入出力制御装置の制御方式は、中央処
理装置が命令をコマンドメールボツクスに書き込む。そ
して、インプツトアウトプツトコントロールユニツトは
中央処理装置がコマンドメールボツクスについて命令を
書き込んでもいいように周期的にこのマンドメールボツ
クスからデータを読み出し、データの内容をチエツクし
て中央処理装置からの命令があるか否かを判断してい
た。
理装置が命令をコマンドメールボツクスに書き込む。そ
して、インプツトアウトプツトコントロールユニツトは
中央処理装置がコマンドメールボツクスについて命令を
書き込んでもいいように周期的にこのマンドメールボツ
クスからデータを読み出し、データの内容をチエツクし
て中央処理装置からの命令があるか否かを判断してい
た。
上述した従来の入出力制御装置の制御方式は、中央処
理装置が命令をコマンドメールボツクスに書き込んで
も、インプツトアウトプツトコントロールユニツトが一
定周期ごとに中央処理装置からの命令があるか否かの判
断をするまで命令は受け付けられない。しかも、このイ
ンプツトアウトプツトコントロールユニツトは中央処理
装置からの命令がなくても一定周期ごとに働かなければ
ならないという欠点がある。
理装置が命令をコマンドメールボツクスに書き込んで
も、インプツトアウトプツトコントロールユニツトが一
定周期ごとに中央処理装置からの命令があるか否かの判
断をするまで命令は受け付けられない。しかも、このイ
ンプツトアウトプツトコントロールユニツトは中央処理
装置からの命令がなくても一定周期ごとに働かなければ
ならないという欠点がある。
この発明に係る入出力制御装置の制御方式は、中央処
理装置から入出力制御装置へ命令を引き渡すため入出力
装置に対応した複数の番地からなるコマンドメールボッ
クスと、中央処理装置が命令をコマンドメールボックス
に書き込んだときの番地を順次記憶し、番地の記憶有無
に応じてコマンド実行要求を割り込みとして出力し、所
定の読み出し要求に応じて各番地を記憶した順序で順次
読み出すメモリ手段と、コマンド実行要求に応じて、読
み出し要求を出力することによりメモリ手段から番地を
読み出し、この番地に基づいてコマンドメールボックス
から命令を読み出して、対応する入出力装置を制御する
入出力制御装置とを備えている。
理装置から入出力制御装置へ命令を引き渡すため入出力
装置に対応した複数の番地からなるコマンドメールボッ
クスと、中央処理装置が命令をコマンドメールボックス
に書き込んだときの番地を順次記憶し、番地の記憶有無
に応じてコマンド実行要求を割り込みとして出力し、所
定の読み出し要求に応じて各番地を記憶した順序で順次
読み出すメモリ手段と、コマンド実行要求に応じて、読
み出し要求を出力することによりメモリ手段から番地を
読み出し、この番地に基づいてコマンドメールボックス
から命令を読み出して、対応する入出力装置を制御する
入出力制御装置とを備えている。
この発明は中央処理装置からの命令があれば入出力制
御装置は直ちに命令を実行することができる。
御装置は直ちに命令を実行することができる。
図はこの発明に係る入出力制御装置の制御方式の一実
施例を示すブロツク図である。同図において、１は中央
処理装置（以下CPUと言う）、２はこのCPU1からの命令
により複数の入出力装置の制御を行なう単一のインプツ
トアウトプツトコントロールユニツト（以下単にIOCUと
言う）、３は入出力装置に対応した複数の番地から構成
されCPU1からIOCU2へ命令を引き渡すコマンドメールボ
ツクス（以下単にCMBと言う）、４は複数の入出力装置
に対応したそれぞれのCMBアドレスを書き込んだ順に記
憶し、そしてこのCMBアドレスを書き込まれた順に読み
出すフアーストインフアーストアウト（以下単にFIFOと
言う）、５はコマンドライト信号、６はコマンド実行要
求信号、７はCMBアドレスリード信号である。
施例を示すブロツク図である。同図において、１は中央
処理装置（以下CPUと言う）、２はこのCPU1からの命令
により複数の入出力装置の制御を行なう単一のインプツ
トアウトプツトコントロールユニツト（以下単にIOCUと
言う）、３は入出力装置に対応した複数の番地から構成
されCPU1からIOCU2へ命令を引き渡すコマンドメールボ
ツクス（以下単にCMBと言う）、４は複数の入出力装置
に対応したそれぞれのCMBアドレスを書き込んだ順に記
憶し、そしてこのCMBアドレスを書き込まれた順に読み
出すフアーストインフアーストアウト（以下単にFIFOと
言う）、５はコマンドライト信号、６はコマンド実行要
求信号、７はCMBアドレスリード信号である。
次に上記構成による入出力制御装置の制御方式の動作
について説明する。まず、CPU1からIOCU2に対して所定
の入力出力装置を制御するための指示を行う場合、CPU1
は対応する命令をCMB3に書き込む。
について説明する。まず、CPU1からIOCU2に対して所定
の入力出力装置を制御するための指示を行う場合、CPU1
は対応する命令をCMB3に書き込む。
このとき、命令を書き込むCMB3上の番地が、CPU1から
CPアドレスにより出力されるとともに、命令の内容が、
CPU1からCPデータにより出力され、CMB3の所定番地にCP
U1からの命令が書き込まれる。
CPアドレスにより出力されるとともに、命令の内容が、
CPU1からCPデータにより出力され、CMB3の所定番地にCP
U1からの命令が書き込まれる。
一方、CMB3への命令書き込みと並行して、CPU1から出
力されたCPアドレスの内容、すなわち命令を書き込んだ
CMB3上の番地が、FIFO4に記憶される。
力されたCPアドレスの内容、すなわち命令を書き込んだ
CMB3上の番地が、FIFO4に記憶される。
FIFO4は、CMB3上の番地を順次記憶するとともに、自
己のバッファに格納されているデータすなわち番地の有
無に基づき、コマンド実行要求６を割り込みとしてIOCU
2に出力する。
己のバッファに格納されているデータすなわち番地の有
無に基づき、コマンド実行要求６を割り込みとしてIOCU
2に出力する。
したがって、FIFO4内に１以上の任意の番地が格納さ
れている場合には、継続してコマンド実行要求６が出力
されるものとなり、このコマンド実行要求６により、CP
U1からCMB3に対して任意の命令が書き込まれたことが、
IOCU2へ通知される。
れている場合には、継続してコマンド実行要求６が出力
されるものとなり、このコマンド実行要求６により、CP
U1からCMB3に対して任意の命令が書き込まれたことが、
IOCU2へ通知される。
一方、IOCU2は、割り込み入力されるコマンド実行要
求６に応じて、読み出し要求を示すCMBアドレスリード
７を出力し、FIFO4からそれぞれ記憶された順序で、命
令が書き込まれているCMB3上の番地を読み出す。
求６に応じて、読み出し要求を示すCMBアドレスリード
７を出力し、FIFO4からそれぞれ記憶された順序で、命
令が書き込まれているCMB3上の番地を読み出す。
そして、IOCU2は、読み出した番地をIOCアドレスとし
てCMB3に出力することにより、CPU1からCMB3に書き込ま
れた命令をICOデータとしてCMB3から読み出し、その命
令に対応する入出力装置を制御する。
てCMB3に出力することにより、CPU1からCMB3に書き込ま
れた命令をICOデータとしてCMB3から読み出し、その命
令に対応する入出力装置を制御する。
したがって、CPU1が連続して複数の命令を出力した場
合には、IOCU2がCMB3から最後の命令の読み出しを行う
まで、FIFO4内がデータ無しとはならず、IOCU2に対しコ
マンド要求信号６が継続して出力される。
合には、IOCU2がCMB3から最後の命令の読み出しを行う
まで、FIFO4内がデータ無しとはならず、IOCU2に対しコ
マンド要求信号６が継続して出力される。
さらに、各命令が出力された順に、各命令のCMB3上の
番地がFIFO4内に格納され、その格納順すなわち命令の
出力順にFIFO4からIOCU2へ読み出されて処理されるもの
となり、CPU1およびIOCU2において、各命令の処理順序
が維持される。
番地がFIFO4内に格納され、その格納順すなわち命令の
出力順にFIFO4からIOCU2へ読み出されて処理されるもの
となり、CPU1およびIOCU2において、各命令の処理順序
が維持される。
以上詳細に説明したように、この発明に係る入出力制
御装置の制御方式によれば、CPUがCMBに命令を書き込む
と、書き込んだCMBアドレスをFIFOに記憶し、IOCUに対
して命令の実行要求を行なうことにより、CPUからの命
令がなければIOCUは停止したまでCPUからの命令があれ
ばIOCUは直ちに命令を実行することができるなどの効果
がある。
御装置の制御方式によれば、CPUがCMBに命令を書き込む
と、書き込んだCMBアドレスをFIFOに記憶し、IOCUに対
して命令の実行要求を行なうことにより、CPUからの命
令がなければIOCUは停止したまでCPUからの命令があれ
ばIOCUは直ちに命令を実行することができるなどの効果
がある。
図はこの発明に係る入出力制御装置の制御方式の一実施
例を示すブロツク図である。 １……中央処理装置（CPU）、２……インプツトアウト
プツトコントロールユニツト（IOCU）、３……コマンド
メールボツクス（CMB）、４……フアーストインフアー
ストアウト（FIFO）、５……コマンドライト信号、６…
…コマンド実行要求信号、７……CMBアドレスリード信
号。
例を示すブロツク図である。 １……中央処理装置（CPU）、２……インプツトアウト
プツトコントロールユニツト（IOCU）、３……コマンド
メールボツクス（CMB）、４……フアーストインフアー
ストアウト（FIFO）、５……コマンドライト信号、６…
…コマンド実行要求信号、７……CMBアドレスリード信
号。
Claims (1)
- 【請求項１】中央処理装置からの命令により複数の入出
力装置を制御する入出力制御装置の制御方式において、 中央処理装置から入出力制御装置へ命令を引き渡すため
入出力装置に対応した複数の番地からなるコマンドメー
ルボックスと、 中央処理装置が命令をコマンドメールボックスに書き込
んだときの番地を順次記憶し、番地の記憶有無に応じて
コマンド実行要求を割り込みとして出力し、所定の読み
出し要求に応じて各番地を記憶した順序で順次読み出す
メモリ手段と、 コマンド実行要求に応じて、読み出し要求を出力するこ
とによりメモリ手段から番地を読み出し、この番地に基
づいてコマンドメールボックスから命令を読み出して、
対応する入出力装置を制御する入出力制御装置とを備え
ることを特徴とする入出力制御装置の制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63313038A JP2734581B2 (ja) | 1988-12-13 | 1988-12-13 | 入出力制御装置の制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63313038A JP2734581B2 (ja) | 1988-12-13 | 1988-12-13 | 入出力制御装置の制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02158857A JPH02158857A (ja) | 1990-06-19 |
| JP2734581B2 true JP2734581B2 (ja) | 1998-03-30 |
Family
ID=18036459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63313038A Expired - Lifetime JP2734581B2 (ja) | 1988-12-13 | 1988-12-13 | 入出力制御装置の制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2734581B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4886887B2 (ja) | 2010-07-23 | 2012-02-29 | 株式会社東芝 | コマンド管理装置及び同コマンド管理装置を備えた記憶装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6375955A (ja) * | 1986-09-19 | 1988-04-06 | Fujitsu Ltd | プログラムモ−ド・アクセス制御方式 |
-
1988
- 1988-12-13 JP JP63313038A patent/JP2734581B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02158857A (ja) | 1990-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3598321B2 (ja) | 異なる周波数で動作するバス間でやりとりされるバッファリングデータ | |
| US5307471A (en) | Memory controller for sub-memory unit such as disk drives | |
| JPS5897944A (ja) | 複数マイクロプロセツサ間デ−タ転送方式 | |
| JP2734581B2 (ja) | 入出力制御装置の制御方式 | |
| CN112767978B (zh) | 一种ddr命令调度方法、装置、设备及介质 | |
| JP2553128B2 (ja) | データバッファ装置 | |
| JP2830239B2 (ja) | 入力表示制御装置 | |
| JP3467188B2 (ja) | 多重化バスの順序保証システム | |
| JPH0546565A (ja) | データ処理装置 | |
| JPS5533282A (en) | Buffer control system | |
| JPH01125619A (ja) | グラフイツクデイスプレイ装置 | |
| JPS61156454A (ja) | デ−タ転送制御装置 | |
| JPH04333950A (ja) | 情報処理システム | |
| JPS63228488A (ja) | 先入れ先出し記憶装置 | |
| JPH02257356A (ja) | マルチプロセッサシステムのデータ転送方法 | |
| JPH02133854A (ja) | 転送可否メモリにアクセス可能なｄｍａコントローラ | |
| JPS61214047A (ja) | メモリデ−タ転送回路 | |
| JPS62231366A (ja) | チヤネル制御装置 | |
| JPH01276355A (ja) | マルチバスへの主記憶データ転送方式 | |
| JPH0415843A (ja) | キャッシュメモリ内蔵マイクロプロセッサ | |
| JPH04178861A (ja) | データ処理装置 | |
| JPS61157955A (ja) | タグ制御方式 | |
| JPS6290731A (ja) | 試験支援方式 | |
| JPS62209792A (ja) | Ｆｉｆｏ回路 | |
| JPS58213371A (ja) | デ−タ処理システム |