JPS61156454A - デ−タ転送制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、［ＩＩｋメモリアクセス（以下ＤＭ人と呼ぶ
）制御を用ｉてデータ転送を行うデータ転送制御装置に
係シ、特に、主メモリと周辺制御装置間でのデータ転送
効率を向上するデータ転送制御装置に関する。

〔発明の背景〕

主メモリ内部で、あるいは主メモリと周辺制御装置間で
の大量のデータ転送を行う場合にＤＭＡ転送が用いられ
る。中央処理装置（以下ＣＰＵと呼ぶ）のグロダラムに
よる転送に比較して、ＤＭ人コントローラが直接メモリ
のアクセスを制御するため大量のデータ転送を行う場合
に大幅に高速化が可能となる。しかしながら、特に主メ
モリと周辺制御装置間でのデータ転送の場合には、両者
の動作できるタイミング条件が異なるためにＤＭＡ転送
が利用できない場合やあるいは転送のために通常の動作
が行えないなどの問題が生じる場合がある。

その−例として、例えばＣＲＴ画面への表示データを記
憶する表示用メモリと主メモリ間での転送の場合、従来
は両メモリのデータバスを接続してＤＭＡ転送を行って
いたが、表示用メモリはＣＲＴへの表示期間中は表示用
のメモリ読出しを行う必要があるため、ＤＭＡ転送中は
表示を停止するかめるいは表示期間中はデータ転送を待
たせるなどの対策が必要とな、りＤＭＡ転送の効果が著
しく制限されていた。

なお、本発明に関連する公知例としては、例えば、日経
工Ｖクトロニクス１９８２年８月２日号の１４２ペ一ジ
図８に、ＤＭＡコントローラと周辺制御装置の接続例が
示されている。

〔発明の目的〕 本発明は以上のような問題点を解決するものとしてなさ
れたものであシ、その目的は、主メモリと周辺制御装置
間でのデータ転送効率を向上し得るデータ転送制御装置
を提供することにある。

〔発明の概要〕

前記目的を達成するための本発明の特徴は、データ転送
をバッファする一時記憶手段及びその状態情報を記憶す
る手段を設けるとともに、その状態情報を判定してデー
タ転送の可能な場合にのみ転送要求信号を発生するよう
に制御する手段を設けたことにある。

〔発明の実施例〕

以下図面に基づいて本発明の好適な実施例を詳細に説明
する。

ｆａ１図は、本発明を実施したディスプレイコントロー
ラを用いたディスプレイシステムの構成例を示す。シス
テム全体を統活制御するＣＰＵｌ０゜ＣＰＵｌ０の実行
するプログラムやデータを記憶する主メモリ２０、主メ
モリ内部あるいは主メモリと周辺制御装置との間のＤＭ
Ａ転送を制御するＤＭＡコントローラ３０、周辺制御装
置の１例としてのディスプレイコントローラ４０及び表
示用データを記憶する表示用メモリ５０．から成る。

システムにはこの他にも図示していない各種入出力装置
が含まれるが、ここでは説明に用いないので省略する。

本発明に係るディスプレイコントローラ４０はＣＰＵｌ
０から転送される種々の制御情報を受けとシ、表示用メ
モリ５０から順次データを読み出して表示画面に表示さ
せるための制御や、表示用メモリ５０上に種々の文字や
図形データを発生するもので、各種制御を統合するプロ
セッサ４０１、システムバスとプロセッサ４０１との間
のデータ転送をバッファする先入れ先出しメモリ（以下
ＦＩＦＯと呼ぶ）４０２、Ｆ’ＩＦＯの空き状態を記憶
するＦＩＦＯ状態フラグ４０３、ＤＭＡコントローラ３
０に対する信号のやシとシを制御するＤＭＡ信号制御回
路４０４、ＤＭＡによる転送語数をカウントする転送カ
ウンタ４０５、から成る。

ｔた、ＦＩＦＯ４０２はシステムバスからプロセッサ４
０１側への転送用の書込みＦＩＦＯ４０２１とプロセッ
サ４０１からシステムバス側への転送用の読出しＰＩＦ
０４０２２から構成される。ＦＩＦＯ状態フラグ４０３
は、書込み１’ｌＰＯ４０２１と読出しＦＩＦＯ４０２
２のそれぞれについて、ＦＩＦＯが空であるか否か及び
ＦＩＦＯが満ばいであるか否かの情報を記憶している。

次にＤＭＡ転送の手順について説明する。

まずＤＭＡによる書込み、すなわち主メモリ２０から表
示用メそり５０への転送の場合には、ＣＰＵｌ０からデ
ィスプレイコントローラ４０に対しＤＭＡ書込みの命令
が書込みＰＩＦ０４０２１に転送される。プロセッサ４
０１では書込みＦＩＦＯＯ中の命令を取）出し解読して
ＤＭＡ書込みの処理を実行する。ＤＭＡ書込みの前処理
として転送語数を計算し転送カウンタ４０５に置数した
後、ＤＭＡ信号制御回路４０４に起動をかける。ＤＭＡ
信号制御回路４０４でＦｉＦ　Ｉ　ＦＯ状態フラグ４０
３を参照し、書込みＦＩＦＯに空きがあればＤＭＡ転送
要求信号を発生する。ＤＭＡコントローラ３０は、周辺
制御装置からの転送要求信号金堂けとると所定の動作モ
ードに準じてシステムノくスの制御権を獲得しＤＭＡ転
送を制御する。周辺制御装置に対してはＤＭＡ転送確認
信号を送出して主メモリ２０からの転送を行っているこ
とを知らせる。ＤＭＡ信号制御回路４０４はＤＭＡ転送
確認信号を受は取るとシステムバス上のデータ【主メモ
リ２０から読み出されたデータ）を書込みＦＩＦＯ４０
２１に取シ込み、転送カウンタ４０５に記憶された残り
転送語数は１減算される。一方プロセッサ４０１は書込
みＦＩＦＯ内に転送されたデータがあると、表示用メモ
リ５０にアクセスできるタイミングに同期して表示用メ
モリ５０への書込みを行う。この処理を残シ転送語数が
Ｏになるまで実行することによってＤＭＡ転送を実行す
る。また、最後のデータの転送に対するＤＭＡ転送確認
信号に同期してＤＭＡ転送終了信号を送出しＤＭＡコン
トローラ３０に対して一連のＤＭＡ転送が終了したこと
を知らせる。

次にＤＭＡによる読出し、すなわち表示用メモリ５０か
ら主メモリ２０への転送の場合を説明する。プロセッサ
４０１は書込みＦＩＦＯ４０２１内の命令を取シ出し解
読してＤＭＡ読出しの命令処理を実行する。前処理とし
て転送語数を転送カウンタ４０５にセットしＤＭＡ信号
制御回路を起動する。また、表示用メモリ５０のタイミ
ングに同期して屓次データを読み出して読出しＰＩＦ０
４０２２に転送する。−万ＤＭ人信号制御回路４Ｇ４は
ＦＩＦＯ状態フラグ４０３を参照し、読出しＦＩＦＯに
データがあればＤＭＡ転送要求信号を発生する。次にＤ
ＭＡコントローラ３０から送出されるＤＭＡ転送確認信
号に同期して読出しＦＩＦＯ４０２２内のデータをシス
テムバス上に送出し転送カウンタ４０５を１減算する。

これを繰シ返すことによＪ）ＤＭＡ転送が実行される。

このように本実施例によれば、表示用メモリ５０とは独
立のタイミングでＤＭＡ転送が実行できると共に、転送
語数をディスプレイコントローラ内で管理しＤＭＡコン
トローラ側で管理する必要がないためＤＭＡコントロー
ラを起動するＣＰσソフトウェアの負担を軽減できると
いう効果がある。

〔発明の効果〕

以上詳細に説明したように、本発明によれば、周辺制御
装置側とは独立のタイミングでＤＭＡ転送を実行できる
結果、主メモリと周辺制御装置間でのデータ転送効率を
大幅に向上し得るという効果がある。

図面の簡単な説− 第１図は本発明の１実施例を示すブロック図である。

４０２・・・先入れ先出しメモリＦＩＦ０，４０３・・
・ＦＩＦＯ状態フラグ、４０４・・・ＤＭＡ信号制御回
路。

絹　ｌ　の システムＩぐス

Claims (1)

1. 【特許請求の範囲】 １、直接メモリアクセス制御手段を用いて主メモリと周
   辺制御装置間のデータ転送を制御するものにおいて、 データ転送のバツフアとして複数ワードの転送データを
   一時記憶し得る第１の手段と、 前記第１の手段の状態情報を記憶する第２の手段と、 直接メモリアクセス制御手段に対する転送要求信号を制
   御する第３の手段と、 を有し、 前記第３の手段では、前記第２の手段に記憶された状態
   情報を判定しデータ転送の可能な場合にのみ転送要求信
   号を発生するようにしたことを特徴とするデータ転送制
   御装置。 ２、特許請求の範囲第１項記載において、転送語数を計
   数する第４の手段を設け、最後の転送確認信号に同期し
   て完了信号を出力するようにしたことを特徴とするデー
   タ転送制御装置。 ３、前記特許請求の範囲第１項または第２項記載におい
   て、前記第１の手段は先入れ先出し型の一時記憶手段で
   あることを特徴とするデータ転送制御装置。