KR950010615Y1 - Dma 사이클의 휴지시간을 이용하는 데이타 엑세스 장치 - Google Patents

Abstract

내용 없음.

Description

DMA 사이클의 휴지시간을 이용하는 데이타 엑세스 장치

제1도는 본 고안에 의한 DMA사이클의 휴지시간을 이용하는 데이타 엑세스장치의 구성도.

제2도는 본 고안에 의한 DMA 사이클의 휴지시간을 이용하는 데이타 엑세스장치의 동작 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

1,2 : 제1, 제2버퍼 3 : 버퍼메모리

4,5 : 제1,제2어드레스 디코더 6 : 타이밍 제어회로

본 고안은 음성이나 영상등과 같은 대량의 데이타를 처리하는 시스템에서 데이타를 실시간 처리할 수 있도록 DMA(Direct Memory Access)사이클의 휴지시간(idle time)을 이용하여 데이타를 엑세스할 수 있도록 하기 위한 데이타 엑세스 장치에 관한 것이다.

일반적으로 음성이나 영상등의 데이타를 처리하여야 하는 시스템에서는 입출력 장치에 대한 데이타 전송을 CPU의 관여 없이 행하기 위해 DMA를 사용하였으나, 종래에는 입출력 장치가 DMA를 통해 데이타를 수신하는 경우에 DMA사이클이 모두 끝난후에 데이타를 엑세스할 수 있었다. 그러므로 DMA사이클 중에는 데이타를 입출력 장치에 엑세스 할 수 없기 때문에 대량의 데이타를 처리하는 시스템이나 대용량 시스템의 경우는 데이타를 실시간 처리(real time operation) 하는데 어려움이 있고, 특히 음성정보처리 시스템과 같은 경우에는 대용량 시스템을 구성하는데 어려움이 있다는 문제점이 발생하였다.

상기와 같은 문제점을 해결하고지 하는 본 고안의 목적은 DMA사이클이 수행중인 경우에도 DMA사이클의 휴지시간을 이용하여 데이타의 엑세스가 가능하도록 하는 데이타 엑세스 장치를 제공하는데 있다.

이와 같은 목적을 달성하기 위한 본 고안에 따른 DMA사이클의 휴지시간을 이용하는 데이타 엑세스 장치는, 버퍼메모리 판독제어신호, 버퍼메모리 기록제어신호 DMA기록제어신호 및 입출력장치 판독 제어신호를 주기적으로 발생하여 출력하는 타이밍 제어회로와 공급받은 제1클럭신호에 따라 제1어드레스를 주기적으로 발생하여 출력하는 제1어드레스 디코더와 공급받은 제2클럭신호에 따라 제2어드레스를 주기적으로 발생하여 출력하는 제2어드레스 디코더와 상기 타이밍 제어회로로부터 공급되는 DMA기록제어신호에 따라 DMA데이타 버스를 통해 입출력되는 데이타를 일시 저장했다가 전달하는 제1버퍼와 ; 상기 ; 타이밍 제어회로로부터 공급되는 입출력장치 판독 제어신호에 따라 입출력장치 데이타 버스를 통해 입출력되는 데이타를 일시 저장했다가 전달하는 제2버퍼와 ; 상기 타이밍 제어회로로부터 인가되는 버퍼메모리 기록제어신호와 상기 제1어드레스 디코더로부터 인가되는 제1어드레스에 따라 상기 제1버퍼로부터 공급되는 데이타를 저장하고, 상기 타이밍 제어호로로부터 인가되는 버퍼메모리 판독제어신호와 상기 제1어드레스 디코더로부터 인가되는 제1어드레스에 따라 저장된 데이타를 상기 제1버퍼측에 출력하고, 상기 티이밍 제어회로로부터 인가되는 버퍼메모리 기록제어신호와 상기 제2어드레스 디코더로부터 인가되는 제2어드레스에 따라 제2버퍼로부터 공급되는 데이타를 저장하며, 상기 타이밍 제어회로로부터 인가되는 버퍼메모리 판독제어신호와 상기 제2어드레스 디코더로부터 인가되는 제2어드레스에 따라 저장된 데이타를 상기 제2버퍼축에 출력하는 버퍼메모리를 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 고안에 따른 바람직한 일실시예를 상세히 설명한다.

본 고안에 따른 DMA 사이클의 휴지시간을 이용하는 데이타 엑세스 장치는 제1도에 도시된 바와 같이 제1 및 제2버퍼(1, 2), 버퍼메모리(3), 제1 및 제2어드레스 디코더(4, 5) 및 타이밍 제어회로(6)를 구비하여 이루어진다. 타이밍 제어회로(6)는 버퍼메모리 판독제어신호와 버퍼메모리 기록제어신호를 주기적으로 발생하여 버퍼메모리(3)측에 출력하고, DMA기록제어신호를 주기적으로 발생하여 제1버퍼(1)측에 출력하며, 입출력장치 판독 제어신호를 주기적으로 발생하여 제2버퍼(2)측에 출력한다. 제1버퍼(1)는 타이밍 제어회로(6)로부터 공급되는 DMA기록제어신호에 따라 버퍼메모리(3)와 DMA데이타 버스간에 입출력되는 데이타를 일시 저장했다가 전달하며, 제2버퍼(2)는 타이밍 제어회로(6)로부터 공급되는 입출력장치 판독 제어신호에 따라 입출력장치 데이타 버스와 버퍼메모리(3)간에 입출력되는 데이타를 일시 저장했다가 전달한다.

제1어드레스 디코더(4)는 공급받은 제1클럭신호(CK1)에 따라 제1어드레스를 주기적으로 발생하여 버퍼메모리(3)측에 출력하고, 제2어드레스 디코더(5)는 공급받은 제2클럭신호(CK2)에 따라 제2드레스를 주기적으로 발생하여 버퍼메모리(3)측에 출력한다. 버퍼메모리(3)는 타이밍 제어회로(6)로부터 인가되는 버퍼메모리 기록제어신호와 제1어드레스 디코더(4)로부터 인가되는 제1어드레스 따라 제1버퍼(1)로부터 공급되는 데이타를 저장하고, 타이밍 제어회로로(6)로부터 인가되는 버퍼메모리 판독제어신호와 제1어드레스 디코더(4)로부터 인가되는 제1어드레스에 따라 저장된 데이타를 제1버퍼(1)측에 출력하고, 타이밍 제어회로(6)로부터 인가되는 버퍼메모리 기록제어신호제2어드레스 디코더(5)로부터 인가되는 제2어드레스에 따라 제2버퍼(2)로부터 공급되는 데이타를 저장하며, 타이밍 제어회로(6)로부터 인가되는 버퍼메모리 판독제어신호와 제2어드레스 디코더(5)로부터 인가되는 제2어드레스에 따라 저장된 데이타를 제2버퍼(2)측에 출력한다.

이상과 같이 구성되어지는 본고안에 따른 DMA사이클의 휴지시간을 이용하는 데이타 엑세스장치의 동작과정을 첨부한 제2도를 참조하여 상세히 설명한다.

제2도는 제1도에 나타낸 DMA사이클의 휴지시간을 이용하는 데이타 엑세스장치의 타이밍도이다. 도면에서(a)는 타이밍 제어회로(6)로부터 제1버퍼(1)에 입력되는 DMA기록제어신호와 제1어드레스 디코더(4)에 입력되는 제1클럭신호(CKⅠ)이고, (b)는 DMA데이타 버스를 통해 입출력되는 데이타이고, (c)는 제1어드레스 디코더(4)로부터 버퍼메모리(3)에 입력되는 제1어드레스이고, (d)는 타이밍 제어회로(6)로부터 버퍼메모리(3)에 입력되는 버퍼메모리 기록제어신호이다. 또한, (e)는 타이밍 제어회로(6)로부터 버퍼메모리(3)에 입력되는 버퍼메모리 판독제어신호이고, (f)는 타이밍 제어회로(6)로부터 제2버퍼(2)에 입력되는 입출력장치 판독제어신호와 제2어드레스 디코더(5)에 입력되는 제2클럭신호(CK2)이고, (g)는 제2어드레스 디코더(5)로부터 버퍼메모리(3)에 입력되는 제2어드레스이고, (h)는 입출력장치 데이타 버스를 통해 입출력되는 데이타이다. DMA데이타 버스로부터 공급되는 데이타를 버퍼메모리(3)에 저장할 경우, 제1버퍼(1)는 DMA데이타 버스로부터 (b)와 같이 공급되는 데이타를 타이밍 제어회로(6)로부터 인가되는 (a)와 같은 DMA기록제어신호에 따라 일시 저장했다가 버퍼메모리(3)측에 출력하고, 이때 제1어드레스 디코더(4)는 (a)와 같은 제1클럭신호(CKⅠ)에 따라 버퍼메모리(3)측에 (c)와 같은 제1어드레스를 출력함과 동시에 타이밍 제어회로(6)는 (d)와 같은 버퍼메모리 기록제어신호를 버퍼메모리(3)측에 출력한다. 이에 따라 버퍼메모리(3)는 DMA데이타 버스로부터 제1버퍼(1)를 통해 인가되는 데이타를 제1어드레스 디코더(4)로부터 인가되는 제1어드레스에 대응되는 기록위치에 저장한다.

한편, 버퍼메모리(3)에 저장된 데이타를 제1버퍼(1)를 통해 DMA 데이타 버스측에 출력하는 경우, 제1어드레스 디코더(4)가 (a)와 같은 제1클럭신호(CK1)에 따라 발생한 (c)와 같은 제1어드레스를 버퍼메모리(3)측에 출력함과 동시에 타이밍 제어회로(6)가 (e)와 같은 버퍼메모리 판독제어신호를 버퍼메모리(3)측에 출력하며, 이에 따라 버퍼메모리(3)는 저장되어 있는 데이타중에서 제1어드레스 디코더(4)로부터 인가받은 제1어드레스에 대응하는 기록위치에 저장된 데이타를 제1버퍼(1)측에 출력한다. 이때, 타이밍 제어회로(6)가 (a)와 같은 DMA기록제어신호를 제1버퍼(1)측에 출력함에 따라, 제1버퍼(1)는 버퍼메모리(3)로부터 인가되는 데이타를 DMA기록제어신호에 따라 일시 저장하였다가 DMA 데이타 버스측에 출력한다.

또한 입출력장치 데이타버스로부터 인가되는 데이타를 버퍼메모리(3)에 저장하는 경우, 제2버퍼(2)는 입출력장치 데이타버스로부터(h)와 같이 공급되는 데이타를 타이밍 제어회로(6)로부터 인가되는(f)와 같은 입출력장치 판독제어신호에 따라 일시 저장했다가 버퍼메모리(3)측에 출력하고, 이때 제2어드레스 디코더(5)는 (f)와 같은 제2클럭신호(CK2)에 따라 버퍼메모리(3)측에 (g)와 같은 제2어드레스를 출력함과 동시에 타이밍 제어회로(6)는 (d)와 같은 버퍼메모리 기록제어신호를 버퍼메모리(3)측에 출력한다. 이에 따라 버퍼메모리(3)는 입출력장치 데이타버스로부터 제2버퍼(2)를 통해 인가되는 데이타를 제2어드레스 디코더(5)로부터 인가되는 제2어드레스에 대응되는 기록위치에 저장한다.

버퍼메모리(3)에 저장된 데이타를 제2버퍼(2)를 통해 입출력장치 데이타버스측에 출력하는 경우, 제2어드레스 디코더(5)가 (f)와 같은 제2클럭신호(CK2)에 따라 발생한 (g)와 같은 제2어드레스를 버퍼메모리(3)측에 출력함과 동시에 타이밍 제어회로(6)가 (e)와 같은 버퍼메모리 판독제어신호를 버퍼메모리(3)측에 출력하며, 이에 따라 버퍼메모리(3)는 저장되어 있는 데이타중에 제2어드레스 디코더(5)로부터 인가받은 제2어드레스에 대응하는 기록위치에 저장된 데이타를 제2버퍼(2)측에 출력한다.

이때, 타이밍 제어회로(6)가 (f)와 같은 입출력장치 판독제어신호를 제2버퍼(2)측에 출력함에 따라, 제2버퍼(2)는 버퍼메모리(3)로부터 인가되는 데이타를 입출력장치 판독제어신호에 따라 일시 저장하였다가 입출력장치 데이타버스측에 출력된다.

즉, 본 고안은 제2도에서 알 수 있는 바와 같이, DMA가 버퍼메모리(3)에 데이타를 저장하거나 버퍼메모리(3)의 데이타를 읽어가는 DMA사이클의 휴지시간(IT)에서도 입출력 장치가 버퍼메모리(3)에 대한 데이타 엑세스 동작을 수행할 수 있으므로 데이타를 실시간으로 처리할 수 있어 대량의 데이타를 처리하는 음성정보 처리시스템등에 유용하게 적용할 수 있게 된다.

Claims (1)

1. DMA 사이클의 휴지시간을 이용하는 데이타 엑세스 장치에 있어서, 버퍼메모리 판독제어신호버퍼메모리 기록제어신호, DMA기록제어신호및 입출력장치 판독제어신호를 주기적으로 발생하여 출력하는 타이밍 제어회로(6)와 ; 공급받은 제1클럭신호(CK1)에 따라 제1어드레스를 주기적으로 발생하여 출력하는 제1어드레스 디코더(4)와 공급받은 제2클럭신호(CK2)에 따라 제2어드레스를 주기적으로 발생하여 출력하는 제2어드레스 디코더(5)와 상기 타이밍 제어회로(6)로부터 공급되는 DMA기록제어신호에 따라 DMA데이타 버스를 통해 입출력되는 데이타를 일시 저장했다가 전달하는 제1버퍼(1)와 ; 상기 터이밍 제어회로(6)로부터 공급되는 입출력장치 판독제어신호에 따라 입출력장치 데이타버스를 통해 입출력되는 데이타를 일시 저장했다가 전달하는 제2버퍼와 상기 타이밍 제어회로(6)로부터 인가되는 버퍼메모리 기록제어신호와 상기 제1어드레스 디코더(4)로부터 인가되는 제1어드레스에 따라 상기 제1버퍼(1)로부터 공급되는 데이타를 저장하고, 상기 타이밍 제어회로(6)로부터 인가되는 버퍼메모리 판독제어신호와 상기 제1어드레스 디코더(4)로부터 인가되는 제1어드레스에 따라 저장된 데이타를 상기 제1버퍼(1)측에 출력하고, 상기 타이밍 제어회로(6)로부터 인가되는 버퍼메모리 기록제어신호와 상기 제2어드레스 디코더(5)로부터 인가되는 제2어드레스에 따라 상기 제2버퍼(2)로부터 공급되는 데이타를 저장하며, 상기 타이밍 제어회로(6)로부터 인가되는 버퍼메모리 판독제어신호와 상기 제2어드레스 디코더(45)로부터 인가되는 제2어드레스에 따라 저장된 데이타를 상기 제2버퍼(2)측에 출력하는 버퍼메모리(3)를 포함하는 것을 특징으로 하는 DMA사이클의 휴지시간을 이용하는 데이타 엑세스 장치.