JPH01106136A - ハードウェア・キュー - Google Patents
ハードウェア・キューInfo
- Publication number
- JPH01106136A JPH01106136A JP62261864A JP26186487A JPH01106136A JP H01106136 A JPH01106136 A JP H01106136A JP 62261864 A JP62261864 A JP 62261864A JP 26186487 A JP26186487 A JP 26186487A JP H01106136 A JPH01106136 A JP H01106136A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- alarm signal
- alarm
- remaining memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000004590 computer program Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は例えばコンピュータ等において用いられるディ
ジタル論理回路に係わり、特に内部に残っている空きメ
モリの残量検出表示方法に特徴のあるハードウェア・キ
ューに関する。
ジタル論理回路に係わり、特に内部に残っている空きメ
モリの残量検出表示方法に特徴のあるハードウェア・キ
ューに関する。
記憶装置の中にはある程度以上の量をもつデータ群を入
出力に関する順序関係を含めて記憶管理するものがある
。このような記憶装置の中にあって特にこの人出力に関
する順序関係としてＦＩＦＯ（ＦＩＲＳＴ ＩＮ ＦＩ
ＲＳＴ ０ＩＩＴ） ＋７）方式を取り入しタものとし
てキューがある。すなわちキューはデータ群の記憶に必
要とされる記憶領域と、この記憶領域に対して必要とす
る個々のデータをＦＩＦＯ０方式に従って人出力する手
続き約手段を一体としてもつ構造化された記憶装置とい
うことができる。
出力に関する順序関係を含めて記憶管理するものがある
。このような記憶装置の中にあって特にこの人出力に関
する順序関係としてＦＩＦＯ（ＦＩＲＳＴ ＩＮ ＦＩ
ＲＳＴ ０ＩＩＴ） ＋７）方式を取り入しタものとし
てキューがある。すなわちキューはデータ群の記憶に必
要とされる記憶領域と、この記憶領域に対して必要とす
る個々のデータをＦＩＦＯ０方式に従って人出力する手
続き約手段を一体としてもつ構造化された記憶装置とい
うことができる。
更に従来このキューにはソフトウェアによるキューとハ
ードウェーによるキューがあった。ソフトウェアによる
キ二一は例えばコンピュータによる入出力データのバッ
ファリング等、比較的大容量のデータを扱う場合に用い
られることが多（、主にコンピュータの主記憶上に構成
される。またその人出力に関する制御もコンピュータの
プログラムによって行われる。従ってソフトウェアによ
るキューはその制御をコンピュータのプログラムによっ
て行うことを前提とする。このような性質からソフトウ
ェアによるキューはソフトウェアとソフトウェアのイン
ターフェースまたはソフトウェアとハードウェアのイン
ターフェースとして用いることはできるが、直接ハード
ウェアとハードウェアのインターフェースとして用いる
ようなものではない。
ードウェーによるキューがあった。ソフトウェアによる
キ二一は例えばコンピュータによる入出力データのバッ
ファリング等、比較的大容量のデータを扱う場合に用い
られることが多（、主にコンピュータの主記憶上に構成
される。またその人出力に関する制御もコンピュータの
プログラムによって行われる。従ってソフトウェアによ
るキューはその制御をコンピュータのプログラムによっ
て行うことを前提とする。このような性質からソフトウ
ェアによるキューはソフトウェアとソフトウェアのイン
ターフェースまたはソフトウェアとハードウェアのイン
ターフェースとして用いることはできるが、直接ハード
ウェアとハードウェアのインターフェースとして用いる
ようなものではない。
一方ハードウェアによるキューは記憶領域とこの記憶領
域に対する入出力の制御手段を一体として独立した半導
体回路上に構成したものである。
域に対する入出力の制御手段を一体として独立した半導
体回路上に構成したものである。
このような性質からハードウェアによるキュー（以下、
ハードウェア・キューと呼ぶ）はソフトウェアとソフト
ウェアのインターフェース、ソフトウェアとハードウェ
アのインターフェースのみならず直接ハードウェアとハ
ードウェアのインターフェースとして用いることも可能
である。
ハードウェア・キューと呼ぶ）はソフトウェアとソフト
ウェアのインターフェース、ソフトウェアとハードウェ
アのインターフェースのみならず直接ハードウェアとハ
ードウェアのインターフェースとして用いることも可能
である。
また従来このハードウェア・キューはその内部に残って
いる空きメモリの残量がゼロになると警報信号を出力し
た。
いる空きメモリの残量がゼロになると警報信号を出力し
た。
ところで上述した従来のハードウェア・キューではその
内部に残っている空きメモリの残量がゼロになったとき
初めて警報信号が出力されるので、これを利用する側で
は１つのデータを書き込むごとに警報信号を調べる必要
があり、そのためデータの書き込み時間が長くなった。
内部に残っている空きメモリの残量がゼロになったとき
初めて警報信号が出力されるので、これを利用する側で
は１つのデータを書き込むごとに警報信号を調べる必要
があり、そのためデータの書き込み時間が長くなった。
そこで本発明の目的は利用する側がデータを複数まとめ
て書き込むごとに警報信号を調べれば済むようにし、結
果として１個当たりのデータの書き込み時間を短くした
ハードウェア・キューを提供することにある。
て書き込むごとに警報信号を調べれば済むようにし、結
果として１個当たりのデータの書き込み時間を短くした
ハードウェア・キューを提供することにある。
本発明のハードウェア・キューは、その内部に′ メモ
リ残量検出回路と警報信号発生回路をもたせた。そして
警報信号発生回路はメモリ残量検出回路の出力がある一
定値（以下、これを警報値と呼ぶ）より下回ったとき警
報信号を発生するようにした。これによりハードウェア
・キューを利用する側はデータを１つ書き込むごとに警
報信号を調べる必要はなく、データを複数まとめて書き
込むごとに警報信号を調べれば済むので警報信号を調べ
る回数を減らすことができ、結果として１個当たりのデ
ータの書き込み時間を短くすることができる。
リ残量検出回路と警報信号発生回路をもたせた。そして
警報信号発生回路はメモリ残量検出回路の出力がある一
定値（以下、これを警報値と呼ぶ）より下回ったとき警
報信号を発生するようにした。これによりハードウェア
・キューを利用する側はデータを１つ書き込むごとに警
報信号を調べる必要はなく、データを複数まとめて書き
込むごとに警報信号を調べれば済むので警報信号を調べ
る回数を減らすことができ、結果として１個当たりのデ
ータの書き込み時間を短くすることができる。
第１図は本発明におけるハードウェ、ア・キューの構成
を示すブロック図である。まず図における各部について
説明すると、ＦＩＦＯメモリ１１は先入れ先出しの形式
でデータを記憶保持する１０２４バイトの記憶容量をも
つ読み書き可能なメモリである。書込データ１２は書込
信号１３と同期してＦＩＦＯメモリ１１に書き込まれる
８ビツトデータである。書込信号１３はこれによって書
込データ１２をＦＩＦＯメモリ１１に取り入れさせるた
めのストローブパルスである。読出データ１４は読出信
号１５と同期してＦｒＦ○メモリ１１から取り出される
８ビツトデータである。読出信号１５はこれによって読
出データ１４をＦＩＦＯメモリ１１から取り出すための
ストローブパルスである。メモリ残量計数回路１６は１
０ビツトのアップダウンカウンタであり書込信号１３お
よび読出信号１５を人力し、書込信号１３によりカウン
トダウンされ、また読出信号１５によりカウントアツプ
され、同時にこのカウント数をメモリ残量数１７として
逐次出力する。警報信号発生回路１８は１０ビツトのデ
コーダでありメモリ残量数１７を入力してこれをデコー
ドし、その結果メモリ残量数１７が１０２４ （すなわ
ち、メモリ残量計数回路１６の最大カウント値）の場合
はエンプティ信号１９を出力し、またこのメモリ残量数
１７が警報値である２５６およびそれ以下（全体の２５
パーセント以下）になった場合警報信号２０を出力する
。リセット信号２１はＦＩＦ○メモリ１１、メモリ残量
計数回路１６および警報信号発生回路１８をリセットす
る信号である。リセット信号２１を受けるとＦＩＦＯメ
モリ１１は内部に記憶保持しているデータを全て破棄し
、メモリ残ｌ計数回路１６はメモリ残量数１７の初期値
として最大カウント値１０２４を出力する。また警報信
号発生回路１８はリセットされてエンプティ信号１９を
オンにし、警報信号２０をオフにする。
を示すブロック図である。まず図における各部について
説明すると、ＦＩＦＯメモリ１１は先入れ先出しの形式
でデータを記憶保持する１０２４バイトの記憶容量をも
つ読み書き可能なメモリである。書込データ１２は書込
信号１３と同期してＦＩＦＯメモリ１１に書き込まれる
８ビツトデータである。書込信号１３はこれによって書
込データ１２をＦＩＦＯメモリ１１に取り入れさせるた
めのストローブパルスである。読出データ１４は読出信
号１５と同期してＦｒＦ○メモリ１１から取り出される
８ビツトデータである。読出信号１５はこれによって読
出データ１４をＦＩＦＯメモリ１１から取り出すための
ストローブパルスである。メモリ残量計数回路１６は１
０ビツトのアップダウンカウンタであり書込信号１３お
よび読出信号１５を人力し、書込信号１３によりカウン
トダウンされ、また読出信号１５によりカウントアツプ
され、同時にこのカウント数をメモリ残量数１７として
逐次出力する。警報信号発生回路１８は１０ビツトのデ
コーダでありメモリ残量数１７を入力してこれをデコー
ドし、その結果メモリ残量数１７が１０２４ （すなわ
ち、メモリ残量計数回路１６の最大カウント値）の場合
はエンプティ信号１９を出力し、またこのメモリ残量数
１７が警報値である２５６およびそれ以下（全体の２５
パーセント以下）になった場合警報信号２０を出力する
。リセット信号２１はＦＩＦ○メモリ１１、メモリ残量
計数回路１６および警報信号発生回路１８をリセットす
る信号である。リセット信号２１を受けるとＦＩＦＯメ
モリ１１は内部に記憶保持しているデータを全て破棄し
、メモリ残ｌ計数回路１６はメモリ残量数１７の初期値
として最大カウント値１０２４を出力する。また警報信
号発生回路１８はリセットされてエンプティ信号１９を
オンにし、警報信号２０をオフにする。
次にこの図を基にしてハードウェア・キューの動作を説
明する。まず利用者はハードウェア・キューを利用する
場合、最初にリセット信号２１をオンにしてこれをリセ
ットする。ハードウェア・キューがリセットされるとＦ
ＩＦＯメモリ１１は内部にもつデータを全てクリアし、
メモリ残量計数回路１６はメモリ残量数１７を最大カウ
ント値１０２４にする。また警報信号発生回路１８はエ
ンプティ信号１９をオンにし、警報信号２０をオフにす
る。次に利用者側がハードウェア・キューにデータを書
き込む場合、ます書込データ１２を供給しておき、続い
て書込信号１３をオンにして書込データ１２をハードウ
ェア・キューに取り込ませる。このとき書込信号１３は
同時にメモリ残量計数回路１６にも与えられるのでこれ
をカウントダウンし、その出力であるメモリ残量数１７
はマイナス１される。この場合利用者側はデータを１バ
イト書き込む毎に警報信号２０を調べる必要はなく、例
えば２００バイト毎に調べれば十分である。
明する。まず利用者はハードウェア・キューを利用する
場合、最初にリセット信号２１をオンにしてこれをリセ
ットする。ハードウェア・キューがリセットされるとＦ
ＩＦＯメモリ１１は内部にもつデータを全てクリアし、
メモリ残量計数回路１６はメモリ残量数１７を最大カウ
ント値１０２４にする。また警報信号発生回路１８はエ
ンプティ信号１９をオンにし、警報信号２０をオフにす
る。次に利用者側がハードウェア・キューにデータを書
き込む場合、ます書込データ１２を供給しておき、続い
て書込信号１３をオンにして書込データ１２をハードウ
ェア・キューに取り込ませる。このとき書込信号１３は
同時にメモリ残量計数回路１６にも与えられるのでこれ
をカウントダウンし、その出力であるメモリ残量数１７
はマイナス１される。この場合利用者側はデータを１バ
イト書き込む毎に警報信号２０を調べる必要はなく、例
えば２００バイト毎に調べれば十分である。
このようにハードウェア・キューにデータを書き込みな
がら１番目の書込データから数えて２００番目、４００
番目、６００番目の書き込み時に警報信号２０を調べる
。ここまでの書き込みでは警報信号２０はオフのままで
ある。書き込みを続けていくうちに７６８番目のデータ
を書き込んだところでメモリ残量数１７はカウントダウ
ンされて２５６になり、このとき警報信号発生回路１８
は警報信号２０をオンにする。利用者側はこの時点で警
報信号２０の変化を検知する必要はなくそのまま書き込
みを続ける。８００番目の書き込み時に警報信号２０を
調べてこれがオンになっていることを知るので、この時
点で次の書き込みを抑制する。またこのときメモリ残量
数１７の値は２２４である。
がら１番目の書込データから数えて２００番目、４００
番目、６００番目の書き込み時に警報信号２０を調べる
。ここまでの書き込みでは警報信号２０はオフのままで
ある。書き込みを続けていくうちに７６８番目のデータ
を書き込んだところでメモリ残量数１７はカウントダウ
ンされて２５６になり、このとき警報信号発生回路１８
は警報信号２０をオンにする。利用者側はこの時点で警
報信号２０の変化を検知する必要はなくそのまま書き込
みを続ける。８００番目の書き込み時に警報信号２０を
調べてこれがオンになっていることを知るので、この時
点で次の書き込みを抑制する。またこのときメモリ残量
数１７の値は２２４である。
第２図はＦＩＦＯメモリ１１内でのデータの格納状態を
示した概念図である。図において斜線で示された書込デ
ータはＦＩＦＯメモリ１１内において矢印３１の方向に
格納され、また読出データは矢印３２の方向に取り出さ
れることを示す。
示した概念図である。図において斜線で示された書込デ
ータはＦＩＦＯメモリ１１内において矢印３１の方向に
格納され、また読出データは矢印３２の方向に取り出さ
れることを示す。
次に利用者がハードウェア・キ二一からデータを読み出
す場合、読出信号１５をオンにしてハードウェア・キュ
ーから出力された読出データ１４を受は取る。このとき
読出信号１５は同時にメモリ残量計数回路１６にも与え
られるのでこれをカウントアツプし、その出力であるメ
モリ残量数１７はプラス１される。読み出しを続けてい
くうちに３３番目のデータを読み出したところでメモリ
残量数１７はカウントアツプされて２５７になり、この
とき警報信号発生回路１８は警報信号２０をオフにする
。利用者側が更に読み出しを続けていき８００番目のデ
ータを読み出したときメモリ残量数１７はカウントアツ
プされて１０２４になり、このとき警報信号発生回路１
８はエンプティ信号１９をオンにする。利用者側はエン
プティ信号１９を調べてこれがオンになっていることを
検知すると、この時点でＦＩＦ○メモ’Ｊｌｌ内には読
み出すデータが無いことを知るので次の読み出しを抑制
する。
す場合、読出信号１５をオンにしてハードウェア・キュ
ーから出力された読出データ１４を受は取る。このとき
読出信号１５は同時にメモリ残量計数回路１６にも与え
られるのでこれをカウントアツプし、その出力であるメ
モリ残量数１７はプラス１される。読み出しを続けてい
くうちに３３番目のデータを読み出したところでメモリ
残量数１７はカウントアツプされて２５７になり、この
とき警報信号発生回路１８は警報信号２０をオフにする
。利用者側が更に読み出しを続けていき８００番目のデ
ータを読み出したときメモリ残量数１７はカウントアツ
プされて１０２４になり、このとき警報信号発生回路１
８はエンプティ信号１９をオンにする。利用者側はエン
プティ信号１９を調べてこれがオンになっていることを
検知すると、この時点でＦＩＦ○メモ’Ｊｌｌ内には読
み出すデータが無いことを知るので次の読み出しを抑制
する。
以上説明したハードウェア・キューではその内部にメモ
リ残量検出回路と警報信号発生回路をもたせ、警報信号
福生回路はメモリ残量検出回路の出力が警報値より下回
ったとき警報信号を発生するようにした。これにより利
用者側はデータを１バイト書き込むごとに警報信号を調
べるのでなく、データを複数まとめて書き込むごとに警
報信号を調べれば済むようにできた。これにより警報信
号を調べる回数を・減らすことができ、結果として１バ
イト当たりのデータの書き込み時間を短くすることがで
きる。
リ残量検出回路と警報信号発生回路をもたせ、警報信号
福生回路はメモリ残量検出回路の出力が警報値より下回
ったとき警報信号を発生するようにした。これにより利
用者側はデータを１バイト書き込むごとに警報信号を調
べるのでなく、データを複数まとめて書き込むごとに警
報信号を調べれば済むようにできた。これにより警報信
号を調べる回数を・減らすことができ、結果として１バ
イト当たりのデータの書き込み時間を短くすることがで
きる。
第１図と第２図は本発明の一実施例を説明するための図
であり、このうち第１図はハードウェア・キューの構成
を示すブロック図、第２図はＦＩＦＯメそり内でのデー
タの格納状態を示した概念図である。 １１・・・・・・ＦＩＦＯメモリ、 １２・・・・・・書込データ、 １３・・・・・・書込信号、 １４・・・・・・読出データ、 １５・・・・・・読出信号、 １６・・・・・・メモリ残量計数回路、１７・・・・・
・メモリ残量数、 １８・・・・・・警報信号発生回路、 １９・・・・・・エンプティ信号、 ２０・・・・・・警報信号。 出願人 日本電気エンジニアリング株式会社代理人
弁理士 山 内 梅 雄 第１図
であり、このうち第１図はハードウェア・キューの構成
を示すブロック図、第２図はＦＩＦＯメそり内でのデー
タの格納状態を示した概念図である。 １１・・・・・・ＦＩＦＯメモリ、 １２・・・・・・書込データ、 １３・・・・・・書込信号、 １４・・・・・・読出データ、 １５・・・・・・読出信号、 １６・・・・・・メモリ残量計数回路、１７・・・・・
・メモリ残量数、 １８・・・・・・警報信号発生回路、 １９・・・・・・エンプティ信号、 ２０・・・・・・警報信号。 出願人 日本電気エンジニアリング株式会社代理人
弁理士 山 内 梅 雄 第１図
Claims (1)
- 【特許請求の範囲】 １、書込信号を受けることによりデータを取り入れ、読
出信号を受けることによりデータを取り出し、かつ取り
入れるデータと取り出すデータの順番を常に先入れ先出
しの形式で行うＦＩＦＯメモリと、 前記書込信号を受けることによりメモリ残量数をカウン
トアップし、前記読出信号を受けることによりこのメモ
リ残量数をカウントダウンし、かつこのメモリ残量数を
逐次出力するメモリ残量計数回路と、 前記メモリ残量数を入力してこれをデコードし、その結
果このメモリ残量数が前記メモリ残量計数回路の最大カ
ウント数である場合はエンプティ信号を出力し、またこ
のメモリ残量数が警報値およびそれ以下の場合は警報信
号を出力する警報信号発生回路と を具備することを特徴とするハードウェア・キュー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62261864A JPH01106136A (ja) | 1987-10-19 | 1987-10-19 | ハードウェア・キュー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62261864A JPH01106136A (ja) | 1987-10-19 | 1987-10-19 | ハードウェア・キュー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01106136A true JPH01106136A (ja) | 1989-04-24 |
Family
ID=17367815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62261864A Pending JPH01106136A (ja) | 1987-10-19 | 1987-10-19 | ハードウェア・キュー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01106136A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100513818B1 (ko) * | 1997-03-21 | 2005-12-06 | 매그나칩 반도체 유한회사 | 메시지 피포(fifo) 엠프티 조기 경고 방법 |
-
1987
- 1987-10-19 JP JP62261864A patent/JPH01106136A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100513818B1 (ko) * | 1997-03-21 | 2005-12-06 | 매그나칩 반도체 유한회사 | 메시지 피포(fifo) 엠프티 조기 경고 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5079693A (en) | Bidirectional FIFO buffer having reread and rewrite means | |
| KR0123239B1 (ko) | 선입선출방식(fifo) 메모리 | |
| US4942515A (en) | Serial communications controller with FIFO register for storing supplemental data and counter for counting number of words within each transferred frame | |
| US5455913A (en) | System and method for transferring data between independent busses | |
| JPS61156954A (ja) | バツフアメモリシステム | |
| US8291138B2 (en) | Skip based control logic for first in first out buffer | |
| EP0540665A1 (en) | Routing independent circuit components | |
| US6802036B2 (en) | High-speed first-in-first-out buffer | |
| AU642547B2 (en) | First-in first-out buffer | |
| US6745265B1 (en) | Method and apparatus for generating status flags in a memory device | |
| US5469449A (en) | FIFO buffer system having an error detection and resetting unit | |
| JPS607812B2 (ja) | デ−タバツフアリング装置 | |
| JPH01106136A (ja) | ハードウェア・キュー | |
| US6486704B1 (en) | Programmable burst FIFO | |
| JP4569163B2 (ja) | データ入出力装置およびデータ入出力方法 | |
| JP2002050172A (ja) | Ｆｉｆｏ制御回路 | |
| KR100253730B1 (ko) | 비연속적인 다중 근원 디지탈 데이타의 백업 장치 | |
| KR100247062B1 (ko) | 링구조를 갖는 선입선출 방식 및 회로 | |
| JPH0432922A (ja) | インタフェース制御回路 | |
| KR0183932B1 (ko) | 에프아이에프오 제어회로 | |
| JP2005174090A (ja) | データ転送回路 | |
| JPH09274599A (ja) | バッファメモリ装置 | |
| JPH03263681A (ja) | ファーストインファーストアウト回路 | |
| JP3489110B2 (ja) | 先入れ先出しメモリ制御装置 | |
| JPH0449115B2 (ja) |