JPH06262897A - ラスタ型プロッタのメモリ回路 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、同一作画を繰り返す場合に、ラス
タ型プロッタのメモリ回路の同一印字データを、繰り返
し読み出せるようにしたものである。 【構成】 ベクタラスタ変換回路１７により変換された
印字データは、書き込み番地カウンタ回路１２の値に従
い、メモリ回路１１の番地上に書き込まれる。また同時
に、書き込み番地カウンタ回路１２の値も、レジスタ回
路１５ａとレジスタ回路１５ｂに記憶される。レジスタ
回路１５ａに記憶された開始番地と、レジスタ回路１５
ｂに記憶された終了番地に従い、メモリ１１から印字デ
ータの再読み出しが繰り返し行われる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ラスタ形式の印字デー
タを、印字前に記憶し蓄えておく、ラスタ型プロッタの
メモリ回路に関する。

【０００２】

【従来の技術】従来、図３に示すように、ラスタ型プロ
ッタのメモリ回路は、ラスタ形式に変換された印字デー
タを記憶するメモリ回路２１と、印字データを書き込む
番地を発生する書き込み番地カウンタ回路２２と、印字
データを読み出す番地を発生する読み出し番地カウンタ
回路２３と、メモリ回路２１に与える番地を切り換える
選択回路２４と、書き込み番地と読み出し番地を比較し
一致したことを検出する比較回路２５により構成され、
大容量ＦＩＦＯになっていた。

【０００３】

【本発明が解決しようとする課題】しかし、従来のラス
タ型プロッタのメモリ回路は、先入れ先出しを行うＦＩ
ＦＯだけの機能であるため、メモリ回路に書き込んだ印
字データは、一度しか読み出すことが出来なかった。そ
のため、同じ作画を繰り返すためには、ベクタラスタ変
換回路２６で、作画のつど、ベクタ形式の作画データ
を、ラスタ形式の印字データに変換する必要があった。
そのため、ベクタ形式の作画データをラスタ形式の印字
データに変換するとき、作画データの量が多いと変換時
間が長くなり、ラスタ型プロッタの印字が断続し、ラス
タ型プロッタの高速印字の機能を発揮できなかつた。

【０００４】本発明は、このような欠点を取り除くた
め、同一作画を繰り返す場合は、ラスタ型プロッタのメ
モリ回路の同一印字データを、繰り返し読み出せるよう
にしたものである。

【０００５】

【課題を解決する為の手段】上記課題を解決するため
に、本発明では、印字データを読み出す範囲を示す番地
を記憶する複数のレジスタ回路と、記憶された番地と読
み出し番地カウンタ回路の番地を比較する複数の比較回
路により、同一印字データを繰り返しメモリ回路から読
み出せる構成としたものである。

【０００６】

【作用】上記のように構成されたラスタ型プロッタのメ
モリ回路は、ベクタラスタ変換回路でベクタ形式の作画
データをラスタ形式の印字データに変換し、メモリ回路
に一度書き込むことにより、再度、ベクタラスタ変換を
行わなくても、同一印字データを繰り返しメモリ回路よ
り読み出すことができる。

【０００７】

【実施例】以下に、この発明の実施例を図面に基づいて
説明する。図１は、この発明に係るラスタ型プロッタの
メモリ回路のブロック図である。書き込み番地カウンタ
回路１２は、メモリ回路１１に印字データの書き込みを
行う時の番地を発生するカウンタ回路である。読み出し
番地カウンタ回路１３は、メモリ回路１１から印字デー
タの読み出しを行う時の番地を発生するカウンタ回路で
ある。レジスタ回路１５ａ、レジスタ回路１５ｂ、レジ
スタ回路１５ｃ、レジスタ回路１５ｄの入力は、書き込
み番地カウンタ回路１２の出力に接続され、書き込み番
地カウンタ回路１２で発生された書き込み番地を、開始
番地、終了番地として記憶するレジスタ回路群である。

【０００８】レジスタ回路１５ａおよびレジスタ回路１
５ｂの出力は、選択回路１４ｃを経由して読み出し番地
カウンタ回路１３の入力に接続される。レジスタ回路１
５ｃおよびレジスタ回路１５ｄの出力は、比較回路１６
ｂ、１６ｃにそれぞれ接続され、読み出し番地カウンタ
回路１３の出力と値の一致を比較検出される。メモリ回
路１１に加えられる番地は、選択回路１４ａにより、書
き込み番地カウンタ回路１２の出力か、読み出し番地カ
ウンタ回路１３の出力のどちらかが選択される。比較回
路１６ａは、書き込み番地カウンタ回路１２の出力と選
択回路１４ｂにより選択される、読み出し番地カウンタ
回路１３の出力または、レジスタ回路１５ａの出力、レ
ジスタ回路１５ｂの出力のいずれかと値の一致を比較検
出する為のものである。

【０００９】次に、図１により、本発明に係るラスタ型
プロッタのメモリ回路の動作について説明する。ベクタ
ラスタ変換回路１７により変換された印字データは、書
き込み番地カウンタ回路１２の値で示されるメモリ回路
１１の番地上に書き込まれる。メモリ回路１１からの読
み出しは、読み出し番地カウンタ回路１３の値で示され
るメモリ回路１１の番地上から行われる。メモリ回路１
１に加えられる番地は、選択回路１４ａにより、常に、
書き込み番地カウンタ回路１２の出力か、読み出し番地
カウンタ回路１３の出力のどちらかが選択される。ま
た、比較回路１６ａは、書き込み番地カウンタ回路１２
の出力と読み出し番地カウンタ回路１３の出力の一致を
検出しており、メモリ回路１１に対して、メモリの容量
以上の書き込みと、データの空読みの発生が起こること
を防止している。これら一連の動作により、メモリ回路
１１はＦＩＦＯとして動作する。

【００１０】レジスタ回路１５ａには、メモリ回路１１
から再読み出しを行う時の開始番地が、書き込み番地カ
ウンタ回路１２から転送され記憶される。レジスタ回路
１５ｂには、メモリ回路１１から再読み出しを行う時の
終了番地が、書き込み番地カウンタ回路１２から転送さ
れ記憶される。メモリ回路１１からの再読み出しは、レ
ジスタ回路１５ａの出力を読み出し番地カウンタ回路１
３に転送し、その番地から読み出しを始めることにより
行われ、レジスタ回路１５ｃの値と読み出し番地カウン
タ回路１３の値を、比較回路１６ｂで比較し、一致する
番地まで行われる。値が一致したなら、再度レジスタ回
路１５ａの出力を読み出し番地カウンタ回路１３に転送
し、同じ番地からの読み出しを繰り返す。

【００１１】メモリ回路１１から印字データの再読み出
しを行っているときでも書き込み番地カウンタ回路１２
による印字データの書き込みは可能であり、再読み出し
を行っているときの始まりの番地であるレジスタ回路１
５ａの値と書き込み番地カウンタ回路１２の値を選択回
路１４ｂを経由して比較回路１６ａで比較することによ
り、メモリ回路１１への重複した書き込みを防止する。

【００１２】レジスタ回路１５ｃとレジスタ回路１５ｄ
の組み合わせは、再読み出しを行っているときに、次に
再読み出しを行う番地を記憶する。動作はレジスタ回路
１５ａとレジスタ回路１５ｂの組み合わせと同じであ
り、選択回路１４ｃにより交互にどちらのレジスタ回路
を使用するか選択する。

【００１３】図２により、本発明の動作手順について説
明する。図２は、メモリからの再読み出しの動作手順を
示すタイミングチャートである。ベクタラスタ変換回路
１７からの印字データをメモリ回路１１に書き込むこと
により、書き込み番地カウンタ回路１２の値は、開始番
地”Ｎ”から、”Ｎ＋１”，”Ｎ＋２”とカウントアッ
プされる。メモリ回路１１から再読み出しを行う開始番
地”Ｎ”を、書き込み番地カウンタ回路１２からレジス
タ回路１５ａに転送する。再読み出しを行う印字データ
が全てメモリ回路１１に書き込まれたならば、メモリ回
路１１から再読み出しを行う終了番地”Ｍ”を、書き込
み番地カウンタ回路１２からレジスタ回路１５ｂに転送
する。再読み出しは、レジスタ回路１５ａの値を読み出
しカウンタ回路１３に転送することにより始める。メモ
リ回路１１から読み出される印字データは、開始番地”
Ｎ”から始まり、レジスタ回路１５ｂに記憶されている
終了番地”Ｍ”まで行われる。読み出しカウンタ回路１
３の値が”Ｍ”になると、再度、レジスタ回路１５ａの
値”Ｎ”が読み出しカウンタ回路１３に転送され、開始
番地”Ｎ”と終了番地”Ｍ”の区間の印字データの読み
出しが繰り返し行われる。印字データの再読み出しが行
われている時も、印字データの書き込みは行われる。

【００１４】次に再読み出しを行う印字データの番地の
区間は、開始番地”Ｍ＋１”がレジスタ回路１５ｃに記
憶され、終了番地”Ｌ”がレジスタ回路１５ｄに記憶さ
れる。再読み出しは、レジスタ回路１５ｃの値を読み出
しカウンタ回路１３に転送することにより始める。メモ
リ回路１１からの読み出しは、開始番地”Ｍ＋１”から
始まり、レジスタ回路１５ｄに記憶されている終了番
地”Ｌ”まで行われる。読み出しカウンタ回路１３の値
が”Ｌ”になると、再度、レジスタ回路１５ａの値”Ｍ
＋１”を読み出しカウンタ回路１３に転送し、開始番
地”Ｍ＋１”と終了番地”Ｌ”の区間の印字データの読
み出しが繰り返し行われる。

【００１５】以上のように、二つのレジスタ回路の動作
により、印字データの再読み出しがおこなえ、このレジ
スタの組み合わせを複数備えることにより、作画データ
の再読み出しを次々と行うことができる。

【００１６】

【発明の効果】以上説明したように本発明のラスタ型プ
ロッタのメモリ回路によれば以下に記載する効果を有す
る。 同一作画を繰り返す場合は、同一印字データを繰り
返しメモリ回路より読み出せばよいので、再度、ベクタ
ラスタ変換回路でベクタ形式の作画データラスタ形式の
印字データに変換する必要がなく、印字を連続して行う
ことができる。 同一作画を繰り返している時に、次の図面の印字デ
ータの範囲も記憶できるので、続いて次の図面の印字を
連続して行うことができる。

【図面の簡単な説明】

【図１】本発明の実施例を示すブロック図である。

【図２】本発明の動作手順を示すタイミングチャートで
ある。

【図３】従来例を示すブロック図である。

【符号の説明】

１１ メモリ回路 １２ 書き込み番地カウンタ回路 １３ 読み出し番地カウンタ回路 １４ａ、１４ｂ、１４ｃ 選択回路 １５ａ、１５ｂ、１５ｃ、１５ｄ レジスタ回路 １６ａ、１６ｂ、１６ｃ 比較回路 １７ ベクタラスタ変換回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ラスタ形式の印字データを一時的に記憶
   するメモリ回路と、メモリ回路に印字データの書き込み
   を行う時のメモリ回路の書き込み番地を発生するカウン
   タ回路と、メモリ回路から印字データの読み出しを行う
   時の、メモリ回路の読み出し番地を発生するカウンタ回
   路と、読み出し番地と書き込み番地が一致したことを検
   出する比較回路とから構成されるラスタ型プロッタのメ
   モリ回路において、 印字データの書き込みを始めた時の開始番地を記憶する
   第一のレジスタ回路と、印字データの書き込みを終えた
   時の終了番地を記憶する第二のレジスタ回路と、第一の
   レジスタ回路に記憶された開始番地を、読みだし番地を
   発生するカウンタ回路に転送する手段と、読み出し番地
   を発生するカウンタ回路の値と第二のレジスタ回路に記
   憶された終了番地が一致したことを検出する比較回路
   と、メモリ回路からの印字データの読み出しを、第一の
   レジスタ回路に記憶された開始番地と第二のレジスタ回
   路に記憶された終了番地の範囲で、メモリ回路の印字デ
   ータの再読み出しをすることの出来る手段と、を有する
   ことを特徴とするラスタ型プロッタのメモリ回路。
2. 【請求項２】 第一のレジスタ回路と第二レジスタ回路
   の構成を二つ以上備え、複数の開始番地と終了番地の範
   囲で、再読み出しすることの出来る手段を有する請求項
   １記載のラスタ型プロッタのメモリ回路。