JPH0352714B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数画素を含むブロツクを対象とし
てフアクシミリのデータ圧縮を行う画像処理回路
に於いて、原稿の走査読取りを行う読取回路から
の画像データをバツフアリングしてデータ圧縮回
路に加える為のラインメモリを有効に使用するこ
とができるブロツクラインメモリ制御方式に関す
るものである。

〔従来の技術〕

原稿の走査読取りを行う読取回路からの画像デ
ータは、原稿の送り速度が一定で、且つ読取走査
速度が一定であるから、一定速度で転送されるこ
とになる。しかし、その画像データを圧縮する為
のデータ圧縮回路の処理速度は、画像データの内
容によつて変化するものである。従つて、第４図
に示すように、読取回路１とデータ圧縮回路３と
の間にブロツクラインメモリを設けて、画像デー
タのバツフアリングを行うものである。

又データ圧縮方式として、複数ラインの画素を
一括して処理する方式があり、その場合には、ブ
ロツクラインメモリ２に於いて画像データの入出
力の順序を変更する必要がある。

例えば、４×４のデイザマトリクスを用いたデ
イザ画像データを、パターン予測符号化方式等に
より圧縮する場合には、２×４画素を１ブロツク
としてデータ圧縮処理を行うことになり、このよ
うな画像データの圧縮処理に於いて、第５図のａ
に示すように、各ラインＬ１，Ｌ２，Ｌ３，…が
１〜ｍの画素からなる場合、ブロツクラインメモ
リ２には、ラインＬ１の画素（１〜４），（５〜
８），…（ｍ−３〜ｍ）の４画素のデータが順次
入力され、次にラインＬ２の画素（１〜４），（５
〜８），…（ｍ−３〜ｍ）の４画素のデータが順
次入力されることになる。このブロツクラインメ
モリ２の出力は、入力順序とは異なり、ラインＬ
１，Ｌ２の画素（１〜４），（５〜８），…（ｍ−
３〜ｍ）の８画素について行われることになる。
即ち、太線で示す２×４画素のデータがブロツク
データとして最初に読出され、データ圧縮回路３
に転送される。次はラインＬ１，Ｌ２の画素５〜
８の２×４画素のデータが読出される。以下ｂに
示すように、奇数ラインと偶数ラインとからなる
ブロツクラインの画素ｉ〜ｉ＋３の２×４画素が
ブロツクデータとして読出されて、データ圧縮回
路３に転送されるものである。

第６図は従来のブロツクラインメモリのブロツ
ク図であり、読取回路１からの画像データ（４ビ
ツト／１ワード）は、レジスタ４にラツチされ、
デマルチプレクサ５（DMPX）によつて、奇数
ラインメモリ６（LM）、偶数ラインメモリ８
（LM）、奇数ラインメモリ７（LM）、偶数ライン
モメモリ９（LM）の順序に画像データが振り分
けられ、それぞれラインメモリに書込まれる。

奇数ラインメモリ６と偶数ラインメモリ８とに
対する画像データの書込みが終了すると、それら
のラインメモリ６，８から同時に画像テータが読
出され、マルチプレクサ（MRX）１０，１１を
介してレジスタ１２に奇数ライン画像データ、レ
ジスタ１３に偶数ライン画像データがそれぞれラ
ツチされて、次段のデータ圧縮回路３にブロツク
データとして転送される。又デマルチプレクサ５
を介して奇数ラインメモリ７に画像データが書込
まれ、この奇数ラインメモリ７に対する書込みが
終了すると、偶数ラインメモリ９に画像データの
書込みが行われる。

第７図は前述の動作タイミングの説明図であ
り、ａは奇数ラインメモリ６，ｂは奇数ラインメ
モリ７、ｃは偶数ラインメモリ８，ｄは偶数ライ
ンメモリ９のそれぞれ書込動作Ｗ及び読出動作Ｒ
を示すものである。又時刻t1〜t9はライン毎の書
込動作の区切りを示し、それぞれのラインメモリ
６〜９は、書込動作又は読出動作の何れか一方を
その区切内で行うことになる。又時刻t10、t11は
データ圧縮処理の終了時刻を示すものである。

時刻t1に奇数ラインメモリ６に対する画像デー
タの書込みが開始され、時刻t2でその画像データ
の書込みが終了すると、奇数ラインメモリ６から
偶数ラインメモリ８に切換えられて、偶数ライン
メモリ８に画像データが書込まれる。そして時刻
t3にその画像データの書込みが終了すると、奇数
ラインメモリ７に切換えられて画像データの書込
みが開始され、奇数ラインメモリ６と偶数ライン
メモリ８は読出動作Ｒに切換えられて、ブロツク
データとして、データ圧縮回路３に転送される。
このデータ圧縮回路３に於けるデータ圧縮処理が
時刻t10に終了し、奇数ラインメモリ６及び偶数
ラインメモリ８は、次の奇数ライン及び偶数ライ
ンの画像データの書込みまで待機することにな
る。

前述のように、時刻t3〜t5間では、奇数ライン
メモリ６と偶数ラインメモリ８とは読出動作Ｒと
なり、且つ奇数ラインメモリ７と偶数ラインメモ
リ９とは書込動作Ｗとなり、時刻t5〜t7間では、
奇数ラインメモリ６と偶数ラインメモリ８とは書
込動作Ｗとなり、奇数ラインメモリ７と偶数ライ
ンメモリ９とは読出動作Ｒとなる。

〔発明が解決しようとする問題点〕

従来のブロツクラインメモリは、２ラインでブ
ロツクラインを構成する場合に、奇数ラインメモ
リ６，７と偶数ラインメモリ８，９との４ライン
分のメモリを有するものである。第８図はライン
メモリの使用効率の説明図であり、原稿サイズを
B4判とし、解像度を４本／mm、８本／mm、12
本／mm、16本／mm｛100、200、300、400〔ドツ
ト／インチ〕｝とし、解像度16本／mm（4096ドツ
ト／ライン）に合わせて、各ラインメモリの容量
を1024×４ビツト（0000〜3FFF）とした場合を
示したものである。

即ち、４本／mmの解像度の場合は、１ライン
1024ドツトであるから、第８図のａに示すよう
に、0000〜3FFFの領域のうち、０〜0FFF
（4095）の領域を使用することになり、全体の1/4
の領域を使用するに過ぎないものとなる。又８
本／mmの解像度の場合は、１ライン2048ドツトで
あるから、ｂに示すように、0000〜1FFFの領域
を使用することになり、全体の1/2の領域を使用
するに過ぎないものとなる。同様に、12本／mmの
解像度の場合は、ｃに示すように、0000〜2FFF
の領域を使用することになり、全体の3/4の領域
を使用することになる。又16／mmの解像度の場合
は、ｄに示すように、0000〜3FFFの全部の領域
を使用するものである。

このように、高解像度に合わせてラインメモリ
の容量を選定した場合に、低解像度では、ライン
メモリの使用効率が低くなる。又メモリ容量とし
ては２ライン分を有するものであるが、解像度に
関係なく、１ライン分のバツフア能力しかないも
のであつた。

本発明は、メモリ容量を有効に利用できるよう
に制御することを目的とするのである。

〔問題点を解決するための手段〕

本発明は、前記目的を達成する為に、原稿の走
査読取りを行う読取回路からの画像データをデー
タ圧縮回路に加える為のブロツクラインメモリの
制御方式に於いて、ワード単位で書込動作と読出
動作とを交互にできるフアースト・イン・フアー
スト・アウト（FIFO）メモリからなり、ブロツ
クラインを構成するＮ個のライン数と同数のＮ個
のラインメモリを備え、このＮ個のラインメモリ
に対して最終ラインと画像データの書込開始時点
で、Ｎ個のラインメモリから同時に読出しを開始
させて、このＮ個のラインメモリから読出したＮ
個の画像データをデータ圧縮回路に加えることに
なり、又書込動作の読出動作とが重なるラインメ
モリに対しては、ワード単位で書込動作と読出動
作とを交互に行わせるように制御する構成とした
ものである。

〔作用〕

ワード単位で交互に書込動作と読出動作とが可
能の奇数及び偶数のラインメモリに対して、画像
データを順次書込み、既に書込まれた画像データ
を、ブロツクラインについて読出しを行い、
FIFO形式によりラインメモリの容量を有効に利
用するものである。

〔実施例〕

以下図面を参照して、本発明の実施例について
詳細に説明する。

第１図は本発明の実施例のブロツク図であり、
２１はレジスタ、２２はデマルチプレクサ
（DMPX）、２３は奇数ラインメモリ（LM）、２
４は偶数ラインメモリ（LM）、２５，２６はレ
ジスタ、２７は制御回路である。制御回路２７
は、レジスタ２１，２５，２６のラツチ信号ａ，
ｂ，ｃ、デマルチプレクサ２２の切換制御信号
ｄ、奇数ラインメモリ２３及び偶数ラインメモリ
２４の書込制御及び読出制御信号ｅ，ｆをそれぞ
れ出力するものであり、読出制御信号ｅ，ｆは、
次段のデータ圧縮回路に於けるブロツクラインの
圧縮処理終了によるデータ要求信号ｇに従つて送
出される。又ブロツクラインを奇数ラインメモリ
と偶数ラインメモリとにより構成している。

読取回路からの４ビツト分の画像データＡは、
ラツチ信号ａによりレジスタ２１にラツチされ、
切換制御信号ｄに従つてデマルチプレクサ２２
は、奇数ライン画像データと偶数ライン画像デー
タとを切換えて出力する。従つて、奇数ライン画
像データは奇数ラインメモリ２３に加えられ、偶
数ライン画像データは偶数ラインメモリ２４に加
えられる。これらの奇数ラインメモリ２３と偶数
ラインメモリ２４とは、フアスト・イン・フアス
ト・アウト（FIFO）形式のメモリであり、ワー
ド単位で書込動作及び読出動作を交互に行うこと
が可能の構成を有するものである。

画像データＡは一定速度に入力されるので、奇
数及び偶数ラインメモリ２３，２４の書込アドレ
ス信号は、一定のクロツク信号をカウントするカ
ウンタの出力をデコードすることによつて容易に
形成することが可能であり、又１ライン分のビツ
ト数をカウントした時に、デマルチプレクサ２２
に加える切換制御信号ｄを出力することができ
る。そして、その切換制御信号ｄが奇数ライン画
像データを選択出力させるものである時に、奇数
ラインメモリ２３にのみ書込制御信号を加えて、
デマルチプレクサ２２を介して加えられる画像デ
ータを、書込アドレス信号に従つたアドレスに書
込むことになる。従つて、制御回路２７はクロツ
ク信号に同期して動作する論理回路により構成す
るか、或いはマイクロプロセツサにより構成する
ことができる。

又次段のデータ圧縮回路からのデータ要求信号
ｇにより、奇数ラインメモリ２３と偶数ラインメ
モリ２４との読出制御が行われ、既に書込みが終
了している先頭アドレスからワード単位の読出し
が行われる。その時、書込動作を行うラインメモ
リに対しては、書込動作と読出動作とが交互に行
われることになる。そして、読出された画像デー
タは、ラツチ信号ｂ，ｃによりレジスタ２５，２
６にラツチされ、次段のデータ圧縮回路へ奇数ラ
インデータＢと偶数ラインデータＣとがブロツク
データとして転送される。

第２図は本発明の実施例の動作説明図であり、
ａは奇数ラインメモリ２３の書込動作Ｗと読出動
作Ｒ及び交互に書込み読出しを行う書込読出動作
Ｗ／Ｒとを示し、ｂは奇数ラインメモリ２３と同
様な偶数ラインメモリ２４の動作を示すものであ
る。時刻t1〜t9は、ライン毎の書込動作の区切り
を示し、時刻t1〜t2間に於いては、奇数ラインメ
モリ２３の書込動作Ｗにより、画像データが１ラ
イン分書込まれ、次の時刻t2〜t3間では、奇数ラ
インメモリ２３は読出動作Ｒとなり、又偶数ライ
ンメモリ２４は書込読出動作Ｗ／Ｒとなる。即
ち、偶数ラインメモリ２４には、偶数ライン画像
データが書込まれ、時刻t1前に於いて書込まれた
偶数ライン画像データが読出されるもので、ワー
ド単位で書込みと読出しとが交互に行われること
になる。

次の時刻t3〜t4間では、奇数ラインメモリ２３
は書込動作となるものであるが、データ圧縮処理
が未だ終了していないので、奇数ラインメモリ２
３と偶数ラインメモリ２４とから画像データの読
出しが行われ、時刻t12に於いてデータ圧縮処理
が終了するので、それ以前の時刻t3〜t12間では、
奇数ラインメモリ２３は書込読出動作Ｗ／Ｒとな
り、偶数ラインメモリ２４は読出動作Ｒとなる。
そして、時刻t12〜t4間では、奇数ラインメモリ
２３は書込動作Ｗとなる。

以下同様にして、書込動作Ｗ、読出動作Ｒ、書
込読出動作Ｗ／Ｒが実行されて、画像データの圧
縮処理と為のバツフアリングが行われる。

第３図は本発明の実施例に於けるラインメモリ
の使用状況を示すものであり、ａ〜ｄの解像度
は、第８図のａ〜ｄに対応している。即ち、解像
度が最も低いａに示す４本／mm（1024ドツト／１
ライン）の場合、0000〜0FFFの領域に１ライン
分の画像データが書込まれている時、既に書込ま
れた例えば2FFF〜3FFFの領域の画像データの
読出しが行われることになり、バツフア能力は４
ライン分を有することになる。

又ｂに示す８本／mm（2048ドツト／１ライン）
の解像度の場合は、0000〜1FFFの領域に１ライ
ン分の画像データが書込まれている時、既に書込
まれた1FFF〜3FFFの領域の画像データの読出
しが行われるので、２ライン分のバツフア能力を
有することになる。又ｃに示す12本／mm（3072ド
ツト／１ライン）の解像度の場合は、例えば、
0000を先頭番地として書込みを開始した時、
0FFFを先頭番地として読出しを行うことにな
り、4/3ライン分のバツフア能力を有することに
なる。又16本／mm（4096ドツト／１ライン）の解
像度の場合は、ｄに示すように、0000〜3FFFの
領域に１ライン分の画像データが書込まれ、且つ
ワード単位の書込終了によりワード単位の読出し
が行われるので、１ライン分のバツフア能力を有
することになる。

前述の実施例は、奇数ラインメモリ２３と偶数
ラインメモリ２４とを備えた場合を示すものであ
るが、ブロツクラインが２以上のラインから構成
される場合は、そのライン数に対応する数のライ
ンメモリを設ければ良いことになる。又画素デー
タの１ワードは、データ圧縮方式に対応して、任
意のビツト構成とすることができることは勿論で
ある。

〔発明の効果〕

以上説明したように、本発明は、ワード単位で
書込動作と読出動作とを交互にできるFIFOメモ
リからなり、ブロツクラインを構成するＮ個のラ
イン数と同数のＮ個のラインメモリ、例えば、ブ
ロツクラインを２個のライン数により構成した
時、２個のラインメモリ２３，２４を設けて、ブ
ロツクラインを構成するラインメモリ２３，２４
の最終ライン（奇数、偶数ラインの場合は、偶数
ラインが最終ライン）の画像データの書込開始時
点で、複数のラインメモリ２３，２４から同時に
読出しを開始させ、又書込動作と読出動作とが重
なるラインメモリに対しては、ワード単位で書込
動作と読出動作とを交互に行わせるものであり、
少ない容量のラインメモリで以て、読取回路から
の画像データのバツフアリングを行わせることが
できる利点がある。又解像度を低くすれば、バツ
フア能力が大きくなり、低解像度と画像データ処
理に於いては、非常に経済的な構成となるもので
ある。

【図面の簡単な説明】

第１図は本発明の実施例のブロツク図、第２図
は本発明の実施例の動作タイミング説明図、第３
図は本発明の実施例のラインメモリの使用状況説
明図、第４図はフアクシミリの画像処理回路のブ
ロツク図、第５図は画像データとブロツクとの説
明図、第６図は従来のブロツクラインメモリのブ
ロツク図、第７図は従来の動作タイミング説明
図、第８図は従来のラインメモリの使用状況説明
図である。 Ａは入力の画像データ、Ｂは奇数ラインデー
タ、Ｃは偶数ラインデータ、２１はレジスタ、２
２はデマルチプレクサ（DMPX）、２３は奇数ラ
インメモリ（LM）、２４は偶数ラインメモリ
（LM）、２５，２６はレジスタ、２７は制御回路
である。

Claims (1)

1. 【特許請求の範囲】 １ 原稿の走査読取りを行う読取回路からの画像
   データをデータ圧縮回路に加える為のブロツクラ
   インメモリの制御方式に於いて、 ワード単位で書込動作と読出動作とを交互にで
   きるフアースト・イン・フアースト・アウト・メ
   モリからなり、ブロツクラインを構成するＮ個の
   ライン数と同数のＮ個のラインメモリを備え、 該Ｎ個のラインメモリに対して最終ラインの画
   像データの書込開始時点で、該Ｎ個のラインメモ
   リから同時に読出しを開始させ、書込動作と読出
   動作とが重なるラインメモリに対しては、ワード
   単位で書込動作と読出動作とを交互に行わせるよ
   うに制御することを特徴とするブロツクラインメ
   モリ制御方式。