JP2943659B2 - ディジタル信号記録再生装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はディジタル信号記録再生
装置に係り、特に複数の入出力端子を持つ半導体メモリ
を用いたディジタル映像信号の記録再生装置に関する。

【０００２】

【従来の技術】従来より、テレビ局などにおける映像の
編集作業その他の業務用画像処理において、同じ映像ソ
ースを複数の編集者などが同時にアクセスしようとする
ような場合、同じ半導体メモリに複数のポート（入出力
端子）を用意し、同じ映像情報を半導体メモリに記憶し
ておき、これをそれぞれ複数の入出力端子へ出力するこ
とができる映像信号記録再生装置が知られている。

【０００３】図５は従来のディジタル信号記録再生装置
の一例の構成図を示す。同図において、入力端子１、
２、３及び４には外部より４種類のディジタル映像信号
が入力され、これより入力側配置変換部５に供給され
る。上記のディジタル映像信号がＮＴＳＣ方式コンポジ
ット信号をディジタル符号化した信号である場合、例え
ば１チャンネルにつきおよそＮＴＳＣ方式コンポジット
信号をそのサブキャリアの４倍の周波数でサンプリング
して量子化ビット数を８ビットとすると１４．３Ｍバイ
ト／秒で記録を行う必要がある。

【０００４】 従って、例えば８チャンネル同時に記録
又は再生を行う場合、およそ１１４Ｍバイト／秒の速度
で主メモリに対してデータの入出力を行う必要がある。
しかし、通常の半導体メモリは、このような高速の動作
は不可能であるから、低速のメモリを並列に動作させる
ことによって要求される信号処理速度を得ている。

【０００５】そのために、上記の入力側配置変換部５は
入力された４種類のディジタル映像信号に対してデータ
列の変換を行う。このデータ列の変換について図６と共
に詳細に説明するに、上記の４種類のディジタル映像信
号をそれぞれ同図にＡ，Ｂ，Ｃ及びＤで示すものとし、
またディジタル映像信号Ａ〜Ｄのそれぞれは小文字のア
ルファベットで示すデータが１データ期間（７０ｎｓ）
毎に数字で示す順番で時系列的に合成された構成である
ものとすると、入力側配置変換部５は最初の１データ期
間はディジタル映像信号Ａの最初から４つのデータａ１
〜ａ４をそれぞれ４つの出力端子から並列に出力する。

【０００６】以下、同様に、入力側配置変換部５は次の
１データ期間はディジタル映像信号Ｂの最初から４つの
データｂ１〜ｂ４をそれぞれ４つの出力端子から並列に
出力し、次の１データ期間はディジタル映像信号Ｃの最
初から４つのデータｃ１〜ｃ４をそれぞれ４つの出力端
子から並列に出力し、更に次の１データ期間はディジタ
ル映像信号Ｄの最初から４つのデータｄ１〜ｄ４をそれ
ぞれ４つの出力端子から並列に出力し、以下上記と同様
の動作を繰り返す。

【０００７】このように、入力側配置変換部５はディジ
タル映像信号Ａ〜Ｄが１データ毎に多重された配置変換
を行い、配置変換後のデータを４つの出力端子から並列
に図５のレジスタ部６〜９へ出力する。レジスタ部６〜
９のそれぞれは、入力されたデータを６層に展開するこ
とにより、各層のデータレートを１／６倍に変換してメ
モリ部１０〜１３に入力して記録する。

【０００８】メモリ部１０〜１３はそれぞれレジスタ部
６〜９に１：１に対応して４つ設けられており、その内
部はそれぞれ６つのメモリ回路が並列に動作することに
よって、必要とされる動作速度を得ている。従って、メ
モリ部１０〜１３全体では２４（＝６×４）のメモリ回
路が並列に動作していることになる。

【０００９】再生時には、メモリ部１０〜１３のそれぞ
れから読み出されたデータは、メモリ部１０〜１３のそ
れぞれに対応して設けられたレジスタ部１４〜１７に入
力されて、それぞれ６倍に時間軸多重されることにより
元のデータレートに戻された後、出力側配置変換部１８
に並列に入力され、ここで入力側配置変換部５と逆の変
換が行われて元のデータとされて出力端子１９〜２２へ
出力される。

【００１０】

【発明が解決しようとする課題】しかるに、上記の従来
の映像信号記録再生装置では、メモリ部１０〜１３に入
出力（記録再生）されるデータは、１データ毎に異なる
チャンネル（入出力信号）の映像信号を時間軸上に多重
した形に配置変換されるので、データの連続性が失われ
ている。従って、メモリ部１０〜１３に対するアクセス
領域も１データ毎にすべて異なっていると考えられるの
で、１つのデータを入出力する度にすべてのアドレスを
メモリ部１０〜１３に対して与えねばならない。

【００１１】メモリ部１０〜１３がダイナミック・ラン
ダム・アクセス・メモリ（ＤＲＡＭ）で構成されている
場合は、ＲＡＳアドレス、ＣＡＳアドレスと呼ばれる２
つのアドレスを順次に与える必要があるので、その分だ
けデータの入出力速度が低下する。このため、従来装置
では要求される処理速度を得るためにメモリ部１０〜１
３では複数のメモリ回路を並列に動作させていることか
ら、回路規模及び消費電力が大きくなるという問題があ
る。また、従来装置では、入力チャンネル数と出力チャ
ンネル数を変更する場合、１データ毎に入出力モードを
複雑に制御しなければならないという問題もある。

【００１２】本発明は以上の点に鑑みなされたもので、
回路規模及び消費電力を低減し得るディジタル信号記録
再生装置を提供することを目的とする。

【００１３】

【課題を解決するための手段】本発明は上記の目的を達
成するため、複数チャンネルのディジタル信号の入力又
は出力を行う、チャンネル別に設けられた複数の入出力
端子と、複数の入出力端子に対応して設けられた複数の
入力側双方向バッファと、入力側双方向バッファを介し
て入力された映像データを１水平走査期間毎にデータ配
列順の縦横の並び替えを行い、同一チャンネルの１水平
走査期間分の複数の映像データを各チャンネル毎に順次
出力する入力側配置変換部と、映像データの書き込みと
読み出しを行う、チャンネル別に設けられた複数の出力
側双方向バッファと、記録モード時には入力側配置変換
部より並列に取り出され、出力側双方向バッファを介し
て並列に入力された、同一チャンネルの１水平走査期間
分の複数の映像データを、一括してページモードサイク
ルにより書き込むことを各チャンネル毎に順次行い、再
生モード時には同一チャンネルの１水平走査期間分の複
数の記憶映像データを一括して並列に読み出して出力側
双方向バッファに書き込む主メモリ部と、出力側双方向
バッファを介して入力された主メモリ部からのディジタ
ル信号のデータ配列順を一定期間毎に入力側配置変換部
と逆の順で並び替えて複数の入出力端子へ出力する出力
側配置変換部とを有する構成としたものである。

【００１４】

【００１５】

【００１６】

【作用】本発明では、入力されたディジタル信号のデー
タ配列順を１データ期間よりも長い一定期間毎に並び替
えて主メモリ部に書き込むようにしたため、一定期間毎
に主メモリ部を同一チャンネルのディジタル信号で占有
させることができ、それに合わせて主メモリ部を一定期
間一括制御することができる。

【００１７】また、本発明では、入力側双方向バッファ
と前記出力側双方向バッファを、記録／再生モードの設
定を監視し、モードに応じて信号の方向を制御する構成
とすることにより、ディジタル信号の記録／再生モード
を自由に設定することができる。

【００１８】

【実施例】次に、本発明の実施例について図１乃至図４
と共に説明する。図１は本発明になるディジタル信号記
録再生装置の一実施例のブロック図を示す。本実施例は
ディジタル信号としてＮＴＳＣ方式コンポジット信号な
どの映像信号をディジタル符号化して得られたディジタ
ル映像信号を主メモリ部５６に記録し、再生する装置
で、８つの入出力端子３１〜３８と、１６回路の双方向
バッファ３９〜４６及び４８〜５５と、入力側配置変換
部４７と主メモリ部５６と出力側配置変換部５７とから
構成されている。

【００１９】双方向バッファ３９〜４６は入出力端子３
１〜３８にそれぞれ１対１に対応して設けられると共
に、入力側配置変換部４７の８つの入力端子と、出力側
配置変換部５７の８つの出力端子にそれぞれ接続されて
いる。また、双方向バッファ４８〜５５は入力側配置変
換部４７からの出力データを主メモリ部５６へ出力し、
また主メモリ部５６から読み出されたデータを出力側配
置変換部５７へ出力するバッファである。

【００２０】また、入力側配置変換部４７は後述の図３
に示すように、遅延器と選択器とからなる構成である。
更に、主メモリ部５６はＤＲＡＭからなる８つのメモリ
ブロック５６−１〜５９−８が並列に設けられた構成
で、それぞれは後述のように高速ページモード（ページ
モードサイクル）で動作する。

【００２１】次に、本実施例の動作について説明する。
入出力端子３１〜３８は入力／出力のいずれにも互いに
独立して使用できるが、ここでは入出力端子３１〜３８
にそれぞれディジタル映像信号が同時に入力された場合
の動作について説明する。

【００２２】８チャンネルのディジタル映像信号は入出
力端子３１〜３８を介してそれぞれ双方向バッファ３９
〜４６に別々に入力される。双方向バッファ３９〜４６
は、各ディジタル映像信号のモードによって信号の方向
を制御し、対応するディジタル映像信号が記録モードで
あれば装置内部側へ、再生モードであれば装置外へ向け
て入力ディジタル映像信号（データ）を出力する。ここ
では、双方向バッファ３９〜４６の入力ディジタル映像
信号はすべて記録モードであるので、これらのディジタ
ル映像信号はそれぞれ入力側配置変換部４７に供給され
て配置変換される。

【００２３】入力側配置変換部４７は、その８つの入力
ポートに入力される８つのディジタル映像信号＃Ｉ１〜
＃Ｉ８を配置変換して８つのディジタル映像信号＃Ｏ１
〜＃Ｏ８を並列に出力する。上記の入力ディジタル映像
信号＃Ｉ１〜＃Ｉ８は、図２に示すように、水平走査線
順で入力される信号である。同図中、アルファベットの
大文字は入力チャンネルを示し、数値は走査線番号を示
す。

【００２４】例えば、入力ディジタル映像信号＃Ｉ１は
入出力端子３１より双方向バッファ３９を介して入力さ
れたディジタル映像信号であり、図２に示すように、走
査線番号１の映像データＡ１、走査線番号２の映像デー
タＡ２、走査線番号３の映像データＡ３、．．．の順で
合成されている。他の入力ディジタル映像信号も同様で
ある。

【００２５】入力側配置変換部４７は、これら８つのデ
ィジタル映像信号＃Ｉ１〜＃Ｉ８を、図２に示すよう
に、最初の１水平走査期間（１Ｈ）はチャンネル１の最
初から８Ｈの映像データＡ１〜Ａ８をそれぞれ８つの出
力端子から並列に出力し、次の１Ｈはチャンネル２の最
初から８Ｈの映像データＢ１〜Ｂ８をそれぞれ８つの出
力端子から並列に出力し、次の１Ｈはチャンネル３の最
初から８Ｈの映像データＣ１〜Ｃ８をそれぞれ８つの出
力端子から並列に出力し、以下上記と同様の動作を繰り
返す。

【００２６】このように、入力側配置変換部４７はディ
ジタル映像信号Ａ〜Ｈのうち同じチャンネルディジタル
信号が１Ｈ毎に切換多重された（すなわち、８×８縦横
の並べ替え）配置変換を行う回路で、その回路の構成を
図３を用いて、動作を図４を用いて説明する。

【００２７】入力側配置変換部４７は図３に示すよう
に、８つの入力端子６１〜６８に対応して設けられた遅
延器６９〜７６と、選択器７７と、８つの遅延器７８〜
８５と、遅延器７８〜８５に対応して設けられた８つの
出力端子８６〜９３とからなる。遅延器６９及び８５の
遅延時間は０Ｈ（つまり遅延無し）、遅延器７０及び８
４の遅延時間は１Ｈ、遅延器７１及び８３の遅延時間は
２Ｈ、遅延器７２及び８２の遅延時間は３Ｈ、遅延器７
３及び８１の遅延時間は４Ｈ、遅延器７４及び８０の遅
延時間は５Ｈ、遅延器７５及び７９の遅延時間は６Ｈ、
遅延器７６及び７８の遅延時間は７Ｈである。なお、遅
延器６９及び８５の遅延時間は０Ｈであるので、設けな
くてもよい。

【００２８】上記の入力端子６１〜６８には図４（ａ）
に示す如きデータが入力される。図４（ａ）は図２の＃
Ｉ１〜＃Ｉ８と同一で、例えば”Ａ１”はチャンネル１
の走査線番号１の１Ｈ分の映像データで、ＮＴＳＣ方式
のディジタル映像信号であれば９１０画素分のデータか
らなる。この入力端子６１〜６８の入力映像データは、
遅延器６９〜７６によりそれぞれ所定時間遅延されるこ
とにより、図４（ｂ）に示す如き位相関係で取り出され
て選択器７７に供給される。

【００２９】選択器７７は８つの８入力セレクタから構
成されており、入力映像データをそれぞれ図４（ｃ）に
示す如き配列として遅延器７８〜８５に供給する。遅延
器７８〜８５は図４（ｃ）に示した選択器７７の出力映
像データの位相を揃えるための遅延器で、それぞれ所定
の遅延を施すことにより、図４（ｄ）に示す如き映像デ
ータを出力端子８６〜９３へ出力する。

【００３０】出力端子８６〜９３から取り出される映像
データは、図２に示した映像データ＃Ｏ１〜＃Ｏ８と同
一である。この配置変換は図４（ａ）と図４（ｄ）とを
比較すると分かるように、８×８のブロックにおける縦
横の並びを入れ替えたものとなっている。このような配
置変換を行うことにより、図１に示す主メモリ部５６を
構成する８つのメモリブロック５６−１〜５６−８は、
ある１Ｈ期間には映像データＡ〜Ｈのうちのいずれかに
よって占有されることになる。

【００３１】再び図１に戻って説明するに、入力側配置
変換部４７による配置変換により図２及び図４（ｄ）に
示す如き順序で取り出された映像データは、対応して設
けられた双方向バッファ４８〜５５に供給される。これ
らの双方向バッファ４８〜５５は、入力された映像デー
タの記録／再生モードの設定を監視しており、記録モー
ド時には入力側配置変換部４７の出力映像データを主メ
モリ部５６に供給し、再生モード時には主メモリ部５６
からのデータを出力側変換部５７へ供給する。

【００３２】ここでは記録モードであるので、双方向バ
ッファ４８〜５５は、入力側配置変換部４７の出力映像
データを主メモリ部５６に供給する。ここで、映像デー
タは本来連続信号であり、前後データのメモリ上のアド
レスも連続していることが期待できる。従って、主メモ
リ部５６は供給された映像データが入力側配置変換部４
７により並べ替えを１Ｈ単位に行われているので、１Ｈ
期間は入力された映像データの連続性を保存したまま書
き込みを行う。このように連続した映像データを書き込
む場合、ＤＲＡＭには一部のアドレスのみ与えればよい
高速ページモード（ページモードサイクル）での書き込
みができる。

【００３３】主メモリ部５６はそれぞれページモードサ
イクルで並列動作するＤＲＡＭによるメモリブロック５
６−１〜５６−８を有している。このページモードサイ
クルは、よく知られているように、列アドレスストロー
ブ信号（ＣＡＳ）をアクティブにした後、行アドレスス
トローブ信号（ＲＡＳ）をアクティブ状態に保ったまま
一度ＣＡＳを非アクティブにし、列アドレスを入力後
に、再びＣＡＳをアクティブにすることで同じ行の別の
列のアドレスをアクセスできるモードであり、高速な書
き込みあるいは読み出しができる。

【００３４】これらのメモリブロック５６−１〜５６−
８により、８Ｈ分の映像データが一組として同時に、上
記のページモードサイクルで記録される。これを８チャ
ンネルについて順次行うと、１サイクルですべてのチャ
ンネルの映像データがそれぞれ８Ｈ分メモリ部５６に書
き込まれることとなる。このようにすると、主メモリ部
５６は１Ｈ期間毎に単一のチャンネルの映像データに占
有される。

【００３５】ところで、仮に前記した入力側配置変換部
４７による配置変換を行わず、主メモリ部に対しすべて
のチャンネルの映像データを同時に１Ｈずつ書き込みを
行うようにした場合は、各チャンネル毎に記録／再生
（入力／出力）モードに対応する制御を行わなければな
らないので、主メモリ部内に映像信号に対応した８系統
の制御系が必要となり、構成が複雑になる。

【００３６】これに対し、本実施例によれば、１Ｈ期間
毎に単一のチャンネルの映像データに占有されるため、
それに合わせ主メモリ部５６全体を一括制御することが
でき、制御系を簡単にできる。また、前記したページモ
ードサイクルによるメモリ動作により、並列処理される
メモリブロックの数を低減できるため、回路規模、コス
ト、消費電力を従来よりも低減できる。

【００３７】再生モード時には、メモリブロック５６−
１〜５６−８のそれぞれから並列に読み出された映像デ
ータが、双方向バッファ４８〜５５を通して出力側配置
変換部５７に供給され、ここで入力側配置変換部４７と
逆の変換が行われて、双方向バッファ３９〜４６に供給
される。双方向バッファ３９〜４６は、出力側配置変換
部５７から入力された映像データのうち、再生モードと
なっている映像データに相当するものだけを入出力端子
３１〜３８へ出力する。

【００３８】なお、本発明は上記の実施例に限定される
ものではなく、たとえば記録再生するディジタル信号と
しては映像データに限られるものではなく、コンピュー
タデータその他のディジタル信号に適用することも可能
である。更に、入力側配列変換部４７は１Ｈ期間毎に単
一のチャンネルの映像データに占有されるようにした
が、メモリブロック５６−１〜５６−８がページモード
サイクルによる動作が可能である限り、１Ｈよりも長い
一定の期間毎に単一のチャンネルのデータに占有される
ようにすることも可能である。

【００３９】

【発明の効果】以上説明したように、本発明によれば、
入力されたディジタル信号のデータ配列順を１データ期
間よりも長い一定期間毎に並び替えて主メモリ部に書き
込むことにより、一定期間毎に主メモリ部を同一チャン
ネルのディジタル信号で占有させることができ、よっ
て、主メモリ部をＤＲＡＭの高速ページモードを利用し
た一括制御ができ、これにより並列処理させるメモリ回
路ブロック数の低減ができ、従来に比べてコスト及び消
費電力の低減ができる。

【００４０】また、本発明によれば、入力側配置変換部
と出力側配置変換部とが独立であり、ディジタル信号の
記録／再生モードを自由に設定することができるため、
自由度の高いシステムの構築ができる。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図である。

【図２】図１の入力側配置変換部の入出力形式説明図で
ある。

【図３】図１の入力側配置変換部の一実施例の構成図で
ある。

【図４】図３の動作説明図である。

【図５】従来の一例のブロック図である。

【図６】図５の入力側配置変換部の動作説明図である。

【符号の説明】

３１〜３８ 映像データ入出力端子 ３９〜４６ 入力側双方向バッファ ４７ 入力側配置変換部 ４８〜５５ 出力側双方向バッファ ５６ 主メモリ部 ５６−１〜５６−８ メモリブロック ５７ 出力側配置変換部 ６９〜７６、７８〜８５ 遅延器 ７７ 選択器

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 複数チャンネルの映像データの入力又は
   出力を行う、該チャンネル別に設けられた複数の入出力
   端子と、 該複数の入出力端子に対応して設けられた複数の入力側
   双方向バッファと、 該入力側双方向バッファを介して入力された映像データ
   を１水平走査期間毎にデータ配列順の縦横の並び替えを
   行い、同一チャンネルの１水平走査期間分の複数の映像
   データを各チャンネル毎に順次出力する入力側配置変換
   部と、 映像データの書き込みと読み出しを行う、前記チャンネ
   ル別に設けられた 複数の出力側双方向バッファと、記録モード時には前記入力側配置変換部より並列に取り
   出され、前記出力側双方向バッファを介して並列に入力
   された、同一チャンネルの１水平走査期間分の複数の映
   像データを、一括してページモードサイクルにより書き
   込むことを各チャンネル毎に順次行い、再生モード時に
   は同一チャンネルの１水平走査期間分の複数の記憶映像
   データを一括して並列に読み出して前記出力側双方向バ
   ッファに書き込む主メモリ部と、 該出力側双方向バッファを介して入力された前記主メモ
   リ部からの映像データのデータ配列順を前記入力側配置
   変換部と逆の順で１水平走査期間毎に並び替えて前記複
   数の入出力端子へ出力する出力側配置変換部とを有する
   ことを特徴とするディジタル信号記録再生装置。