JPS61117989A - テレビジヨン受像機 - Google Patents
テレビジヨン受像機Info
- Publication number
- JPS61117989A JPS61117989A JP60249105A JP24910585A JPS61117989A JP S61117989 A JPS61117989 A JP S61117989A JP 60249105 A JP60249105 A JP 60249105A JP 24910585 A JP24910585 A JP 24910585A JP S61117989 A JPS61117989 A JP S61117989A
- Authority
- JP
- Japan
- Prior art keywords
- memory area
- line
- written
- word
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
- H04N7/0132—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the field or frame frequency of the incoming video signal being multiplied by a positive integer, e.g. for flicker reduction
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S348/00—Television
- Y10S348/91—Flicker reduction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、デジタルビデオ信号用のデジタルメモリと
、デジタル運動検出器と、フリッカのないデジタルビデ
オ信号を出力するデジタルフィールド挿間器とを具備し
ているアナログ−デジタル変換、デジタル処理およびデ
ジタル−アナログ変換機にフィールドを含むインターレ
ースビデオ信号をフリッカを生じることなく生成するテ
レビジョン受像機に関する。
、デジタル運動検出器と、フリッカのないデジタルビデ
オ信号を出力するデジタルフィールド挿間器とを具備し
ているアナログ−デジタル変換、デジタル処理およびデ
ジタル−アナログ変換機にフィールドを含むインターレ
ースビデオ信号をフリッカを生じることなく生成するテ
レビジョン受像機に関する。
ＥＲ明の技術的背景】
現在得られるテレビジョン受像機の画像の品質は、現在
使用されているテレビジョンシステムの固有の特性の観
点からみて、これ以上の改良は不可能なまでに良好なも
のとなっている。この主要な理由はインターレース走査
システムにあり、それにおいては各テレビジョン画像は
５０または８０）第２の周波数で送信される二つのフィ
ールドに分割される。これは二つの形式のスプリアス（
疑似）効果を生じる。すなわち、フィールド周波数にお
ける大面積のフリッカといわゆるエツジフリッカとであ
り、前者は特にヨーロッパの５０Ｈｚシステムにおいて
悩まされるものであり、後者は２５または３０）（ｚの
フレーム周波数で画像中の目的物の水平端で生じる。後
者の効果は、特に文字がスクリーン上に重畳されるとき
に非常に妨害となるのみならず、また主観的な画像の解
像度を減少させる。それは微細な構造が踊るようにみえ
、良好な識別ができないからである。
使用されているテレビジョンシステムの固有の特性の観
点からみて、これ以上の改良は不可能なまでに良好なも
のとなっている。この主要な理由はインターレース走査
システムにあり、それにおいては各テレビジョン画像は
５０または８０）第２の周波数で送信される二つのフィ
ールドに分割される。これは二つの形式のスプリアス（
疑似）効果を生じる。すなわち、フィールド周波数にお
ける大面積のフリッカといわゆるエツジフリッカとであ
り、前者は特にヨーロッパの５０Ｈｚシステムにおいて
悩まされるものであり、後者は２５または３０）（ｚの
フレーム周波数で画像中の目的物の水平端で生じる。後
者の効果は、特に文字がスクリーン上に重畳されるとき
に非常に妨害となるのみならず、また主観的な画像の解
像度を減少させる。それは微細な構造が踊るようにみえ
、良好な識別ができないからである。
フリッカを消去するためには、約７０Ｈ２である肉眼の
応答限界より高い速度で画像が与えられなければならな
い。これはテレビジョン受像機中の画像メモリを必要と
し、動いている或いはまだ走査しているラインが存在し
ているか否かによって異なった画像周波数増加方法間で
切替えが行われなければならない（例えばＧ 、 Ｄ
ｒｅｃｈｓｌｅｒ著、Ｔａｏｕｔ＋ｏｓｂａｎｄ ｄ
ｅｒ 第１． Ｊａｈｒｅｓｔａｇｕｎｇ ｄｅｒ Ｆ
ＫＴＧ、１９８４年、５５８〜５７８頁参照）フリッ
カ消去の一つの可能性を説明するために３第１の連続す
るフレームＡ、８．０を考える。そのそれぞれはインタ
ーレース走査における２ａｌのフィールドＡＩ 、 Ａ
２ ；８１ 、 Ｂ２ ：Ｃ１、Ｃ２に分割され、
それらはこの順序で送信され、受信される。フリッカ消
去の一つの方法は各フィールド対を２回与えることであ
り、それ故フレームＡはフィールド周波数の２倍で再生
される順序ＡＩ。
応答限界より高い速度で画像が与えられなければならな
い。これはテレビジョン受像機中の画像メモリを必要と
し、動いている或いはまだ走査しているラインが存在し
ているか否かによって異なった画像周波数増加方法間で
切替えが行われなければならない（例えばＧ 、 Ｄ
ｒｅｃｈｓｌｅｒ著、Ｔａｏｕｔ＋ｏｓｂａｎｄ ｄ
ｅｒ 第１． Ｊａｈｒｅｓｔａｇｕｎｇ ｄｅｒ Ｆ
ＫＴＧ、１９８４年、５５８〜５７８頁参照）フリッ
カ消去の一つの可能性を説明するために３第１の連続す
るフレームＡ、８．０を考える。そのそれぞれはインタ
ーレース走査における２ａｌのフィールドＡＩ 、 Ａ
２ ；８１ 、 Ｂ２ ：Ｃ１、Ｃ２に分割され、
それらはこの順序で送信され、受信される。フリッカ消
去の一つの方法は各フィールド対を２回与えることであ
り、それ故フレームＡはフィールド周波数の２倍で再生
される順序ＡＩ。
Ａ２ 、ＡＩ 、Ａ２の４個のフィールドによってスク
リーン上に形成される。この二重化は大面積の７リツカ
を完全に消去し、エツジフリッカが大部分になるように
する。
リーン上に形成される。この二重化は大面積の７リツカ
を完全に消去し、エツジフリッカが大部分になるように
する。
しかしながら、困難な問題は動くものに遭遇した場合で
ある。第２のフィールドＡ２に含まれている後の運動位
相機、フィールドＡ１の前のものの位相が再び現われ、
それは見ていて不快なけいれん的或いはぎざぎざの表示
を生じる。それ故、運動の存在する場合にはフィールド
シーケンスＡ１ 、ＡＩ 、Ａ２ 、Ａ２のように直接
二つ連続するように切替える必要がある。
ある。第２のフィールドＡ２に含まれている後の運動位
相機、フィールドＡ１の前のものの位相が再び現われ、
それは見ていて不快なけいれん的或いはぎざぎざの表示
を生じる。それ故、運動の存在する場合にはフィールド
シーケンスＡ１ 、ＡＩ 、Ａ２ 、Ａ２のように直接
二つ連続するように切替える必要がある。
これらの二つの再生の切替えは前述の運動検出装置によ
って絵素子から絵素子へ行なわなければならず、その検
出装置は最後に受信した画像情報と新しく受信される画
像情報との間の差に基づいて運動゛の程度を決定する。
って絵素子から絵素子へ行なわなければならず、その検
出装置は最後に受信した画像情報と新しく受信される画
像情報との間の差に基づいて運動゛の程度を決定する。
運動検出のためには１フレーム遅延された情報がフレー
ムメモリから得られなければならない。実際に、一つの
フィールドシーケンスから他への切替えはさらに別の顕
著な画像の乱れを生じるから、前記の文献に記載されて
いるように運動の程度に応じて一つのフィールドシーケ
ンスから他のものに徐々に変化させることが知られてい
る。
ムメモリから得られなければならない。実際に、一つの
フィールドシーケンスから他への切替えはさらに別の顕
著な画像の乱れを生じるから、前記の文献に記載されて
いるように運動の程度に応じて一つのフィールドシーケ
ンスから他のものに徐々に変化させることが知られてい
る。
以上説明した再生方法においては前記のようにフィール
ド周波数は２倍にされる。ラインクロール（ｌｉｎｅ
ｃｒａｗｌ ）のような２次的効果はこの方法で消去
することができないから、前記文献は、フィールド対が
充分速い速度でフィールドに結合されて再生されること
を示している。しかしながら、前記文献ではこのために
必要なメモリの数については何も述べていない。
ド周波数は２倍にされる。ラインクロール（ｌｉｎｅ
ｃｒａｗｌ ）のような２次的効果はこの方法で消去
することができないから、前記文献は、フィールド対が
充分速い速度でフィールドに結合されて再生されること
を示している。しかしながら、前記文献ではこのために
必要なメモリの数については何も述べていない。
西ドイツ特許公報’ＤＥ３２０３９７８Ａ１ｊ！には３
Ｉｌのフィールドメモリを使用したフィールド−周波数
−二重化装置が記載されている。これらのメモリは多点
スイッチの適当な装置によって相互接続されている。受
信されたデジタルビデオ信号は交互に２個のフィールド
メモリ中へ書込まれる。信号が正常のフィールド速度で
第１のフィールドメモリ中へ書込まれている閏は、第２
のフィールドメモリ中に蓄積された先行するフィールド
は書込み速度の２倍で読み出すために利用される。
Ｉｌのフィールドメモリを使用したフィールド−周波数
−二重化装置が記載されている。これらのメモリは多点
スイッチの適当な装置によって相互接続されている。受
信されたデジタルビデオ信号は交互に２個のフィールド
メモリ中へ書込まれる。信号が正常のフィールド速度で
第１のフィールドメモリ中へ書込まれている閏は、第２
のフィールドメモリ中に蓄積された先行するフィールド
は書込み速度の２倍で読み出すために利用される。
第３のフィールドメモリにより、別の信号遅延が生成さ
れ、それ故もしもスイッチが適当に動作されるならば、
１対の連続するフィールドが３第１のフィールドメモリ
のそれぞれの出力に得られる。
れ、それ故もしもスイッチが適当に動作されるならば、
１対の連続するフィールドが３第１のフィールドメモリ
のそれぞれの出力に得られる。
理論的には二重の高速フィールド再生および対応するフ
レーム再生の両者がこのシステムによって達成できる。
レーム再生の両者がこのシステムによって達成できる。
しかしながら、この装置を実用化するときに大きな困難
に遭遇することが認められた。例えば、ある読み出し相
でフィールドは２倍の速度で第３のフィールドメモリか
ら読み出され、同時に書込まれなければならず、そのた
めこのメモリは入力データ速度の４倍の速度で動作させ
なければならない。
に遭遇することが認められた。例えば、ある読み出し相
でフィールドは２倍の速度で第３のフィールドメモリか
ら読み出され、同時に書込まれなければならず、そのた
めこのメモリは入力データ速度の４倍の速度で動作させ
なければならない。
したがって、この発明の目的は、ビデオ信号のフリッカ
のない再生のための簡単なメモリ装置を発見し、量産さ
れている装置の最大の大きさのものよりチップ面積が大
きくない単一の集積回路で構成できるようなこのメモリ
装置に対するシーケンス第１第１１回路を設計すること
である。
のない再生のための簡単なメモリ装置を発見し、量産さ
れている装置の最大の大きさのものよりチップ面積が大
きくない単一の集積回路で構成できるようなこのメモリ
装置に対するシーケンス第１第１１回路を設計すること
である。
［発明の概要１
この目的は、巧みに組織された単一のフレームメモリに
よっても前記のようなフリッカのないフレーム再生が可
能であることの発見によって達成されるものである。す
なわち、前記公報に記載された装置と比較して、この発
明による装置はフィールドメモリが１個少ないという利
点を有する。
よっても前記のようなフリッカのないフレーム再生が可
能であることの発見によって達成されるものである。す
なわち、前記公報に記載された装置と比較して、この発
明による装置はフィールドメモリが１個少ないという利
点を有する。
さらに別の特徴は以下の説明によって明らかにされるで
あろう。
あろう。
［実施例］
以下、添附図面を参照にして詳細に説明する。
図面によるこの発明の説明を簡単にするために、送信お
よび受信されるテレビジョン画像の各フィールドＨ１，
Ｈ２は第２図に示すように５本のインターレースのライ
ンからなるものと仮定する。
よび受信されるテレビジョン画像の各フィールドＨ１，
Ｈ２は第２図に示すように５本のインターレースのライ
ンからなるものと仮定する。
すなわち、フィールドＨ１のラインド・・５は第２のフ
ィールドＨ２のライン６・・・１０と交互に配置されて
ラインシーケンス１．６；２．７；・・・５゜１ｏを形
成している。
ィールドＨ２のライン６・・・１０と交互に配置されて
ラインシーケンス１．６；２．７；・・・５゜１ｏを形
成している。
第３図は、第１図に示したこの発明の１実施例における
フレームメモリＶＳに書込み、書込速度の２倍の速度で
読出すための割当ての概要を示している。矢印ｔで示す
ように割当ては時間に関するものと理解すべきである。
フレームメモリＶＳに書込み、書込速度の２倍の速度で
読出すための割当ての概要を示している。矢印ｔで示す
ように割当ては時間に関するものと理解すべきである。
すなわち、図は個々のラインがどのように時間と関係し
てフレームメモリＶＳに書込まれ、読出されるかを示し
ている。第３第１のａ）はフレームＢのフィールドＢＩ
Ｉ３よびＢ２の“遅いｎ（水平周波数）書込みを示して
いる。１フレーム期閤だけ遅延された絵素子はまず読出
され、それから新しい絵素子プラス運動情報によって置
換される。第３図のｂ）は書込み速度の２倍で連続する
フィールド対Ａ２ ／８１ 。
てフレームメモリＶＳに書込まれ、読出されるかを示し
ている。第３第１のａ）はフレームＢのフィールドＢＩ
Ｉ３よびＢ２の“遅いｎ（水平周波数）書込みを示して
いる。１フレーム期閤だけ遅延された絵素子はまず読出
され、それから新しい絵素子プラス運動情報によって置
換される。第３図のｂ）は書込み速度の２倍で連続する
フィールド対Ａ２ ／８１ 。
Ａ２ ／８１．８１ ／°８２ 、Ｂ１ ／８２を読出
す状態を示している。これから、これらの各フィールド
対が２回読み出され、それ故１００Ｈ２のフレーム再生
が可能であることが分る。読み出し中の臨界点は湾曲し
た矢印によって示されている。下を向いた矢印で示され
たライン５と１０はそれらが読み出される前に書込まれ
なければならず、上向きの矢印で示されたライン１と６
はそれらが読み出されるまで重ね書きされてはならない
。
す状態を示している。これから、これらの各フィールド
対が２回読み出され、それ故１００Ｈ２のフレーム再生
が可能であることが分る。読み出し中の臨界点は湾曲し
た矢印によって示されている。下を向いた矢印で示され
たライン５と１０はそれらが読み出される前に書込まれ
なければならず、上向きの矢印で示されたライン１と６
はそれらが読み出されるまで重ね書きされてはならない
。
個々のフィールド間のスペースは再トレースライン（帰
線）に対応し、それはフレームメモリに蓄積される必要
はない。第３図のａ）における書込みおよび第３図のｂ
）における読み出しに必要な時間は正確に書込時間が続
出時間の２倍であることを示している。それ故、書込み
中、運動検出器ｂｔ（第１図）に必要な時分割多重によ
る読み出しが書込速度の２倍で読出すために必要なデー
タ伝送速度を超えないようにすることができる。
線）に対応し、それはフレームメモリに蓄積される必要
はない。第３図のａ）における書込みおよび第３図のｂ
）における読み出しに必要な時間は正確に書込時間が続
出時間の２倍であることを示している。それ故、書込み
中、運動検出器ｂｔ（第１図）に必要な時分割多重によ
る読み出しが書込速度の２倍で読出すために必要なデー
タ伝送速度を超えないようにすることができる。
第１図はこの発明の１実施例のブロック図を示している
。フレームメモリＶＳは３つのメモリ区域ｓｐ１ 、
ｓｐ２ 、 ｓｐ３よりなる。これらのメモリ区域に第
１のマルチプレクサｌＸ１ 、第２のマルチプレクサｓ
ｘ２ 、第３のマルチプレクサ■ｘ３がそれぞれ関連し
ており、それらはこれらの区域にそれぞれ第１．第２．
第３の両方向性データバスｄｂｌ 、 ｄｂ２ 、 ｄ
ｂ３によって接続されている。これらのバス上のデータ
の伝送（ブロックでの）は一方向のみである。すなわち
、バスは両方向性であるけれども、データ通信は両方向
で同時に行われることはない。
。フレームメモリＶＳは３つのメモリ区域ｓｐ１ 、
ｓｐ２ 、 ｓｐ３よりなる。これらのメモリ区域に第
１のマルチプレクサｌＸ１ 、第２のマルチプレクサｓ
ｘ２ 、第３のマルチプレクサ■ｘ３がそれぞれ関連し
ており、それらはこれらの区域にそれぞれ第１．第２．
第３の両方向性データバスｄｂｌ 、 ｄｂ２ 、 ｄ
ｂ３によって接続されている。これらのバス上のデータ
の伝送（ブロックでの）は一方向のみである。すなわち
、バスは両方向性であるけれども、データ通信は両方向
で同時に行われることはない。
第１のマルチプレクサ−×１および第２のマルチプレク
サ■×２は第１および第２の単方向性バスｅｂ１および
ｅｂ２によってフィールド挿間器；ｐの第１および第２
の入力にそれぞれ接続されている。それ故２第１のマル
チプレクサ−ｘｌおよびｍｘ２は単方向マルチプレクサ
であることが望ましく、−力筒３のマルチプレクサｍｘ
３はデータを両方向に伝送させなければならず、それ故
第４の両方向性データバスｄｂ４によって運動検出器ｂ
ｔに結合されている。この運動検出器ｂｔはデジタルビ
デオ信号ｄｖを供給される。フィールド挿間器ｉｐの出
力はフリッカのないデジタルビデオ信号「Ｖを出力する
。
サ■×２は第１および第２の単方向性バスｅｂ１および
ｅｂ２によってフィールド挿間器；ｐの第１および第２
の入力にそれぞれ接続されている。それ故２第１のマル
チプレクサ−ｘｌおよびｍｘ２は単方向マルチプレクサ
であることが望ましく、−力筒３のマルチプレクサｍｘ
３はデータを両方向に伝送させなければならず、それ故
第４の両方向性データバスｄｂ４によって運動検出器ｂ
ｔに結合されている。この運動検出器ｂｔはデジタルビ
デオ信号ｄｖを供給される。フィールド挿間器ｉｐの出
力はフリッカのないデジタルビデオ信号「Ｖを出力する
。
テレビジョン受像機の個々のデジタル回路のための別の
クロック信号も発生するりＯツク発生器（図示せず）か
らのりＯツク信号ｆｔによってＩＩＩＩＩｌされるシー
ケンスｌ１ｌＩ第１回路ＱＣはフレームメモリＶＳの３
個のメモリ区域への水平周波数での書込みと、そこから
の水平周波数の２倍の周波数での読み出しを制御する。
クロック信号も発生するりＯツク発生器（図示せず）か
らのりＯツク信号ｆｔによってＩＩＩＩＩｌされるシー
ケンスｌ１ｌＩ第１回路ＱＣはフレームメモリＶＳの３
個のメモリ区域への水平周波数での書込みと、そこから
の水平周波数の２倍の周波数での読み出しを制御する。
以下データワードと呼ぶラインの情報は書込Ｗの前にラ
イン期間の半分に圧縮され、これは運動検出器ｂ【の適
当な段またはこの目的で特別に設けられた膜中で行われ
ることができる。
イン期間の半分に圧縮され、これは運動検出器ｂ【の適
当な段またはこの目的で特別に設けられた膜中で行われ
ることができる。
これは第４図乃至第６図によって以下説明するように３
個のメモリ区域ｓｐ１ 、 ｓｐ２ 、 ＳＯ２に時間
的に個々のデータワードをインターリーブすることを可
能にする。
個のメモリ区域ｓｐ１ 、 ｓｐ２ 、 ＳＯ２に時間
的に個々のデータワードをインターリーブすることを可
能にする。
シーケンスｌ第１ｍ回路ＯＣの構造はフレームメモリＶ
Ｓとの園の書込みおよび読出しシーケンスについての以
下の説明から当業者には明らかであろう。
Ｓとの園の書込みおよび読出しシーケンスについての以
下の説明から当業者には明らかであろう。
この発明による第１の態様によれば、第１図のフィール
ドＡ１のデータワードすなわちライン１〜５のものは２
つのブロックに分けられ、フィールドＡ２のものすなわ
ちライン６〜１０のものは２つのセクションに分割され
る。第４図乃至第６図はこれらのワードブロックおよび
ワードセクションがどのようにして時間的に直列にフレ
ームメモリｙｓの３第１のメモリ区域との間で書込みお
よび続出ざるかを示している。それらは３個のメモリ区
域に対する一時的な割当ての概要を示している。
ドＡ１のデータワードすなわちライン１〜５のものは２
つのブロックに分けられ、フィールドＡ２のものすなわ
ちライン６〜１０のものは２つのセクションに分割され
る。第４図乃至第６図はこれらのワードブロックおよび
ワードセクションがどのようにして時間的に直列にフレ
ームメモリｙｓの３第１のメモリ区域との間で書込みお
よび続出ざるかを示している。それらは３個のメモリ区
域に対する一時的な割当ての概要を示している。
これらの図における各帯状部分においては、上の行はメ
モリ区域Ｓｐ１に割当てられ、中間の行はメモリ区域５
ｔ）２に割当てられ、下の行はメモリ区域８ｐ３に割当
てられている。
モリ区域Ｓｐ１に割当てられ、中間の行はメモリ区域５
ｔ）２に割当てられ、下の行はメモリ区域８ｐ３に割当
てられている。
第４図乃至第６図において個々のラインのデータワード
のブロックおよびセクションは互に参照符号は興ならず
、あるラインに属しているブロックおよびセクションは
このラインの番号で示されている。第４図に示された方
法ではｎ番目のライン（ｎは整数１．４．・・・Ｎ／２
、Ｎはフレームラインの番号またはフレームの画像情報
を含むラインのみの番号）の第１のワード１０ツクは第
１のメモリ区域Ｓｐ１に記憶され、このラインの第２の
ワードブロックは第２のメモリ区域８ｐ２に記憶され、
ｎ＋１番目のラインの第１のワードブロックは第３のメ
モリ区域ｓｐ３に記憶され、このラインの第２のワード
ブロックは第１のメモリ区域ｓｐ１に記憶され、ｎ＋２
番目のラインの第１のワードブロックは第２のメモリ区
第１ｓｐ２に記憶され、このラインの第２のワードブロ
ックは第３のメモリ区第１ｓｐ３に記憶され、これは書
込みＷ中に行われる。
のブロックおよびセクションは互に参照符号は興ならず
、あるラインに属しているブロックおよびセクションは
このラインの番号で示されている。第４図に示された方
法ではｎ番目のライン（ｎは整数１．４．・・・Ｎ／２
、Ｎはフレームラインの番号またはフレームの画像情報
を含むラインのみの番号）の第１のワード１０ツクは第
１のメモリ区域Ｓｐ１に記憶され、このラインの第２の
ワードブロックは第２のメモリ区域８ｐ２に記憶され、
ｎ＋１番目のラインの第１のワードブロックは第３のメ
モリ区域ｓｐ３に記憶され、このラインの第２のワード
ブロックは第１のメモリ区域ｓｐ１に記憶され、ｎ＋２
番目のラインの第１のワードブロックは第２のメモリ区
第１ｓｐ２に記憶され、このラインの第２のワードブロ
ックは第３のメモリ区第１ｓｐ３に記憶され、これは書
込みＷ中に行われる。
同様に第４図のＣ）に示すようにｍ番目のライン（ｍは
１＋Ｎ／２．４＋Ｎ／２． ・Ｎ）の第１のワードセク
ションは第２のメモリ区域ｓｐ２に記憶され、このライ
ンの第２のワードセクションは第３のメモリ区域Ｓｐ３
に記憶され、ｍ＋１番目のラインの第１のワードセクシ
ョンは第１のメモリ区域ｓｐ１に記憶され、このライン
の第２のワードセクションは第２のメモリ区域Ｓｐ２に
記憶され、ｍ＋２番目のラインの第１のワードセクショ
ンは第３のメモリ区域ｓｐ３に記憶され、このラインの
第２のワードセクションは第１のメモリ区域ｓｐ１に記
憶される。第１のフィールドＨ１のデータワードの割当
てはこの発明の本質的なアイディアである個々のメモリ
区域において第２のフィールドＨ２のそれに対してずら
されていることが分る。
１＋Ｎ／２．４＋Ｎ／２． ・Ｎ）の第１のワードセク
ションは第２のメモリ区域ｓｐ２に記憶され、このライ
ンの第２のワードセクションは第３のメモリ区域Ｓｐ３
に記憶され、ｍ＋１番目のラインの第１のワードセクシ
ョンは第１のメモリ区域ｓｐ１に記憶され、このライン
の第２のワードセクションは第２のメモリ区域Ｓｐ２に
記憶され、ｍ＋２番目のラインの第１のワードセクショ
ンは第３のメモリ区域ｓｐ３に記憶され、このラインの
第２のワードセクションは第１のメモリ区域ｓｐ１に記
憶される。第１のフィールドＨ１のデータワードの割当
てはこの発明の本質的なアイディアである個々のメモリ
区域において第２のフィールドＨ２のそれに対してずら
されていることが分る。
以下゛°トリプルシーケンス”と呼ぶ（したがってトリ
プルシーケンスはｍ番目またはｎ番目のラインで始まる
）３第１の連続するラインの期間の第２の半分の１４間
中、例えば、１．２，３；６，７゜８中、１フレーム周
期だけ遅延された各ｍ番目またはｎ番目のラインのデー
タワードは第４図乃至第６図で部分子で示されるように
フレームメモリＶＳから読み出され運動検出器ｂ【中で
ｍ番目またはｎ番目のラインのデータワードと比較され
る。ラインの次のトリプルシーケンスの期間の第１の半
分の期間中運動情報と共にそれは１フレーム周期遅延さ
れたデータワードを含むメモリ区域に書込 ゛まれ、そ
れによってこのデータワードを置換する。
プルシーケンスはｍ番目またはｎ番目のラインで始まる
）３第１の連続するラインの期間の第２の半分の１４間
中、例えば、１．２，３；６，７゜８中、１フレーム周
期だけ遅延された各ｍ番目またはｎ番目のラインのデー
タワードは第４図乃至第６図で部分子で示されるように
フレームメモリＶＳから読み出され運動検出器ｂ【中で
ｍ番目またはｎ番目のラインのデータワードと比較され
る。ラインの次のトリプルシーケンスの期間の第１の半
分の期間中運動情報と共にそれは１フレーム周期遅延さ
れたデータワードを含むメモリ区域に書込 ゛まれ、そ
れによってこのデータワードを置換する。
最後にｎ番目のラインの各データワードの第１゜第２．
第３のワードブロックがｍ番目のラインの各データワー
ドの対応するセクションと共に読み出され、それは前述
のように水平周波数の２倍で１回または２回行われる。
第３のワードブロックがｍ番目のラインの各データワー
ドの対応するセクションと共に読み出され、それは前述
のように水平周波数の２倍で１回または２回行われる。
第４図のｂ）、ｄ）、第５図のｂ）、ｄ）および第６図
のｂ）、（ｊ）はフィールドの個々のラインから生じた
セクションの一時的な割当てを示している。したがって
第４図のｂ）、ｄ）に示されるように同じ列にあるライ
ン番号１，６：７．２：２．７によってラインの対応す
る同様のデータワードブロックおよびワードセクション
は互に属する。個々のメモリ区域でのデータワードの上
述の分布から、水平周波数書込み／！５！出しサイクル
および２倍の速度の読出しサイクルのために各メモリ区
域は一時に一つのデータを伝送することが必要であるに
過ぎない。
のｂ）、（ｊ）はフィールドの個々のラインから生じた
セクションの一時的な割当てを示している。したがって
第４図のｂ）、ｄ）に示されるように同じ列にあるライ
ン番号１，６：７．２：２．７によってラインの対応す
る同様のデータワードブロックおよびワードセクション
は互に属する。個々のメモリ区域でのデータワードの上
述の分布から、水平周波数書込み／！５！出しサイクル
および２倍の速度の読出しサイクルのために各メモリ区
域は一時に一つのデータを伝送することが必要であるに
過ぎない。
これはデータバスが常に一様に負荷される効果を生じる
。さらに、第１図に破線の枠で示したようにこの枠内の
回路を単一の集積回路に集積することが可能であり、そ
の際に集積回路を１！雑にしたり、外部端子の数を増加
させるような同題を生じることはない。
。さらに、第１図に破線の枠で示したようにこの枠内の
回路を単一の集積回路に集積することが可能であり、そ
の際に集積回路を１！雑にしたり、外部端子の数を増加
させるような同題を生じることはない。
第５°図の４個の割当て計画はデータワードの別の分割
、すなわち、ワード当り３個のブロックおよびセクショ
ンへの分割に適用できる。第５図のａ）に示すように直
列書込みが行われ、そのため第１のワードブロックは第
１のメモリ区域ａｐｌに記憶され、第２のワードブロッ
クは第２のメモリ区域Ｓｐ２に記憶され、第３のワード
ブロックは第３のメモリ区域ｓｐ３に記憶され。第５図
のＣ）に示すように第１のワードセクションは第２のメ
モリ区域ｓｐ２に記憶され、第２のワードセクションは
第３のメモリ区域Ｓｐ３に記憶され、第３のワードセク
ションは第１のメモリ区域ｓｐ１に記憶される。第５図
のｂ）＃よびｄ）に示されるように同様のデータワード
セクションは列の互に上下の位置に配置されている。そ
れらは水平周波数の２倍で読出される。他方運動検出器
ｂｔにおける処理および期間Ｗ中における再蓄積は第４
図のものと類似した動作である。
、すなわち、ワード当り３個のブロックおよびセクショ
ンへの分割に適用できる。第５図のａ）に示すように直
列書込みが行われ、そのため第１のワードブロックは第
１のメモリ区域ａｐｌに記憶され、第２のワードブロッ
クは第２のメモリ区域Ｓｐ２に記憶され、第３のワード
ブロックは第３のメモリ区域ｓｐ３に記憶され。第５図
のＣ）に示すように第１のワードセクションは第２のメ
モリ区域ｓｐ２に記憶され、第２のワードセクションは
第３のメモリ区域Ｓｐ３に記憶され、第３のワードセク
ションは第１のメモリ区域ｓｐ１に記憶される。第５図
のｂ）＃よびｄ）に示されるように同様のデータワード
セクションは列の互に上下の位置に配置されている。そ
れらは水平周波数の２倍で読出される。他方運動検出器
ｂｔにおける処理および期間Ｗ中における再蓄積は第４
図のものと類似した動作である。
第６図は、この発明による第３の実施態様によるデータ
ワードの割当てを示す。それにおいてはデータワードは
４第１のブロックおよびセクションに分割されている。
ワードの割当てを示す。それにおいてはデータワードは
４第１のブロックおよびセクションに分割されている。
この場合には、ｎ番目のラインの第１のワードブロック
は第１のメモリ区域ｓｐ１に記憶され、第２のワードブ
ロックは第２のメモリ区域ｓｐ２に記憶され、第３のワ
ードブロックは第３のメモリ区域ｓｐ３に記憶され、第
４のワードブロックは第１のメモリ区［ｓｐｌに記憶さ
れる。
は第１のメモリ区域ｓｐ１に記憶され、第２のワードブ
ロックは第２のメモリ区域ｓｐ２に記憶され、第３のワ
ードブロックは第３のメモリ区域ｓｐ３に記憶され、第
４のワードブロックは第１のメモリ区［ｓｐｌに記憶さ
れる。
ｎ＋１番目のラインの第１のワードブロックは第２のメ
モリ区域ｓｐ２に記憶され、第２のワードブロックは第
３のメモリ区域ｓｐ３に記憶され、第３のワードブロッ
クは第１のメモリ区域ｓｐ１に記憶され、第４のワード
ブロックは第２のメモリ区域Ｓ０２に記憶される。ｎ＋
２番目のラインの第１のワードブロックは第３のメモリ
区域Ｓｐ３に記憶され、第２のワードブロックは第１の
メモリ区域ｓｐ１に記憶され、第３のワードブロックは
第２のメモリ区域ｓｐ２に記憶され、第４のワードブロ
ックは第３のメモリ区域Ｓｐ３に記憶される。
モリ区域ｓｐ２に記憶され、第２のワードブロックは第
３のメモリ区域ｓｐ３に記憶され、第３のワードブロッ
クは第１のメモリ区域ｓｐ１に記憶され、第４のワード
ブロックは第２のメモリ区域Ｓ０２に記憶される。ｎ＋
２番目のラインの第１のワードブロックは第３のメモリ
区域Ｓｐ３に記憶され、第２のワードブロックは第１の
メモリ区域ｓｐ１に記憶され、第３のワードブロックは
第２のメモリ区域ｓｐ２に記憶され、第４のワードブロ
ックは第３のメモリ区域Ｓｐ３に記憶される。
ｍ番目のラインの４Ｍのワードセクションの蓄積は、第
１のワードセクションが第２のメモリ区域ｓｐ２に記憶
され、第２のワードセクションは第３のメモリ区域Ｓｐ
３に記憶され等々のように第６図のＣ）に示されるよう
に行われる。この場合に他の動作は第４図および第５図
に示したものと類似している。
１のワードセクションが第２のメモリ区域ｓｐ２に記憶
され、第２のワードセクションは第３のメモリ区域Ｓｐ
３に記憶され等々のように第６図のＣ）に示されるよう
に行われる。この場合に他の動作は第４図および第５図
に示したものと類似している。
フレームメモリＶＳおよび集積回路ｉｃはデジタル回路
に普通に使用される任意の集積技術を使用して構成する
ことができ、特に絶縁ゲート電界効果トランジスタ技術
、すなわちＭＯ８技術が使用できる。この発明はテレビ
ジョン受像機用の集積されたデジタル信号処理回路と協
同することができ、そのような回路は例えばＥ １ｅｃ
ｔｒｏｎｉｃｓ１９８１年８月第１日号９７〜１０３頁
に記載されている。
に普通に使用される任意の集積技術を使用して構成する
ことができ、特に絶縁ゲート電界効果トランジスタ技術
、すなわちＭＯ８技術が使用できる。この発明はテレビ
ジョン受像機用の集積されたデジタル信号処理回路と協
同することができ、そのような回路は例えばＥ １ｅｃ
ｔｒｏｎｉｃｓ１９８１年８月第１日号９７〜１０３頁
に記載されている。
この発明によるテレビジョン受ｅ＊においては、アナロ
グ側でテレビジョン受画機において生成されたビデオ信
号のデジタルビデオ信号への前記のような変換およびそ
れに続くこの信号のデジタル 。
グ側でテレビジョン受画機において生成されたビデオ信
号のデジタルビデオ信号への前記のような変換およびそ
れに続くこの信号のデジタル 。
側における処理は前述の方法で行われる。このため対応
する回路はこの出願の添附図面には示されていないが、
第１図のデジタルビデオ信号ｄｖは前記のような従来の
回路によって生成されるものである。
する回路はこの出願の添附図面には示されていないが、
第１図のデジタルビデオ信号ｄｖは前記のような従来の
回路によって生成されるものである。
第１図はこの発明の１実施例のブロック図であり、第２
図はインターレース走査システム中のラインの配置を概
略的に示し、第３図はこの発明のフレームメモリ中の第
２図のラインに対する割当てを示す。第４図は第２図の
ものに対応したこの発明の第１のＳ様の割当てを示し、
第５図はこの発明の第２の態様の割当てを示し、第６図
はこの発明の第３の態様の割当てを示す。 ｖＳ・・・フレームメモリ、ｓｐ１〜Ｓｐ３・・・メモ
リ区域、曽×１〜■ｘ３・・・マルチプレクサ、１ｐ・
・・フィールド挿間器、ｂｔ・・・運動検出器、ＯＣ・
・・シーケンス制御回路。
図はインターレース走査システム中のラインの配置を概
略的に示し、第３図はこの発明のフレームメモリ中の第
２図のラインに対する割当てを示す。第４図は第２図の
ものに対応したこの発明の第１のＳ様の割当てを示し、
第５図はこの発明の第２の態様の割当てを示し、第６図
はこの発明の第３の態様の割当てを示す。 ｖＳ・・・フレームメモリ、ｓｐ１〜Ｓｐ３・・・メモ
リ区域、曽×１〜■ｘ３・・・マルチプレクサ、１ｐ・
・・フィールド挿間器、ｂｔ・・・運動検出器、ＯＣ・
・・シーケンス制御回路。
Claims (3)
- （１）デジタルビデオ信号用のデジタルメモリと、デジ
タル運動検出器と、フリッカのないデジタルビデオ信号
を出力するデジタルフィールド挿間器とを具備している
アナログ−デジタル変換、デジタル処理およびデジタル
−アナログ変換後にフィールドを含むインターレースビ
デオ信号をフリッカを生じることなく生成するテレビジ
ョン受像機において、 第１の両方向性データバスと協同する第１のメモリ区域
と、第２の両方向性データバスと協同する第２のメモリ
区域と、第３の両方向性データバスと協同する第３のメ
モリ区域とに分割された単一のフレームメモリを備え、
前記各両方向性のデータバスは単方向モードでワードセ
クションまたはワードブロックの伝送に使用され、 第１のマルチプレクサ、第２のマルチプレクサおよび第
３のマルチプレクサが前記各両方向性データバスによつ
て前記各メモリ区域に接続され、第１のマルチプレクサ
はまた第１の単方向性データバスによつてフィールド挿
間器の第１の入力に接続され、第２のマルチプレクサは
また第２の単方向性データバスによつてフィールド挿間
器の第２の入力に接続され、 第３のマルチプレクサは単方向モードにおいてワードセ
クション／ワードブロック伝送に使用される第４の両方
向性データバスによつて運動検出器に接続され、運動検
出器はまたデジタルビデオ信号を与えられ、 クロック発生装置により制御されたシーケンス制御回路
が、２分の１のライン期間に圧縮されたラインの情報の
３個のメモリ区域への水平周波数での書込み、水平周波
数の２倍での前記区域からの単一または２重読み出し、
運動検出器、３個のマルチプレクサおよびフィールド挿
間器を制御し、第１のフィールドのラインの各データワ
ードは二つのブロックに分割され、ｎ番目のライン（ｎ
＝１，４，Ｎ／２；Ｎ＝フレームラインの番号または画
像情報を含むラインのみの番号）の第１のワードブロッ
クが第１のメモリ区域に書込まれ、このラインの第２の
ワードブロックが第２のメモリ区域に書込まれ、ｎ＋１
番目のラインの第１のワードブロックが第３のメモリ区
域に書込まれ、このラインの第２のワードブロックが第
１のメモリ区域に書込まれ、ｎ＋２番目のラインの第１
のワードブロックが第２のメモリ区域に書込まれ、この
ラインの第２のワードブロックが第３のメモリ区域に書
込まれ、以下同様にして直接連続して書込まれ、 第２のフィールドのラインの各データワードは二つのセ
クションに分割され、ｍ番目のライン（ｍ＝１＋Ｎ／２
，４＋Ｎ／２・・・Ｎ）の第１のワードセクションが第
２のメモリ区域に書込まれ、このラインの第２のワード
セクションが第３のメモリ区域に書込まれ、ｍ＋１番目
のラインの第１のワードセクションが第１のメモリ区域
に書込まれ、このラインの第２のワードセクションが第
２のメモリ区域に書込まれ、ｍ＋２番目のラインの第１
のワードセクションが第３のメモリ区域に書込まれ、こ
のラインの第２のワードセクションが第１のメモリ区域
に書込まれ、以下同様にして直接連続して書込まれ、 連続するラインの３重のシーケンスの第２の半分の期間
中、１フレーム期間だけ遅延された各３重のシーケンス
のそれらのデータワードがフレームメモリから読み出さ
れ、運動検出器中の３重のシーケンスのデータワードと
比較され、次の３重のシーケンスの第１の半分の期間中
、前記データワードは運動情報と共に１フレーム期間だ
け遅延されたデータワードを含むそれらのメモリ区域に
書込まれ、 各データワードの第１および第２のワードブロックは各
３重のシーケンスの各データワードの対応するワードセ
クションと共に読み出されることを特徴とするテレビジ
ョン受像機。 - （２）デジタルビデオ信号用のデジタルメモリと、デジ
タル運動検出器と、フリッカのないデジタルビデオ信号
を出力するデジタルフィールド挿間器とを具備している
アナログ−デジタル変換、デジタル処理およびデジタル
−アナログ変換後にフィールドを含むインターレースビ
デオ信号をフリッカを生じることなく生成するテレビジ
ョン受像機において、 第１の両方向性データバスと協同する第１のメモリ区域
と、第２の両方向性データバスと協同する第２のメモリ
区域と、第３の両方向性データバスと協同する第３のメ
モリ区域とに分割された単一のフレームメモリを備え、
前記各両方向性のデータバスは単方向モードでワードセ
クションまたはワードブロックの伝送に使用され、 第１のマルチプレクサ、第２のマルチプレクサおよび第
３のマルチプレクサが前記各両方向性データバスによつ
て前記各メモリ区域に接続され、第１のマルチプレクサ
はまた第１の単方向性データバスによつてフィールド挿
間器の第１の入力に接続され、第２のマルチプレクサは
また第２の単方向性データバスによつてフィールド挿間
器の第２の入力に接続され、 第３のマルチプレクサは単方向モードにおいてワードセ
クション／ワードブロック伝送に使用される第４の両方
向性データバスによつて運動検出器に接続され、運動検
出器はまたデジタルビデオ信号を与えられ、 クロック発生装置により制御されたシーケンス制御回路
が２分の１のライン期間に圧縮されたラインの情報の３
個のメモリ区域への水平周波数での書込み、水平周波数
の２倍での前記区域からの単一または２重読み出し、運
動検出器、３個のマルチプレクサおよびフィールド挿間
器を制御し、第１のフィールドのｎ番目のライン（ｎ＝
１，２・・・Ｎ／２；Ｎ＝フレームラインの番号または
画像情報を含むラインのみの番号）の各データワードは
３つのブロックに分割され、第１のワードブロックが第
１のメモリ区域に書込まれ、第２のワードブロックが第
２のメモリ区域に書込まれ、第３のワードブロックが第
３のメモリ区域に書込まれ、 第２のフィールドのｍ番目のライン （ｍ＝１＋Ｎ／２，２＋Ｎ／２・・・Ｎ）の各データワ
ードは３つのセクションに分割され、第１のワードセク
ションが第２のメモリ区域に書込まれ、第２のワードセ
クションが第３のメモリ区域に書込まれ、第３のワード
セクションが第１のメモリ区域に書込まれ、以下同様に
して直接連続して書込まれ、 ｍ番目のラインとｎ番目のラインの第２の半分の期間中
、１フレーム期間だけ遅延されたｍ番目とｎ番目の各ラ
インのデータワードがフレームメモリから読み出され、
運動検出器中におけるｍ番目とｎ番目のラインのデータ
ワードとそれぞれ比較され、ｎ＋１番目とｍ＋１番目の
ラインの第１の半分の期間中、前記データワードは運動
情報と共に１フレーム期間だけ遅延されたデータワード
を含むそれらのメモリ区域に書込まれ、 ｎ番目のラインの各データワードの第１、第２のおよび
第３のワードブロックはｍ番目のラインの各データワー
ドの対応するワードセクションと共に読み出されること
を特徴とするテレビジョン受像機。 - （３）デジタルビデオ信号用のデジタルメモリと、デジ
タル運動検出器と、フリッカのないデジタルビデオ信号
を出力するデジタルフィールド挿間器とを具備している
アナログ−デジタル変換、デジタル処理およびデジタル
−アナログ変換後にフィールドを含むインターレースビ
デオ信号をフリッカを生じることなく生成するテレビジ
ョン受像機において、 第１の両方向性データバスと協同する第１のメモリ区域
と、第２の両方向性データバスと協同する第２のメモリ
区域と、第３の両方向性データバスと協同する第３のメ
モリ区域とに分割された単一のフレームメモリを備え、
前記各両方向性のデータバスは単方向モードでワードセ
クションまたはワードブロックの伝送に使用され、 第１のマルチプレクサ、第２のマルチプレクサおよび第
３のマルチプレクサが前記各両方向性データバスによつ
て前記各メモリ区域に接続され、第１のマルチプレクサ
はまた第１の単方向性データバスによつてフィールド挿
間器の第１の入力に接続され、第２のマルチプレクサは
また第２の単方向性データバスによつてフィールド挿間
器の第２の入力に接続され、 第３のマルチプレクサは単方向モードにおいてワードセ
クション／ワードブロック伝送に使用される第４の両方
向性データバスによつて運動検出器に接続され、運動検
出器はまたデジタルビデオ信号を与えられ、 クロック発生装置により制御されたシーケンス制御回路
が２分の１のライン期間に圧縮されたラインの情報の３
個のメモリ区域への水平周波数での書込み、水平周波数
の２倍での前記区域からの単一または２重読み出し、運
動検出器、３個のマルチプレクサおよびフィールド挿間
器を制御し、第１のフィールドのあるラインの各データ
ワードは４つのブロックに分割され、ｎ番目のライン（
ｎ＝１，４・・・Ｎ／２；Ｎ＝フレームラインの番号ま
たは画像情報を含むラインのみの番号）の第１のワード
ブロックが第１のメモリ区域に書込まれ、このラインの
第２のワードブロックが第２のメモリ区域に書込まれ、
このラインの第３のワードブロックが第３のメモリ区域
に書込まれ、このラインの第４のワードブロックが第１
のメモリ区域に書込まれ、ｎ＋１番目のラインの第１の
ワードブロックが第２のメモリ区域に書込まれ、このラ
インの第２のワードブロックが第３のメモリ区域に書込
まれ、このラインの第３のワードブロックが第１のメモ
リ区域に書込まれ、このラインの第４のワードブロック
が第２のメモリ区域に書込まれ、ｎ＋２番目のラインの
第１のワードブロックが第３のメモリ区域に書込まれ、
このラインの第２のワードブロックが第１のメモリ区域
に書込まれ、このラインの第３のワードブロックが第２
のメモリ区域に書込まれ、このラインの第４のワードブ
ロックが第３のメモリ区域に書込まれ、以下同様に直接
連続して書込まれ、 第２のフィールドのあるラインの各データワードは４つ
のセクションに分割され、ｍ番目のライン（ｍ＝１＋Ｎ
／２，４＋Ｎ／２・・・Ｎ）の第１のワードセクション
が第２のメモリ区域に書込まれ、このラインの第２のワ
ードセクションが第３のメモリ区域に書込まれ、このラ
インの第３のワードセクションが第１のメモリ区域に書
込まれ、このラインの第４のワードセクションが第２の
メモリ区域に書込まれ、ｍ＋１番目のラインの第１のワ
ードセクションが第３のメモリ区域に書込まれ、このラ
インの第２のワードセクションが第１のメモリ区域に書
込まれ、このラインの第３のワードセクションが第２の
メモリ区域に書込まれ、このラインの第４のワードセク
ションが第３のメモリ区域に書込まれ、ｍ＋２番目のラ
インの第１のワードセクションが第１のメモリ区域に書
込まれ、このラインの第２のワードセクションが第２の
メモリ区域に書込まれ、このラインの第３のワードセク
ションが第３のメモリ区域に書込まれ、このラインの第
４のワードセクションが第１のメモリ区域に書込まれ、
以下同様に直接連続して書込まれ、 連続するラインの３重のシーケンスの第２の半分の期間
中、１フレーム期間だけ遅延された各３重のシーケンス
のそれらのデータワードがメモリから読み出され、運動
検出器中の３重のシーケンスのデータワードと比較され
、次の３重のシーケンスの第１の半分の期間中、前記デ
ータワードは運動情報と共に１フレーム期間だけ遅延さ
れたデータワードを含むそれらのメモリ区域に書込まれ
、ｎ番目のラインの各データワードの第１、第２、第３
および第４のワードブロックはｍ番目のラインの各デー
タワードの対応するワードセクションと共に読み出され
ることを特徴とするテレビジョン受像機。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP84113457.0 | 1984-11-08 | ||
| EP84113457A EP0180661B1 (de) | 1984-11-08 | 1984-11-08 | Fernsehempfänger mit flimmerfreier Wiedergabe eines Zwischenzeilen-Videosignals |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61117989A true JPS61117989A (ja) | 1986-06-05 |
| JP2517547B2 JP2517547B2 (ja) | 1996-07-24 |
Family
ID=8192274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60249105A Expired - Lifetime JP2517547B2 (ja) | 1984-11-08 | 1985-11-08 | テレビジヨン受像機 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4683497A (ja) |
| EP (1) | EP0180661B1 (ja) |
| JP (1) | JP2517547B2 (ja) |
| CN (1) | CN1005811B (ja) |
| AU (1) | AU4908685A (ja) |
| DE (1) | DE3482365D1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0493906U (ja) * | 1990-12-20 | 1992-08-14 | ||
| JPH0493905U (ja) * | 1990-12-20 | 1992-08-14 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0754966B2 (ja) * | 1985-12-09 | 1995-06-07 | 株式会社日立製作所 | 輪郭補正回路 |
| DE3838204A1 (de) * | 1988-11-11 | 1990-05-17 | Grundig Emv | Anordnung zur reduzierung des flimmerns in fernsehempfaengern |
| JPH02202195A (ja) * | 1989-01-30 | 1990-08-10 | Pioneer Electron Corp | ビデオ信号処理装置 |
| WO1990015503A1 (de) * | 1989-05-29 | 1990-12-13 | N.V. Philips' Gloeilampenfabrieken | Schaltungsanordnung zum verringern des zeilen- und kantenflimmerns bei fernsehbildern |
| FR2650718B1 (fr) * | 1989-08-04 | 1991-10-04 | Europ Rech Electr Lab | Dispositif de transformation d'une information de mouvement en un signal de detection de mouvement a la frequence trame et au nombre de lignes souhaites pour un recepteur de television haute definition |
| US5319460A (en) * | 1991-08-29 | 1994-06-07 | Canon Kabushiki Kaisha | Image signal processing device including frame memory |
| US5959603A (en) * | 1992-05-08 | 1999-09-28 | Seiko Epson Corporation | Liquid crystal element drive method, drive circuit, and display apparatus |
| US5877738A (en) * | 1992-03-05 | 1999-03-02 | Seiko Epson Corporation | Liquid crystal element drive method, drive circuit, and display apparatus |
| JP3508114B2 (ja) | 1992-03-05 | 2004-03-22 | セイコーエプソン株式会社 | 液晶装置及びその駆動方法並びに駆動回路 |
| US5900856A (en) * | 1992-03-05 | 1999-05-04 | Seiko Epson Corporation | Matrix display apparatus, matrix display control apparatus, and matrix display drive apparatus |
| JP3255323B2 (ja) * | 1994-01-21 | 2002-02-12 | ブラザー工業株式会社 | 画像処理装置 |
| JPH07334669A (ja) * | 1994-06-07 | 1995-12-22 | Matsushita Electric Ind Co Ltd | 図形処理方法および図形処理装置 |
| EP1278177A3 (en) | 1994-11-17 | 2003-03-05 | Seiko Epson Corporation | Display device and electronic instrument |
| KR100407057B1 (ko) * | 1998-08-06 | 2003-11-28 | 인피니언 테크놀로지스 아게 | 비디오 이미지의 블록에 대한 랜덤 액세스 방법 |
| JP2001258836A (ja) * | 2000-03-16 | 2001-09-25 | Fuji Photo Optical Co Ltd | 電子内視鏡装置 |
| US7397503B2 (en) * | 2003-07-28 | 2008-07-08 | Micron Technology, Inc. | Systems and methods for reducing artifacts caused by illuminant flicker |
| US7430018B1 (en) | 2008-03-24 | 2008-09-30 | International Business Machines Corporation | Timesharing of a display screen |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7706512A (nl) * | 1977-06-14 | 1978-12-18 | Philips Nv | Lijnentalomzetschakeling. |
| US4272787A (en) * | 1978-09-07 | 1981-06-09 | Micro Consultants Limited | T.V. Picture freeze system |
| DE2938349C2 (de) * | 1979-09-21 | 1983-05-26 | Aeg-Telefunken Ag, 1000 Berlin Und 6000 Frankfurt | Schaltungsanordnung zur kompatiblen Auflösungserhöhung bei Fernsehsystemen |
| DE3128727C1 (de) * | 1981-07-21 | 1983-02-24 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Verfahren und Anordnung zum Erhoehen der Bildwiedergabefrequenz |
| US4400719A (en) * | 1981-09-08 | 1983-08-23 | Rca Corporation | Television display system with reduced line-scan artifacts |
| US4455572A (en) * | 1982-01-15 | 1984-06-19 | The United States Of America As Represented By The Secretary Of The Navy | Flicker free stretched grams |
| US4415931A (en) * | 1982-03-18 | 1983-11-15 | Rca Corporation | Television display with doubled horizontal lines |
| US4598309A (en) * | 1984-05-29 | 1986-07-01 | Rca Corporation | Television receiver that includes a frame store using non-interlaced scanning format with motion compensation |
-
1984
- 1984-11-08 EP EP84113457A patent/EP0180661B1/de not_active Expired - Lifetime
- 1984-11-08 DE DE8484113457T patent/DE3482365D1/de not_active Expired - Fee Related
-
1985
- 1985-10-22 CN CN85107729.3A patent/CN1005811B/zh not_active Expired
- 1985-10-25 AU AU49086/85A patent/AU4908685A/en not_active Abandoned
- 1985-11-04 US US06/794,518 patent/US4683497A/en not_active Expired - Fee Related
- 1985-11-08 JP JP60249105A patent/JP2517547B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0493906U (ja) * | 1990-12-20 | 1992-08-14 | ||
| JPH0493905U (ja) * | 1990-12-20 | 1992-08-14 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2517547B2 (ja) | 1996-07-24 |
| US4683497A (en) | 1987-07-28 |
| DE3482365D1 (de) | 1990-06-28 |
| CN85107729A (zh) | 1986-06-10 |
| EP0180661B1 (de) | 1990-05-23 |
| AU4908685A (en) | 1986-05-15 |
| EP0180661A1 (de) | 1986-05-14 |
| CN1005811B (zh) | 1989-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61117989A (ja) | テレビジヨン受像機 | |
| US5220529A (en) | One-chip first-in first-out memory device having matched write and read operations | |
| JPS62193378A (ja) | 方式変換装置 | |
| JPS60251566A (ja) | 再生信号補正回路 | |
| JPH0620292B2 (ja) | 時間軸修正機能を有する映像信号回路 | |
| US5295024A (en) | Method and apparatus for two-channel recording of video signals | |
| JPS62208766A (ja) | 映像合成装置 | |
| US4907072A (en) | Mosaic picture generation circuit | |
| JPH01245683A (ja) | 画像情報伝送システム | |
| JPS637593A (ja) | 周波数変換回路及び周波数変換方法 | |
| JP3068215B2 (ja) | 半導体メモリ装置 | |
| JPH0627932A (ja) | フレームメモリ制御装置 | |
| JP2000125284A (ja) | 監視カメラシステム | |
| JP2943659B2 (ja) | ディジタル信号記録再生装置 | |
| JP2000165849A (ja) | 監視カメラシステム | |
| SU1748284A1 (ru) | Устройство дл обработки и отображени видеоинформации | |
| JP2961733B2 (ja) | 画像メモリ装置 | |
| JP2786511B2 (ja) | リアルタイムデータ処理装置 | |
| JPS6253078A (ja) | ビデオメモリ | |
| JPH10257450A (ja) | ビデオ信号の多重化方法および装置 | |
| JP2589841B2 (ja) | 磁気記録再生装置の映像信号処理装置 | |
| JP2696855B2 (ja) | 映像信号処理装置 | |
| JPS6336675A (ja) | 映像合成方法 | |
| JPS63269874A (ja) | 複数のｉｔｖカメラの画像を１台のモニタ−受像機に表示する画像合成器 | |
| JPS6010894A (ja) | ビデオ記録再生装置 |