JPH01245683A - 画像情報伝送システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画像情報伝送システムに関する。

〔従来の技術〕

画像情報を伝送する場合の帯域圧縮方式の一つに、情報
の粗密が場所によって異なることを利用して当該情報を
圧縮する時間軸変換帯域圧縮（Ｔｉｍｅ　Ａｘｉｓ　Ｔ
ｒａｎｓｆｏｒｍａｔｉｏｎ、以下、ＴＡＴという）方
式が知られている。つまり、第２図に示すように、破線
で示す如く原信号を所定期間毎に分割−し、分割された
ブロック毎に情報の粗密を判別する。そして、密と判別
されたブロックでは、原信号をサンプリングして得たデ
ータの全てを伝送データとして伝送し、粗と判別された
ブロックでは、データの一部を間引き、全データの一部
のみを伝送データとする。図中、○印が伝送されるデー
タ（伝送データ）、Ｘ印が伝送されないデータ（間引き
データ）である。Ｏ印のデータを一定間隔で伝送するこ
とにより、単位時間当たりの伝送データ数を少なくでき
、伝送信号帯域を圧縮できる。尚、原信号の粗密状態を
示す信号を伝送モード情報として同時に伝送する。受信
側では、当該伝送モード情報により、各ブロックについ
てサンプリング・データの全部を受信しているか、又は
一部のみを受信しているのかを識別し、一部のみのブロ
ックについては、受信データから間引き部分を補間する
補間データを形成する。図中、斜線を施した○印が補間
データを示す。

画像情報にＴＡＴ方式を適用する場合、画像情報は二次
元的な拡がりを持ち、水平垂直の両方向に相関性を有す
るので、水平方向のサンプリング間隔だけでなく垂直方
向のサンプリング間隔も可変とすれば、より効果的な圧
縮が可能になる。以下、これを二次元ＴＡＴと呼ぶ。二
次元ＴＡＴでは、１つの画面をｍｘｎ個の画素からなる
画素ブロックに分割し、この画素ブロック毎に伝送デー
タ量を変化させる。第３図は二次元ＴＡＴにおける伝送
画素パターンを示す。第３図では画素ブロックは４×４
個の画素からなり、第３図（３）は全画素データを伝送
するモード（以下、Ｅモードと呼ぶ）の伝送画素を示し
、同（ｂ）は全画素データの一部のみを伝送する伝送モ
ード（以下、Ｃモードと呼ぶ）の伝送画素を示している
。図中、○印は伝送画素を、×印は間引き画素をそれぞ
れ示している。また、　　　　”第３図から明らかなよ
うに、ＣモードはＥモードに対して１／４の情報密度で
伝送される。

１画面を分割する複数のブロックの各々に対し、Ｅモー
ド伝送ブロック数とＣモードの伝送ブロック数とが一定
割合になるように、伝送モードを決定し、例えば、画面
左上から右下に向かい、ブロック毎に順に伝送する。こ
れにより、画面当たりの圧縮率を一定にする。

Ｃモード伝送の画素ブロックの間引き画素については、
受信側において、伝送された画素データから補間画素デ
ータを形成し、復元する。

〔発明が解決しようとする課題〕

しかし、この伝送システムでは、伝送情報量の異なる２
つの伝送モードのブロックが画面中で混在し、例えば周
波数多重などで別に伝送する伝送モード情報によりどの
伝送モードによる情報かを判別する構成となるので、仮
に伝送途中で伝送モード情報に誤り又は欠落が発生した
場合には、正しい画像を復元できないという問題点があ
る。

また、ブロック単位で各画像情報が伝送されるので、そ
のブロック内において、例えばジッタ等により時間軸変
動が生じた場合には、その変動がブロック単位で影響し
、従って画面の一部が歪み、非常に目立つという問題点
も存在する。更に、ブロック伝送の場合、信号の不連続
な部分が周期的に発生するので、ノイズが発生し易く、
他の装置での悪影響や、復元画像の画質劣化の原因にな
っている。

そこで、本発明は、伝送路上での妨害に強く、画質劣化
の生じ難い画像情報伝送システムを提示することを目的
とする。

〔課題を解決するための手段〕

本発明に係る画像情報伝送システムは、複数の画素によ
り構成される１画面分の画像情報を１つのブロックが所
定個の画素よりなる複数のブロックに分割し、各ブロッ
クに対し伝送情報量の異なる複数種の情報伝送様式の何
れかを、１画面分の情報伝送量が一定となるように割り
当てる画像情報伝送システムであって、１画面分の画像
情報を記憶する第１記憶手段と、当該第１記憶手段の記
憶データを各ブロックにまたがって画面横方向に読み出
すためのアドレスを発生する第１ア゛ドレス発生手段と
、所定の伝送様式に対応するブロックの画像情報を記憶
する第２記憶手段と、第１アドレス発生手段の発生する
各ブロックのアドレスをに記憶するアドレスとから第２
記憶手段の書込アドレスを発生ずる第２アドレス発生手
段とを具備するものである。

〔作用〕

複数のブロックの各々に複数種の伝送様式の何れかを割
り当てるごとにより、ブロック毎で見れば、画質劣化の
少ない圧縮を行える。また、送信６一 に際して、ブロックにまたがってライン単位で各画素デ
ータを送信するので、例えば伝送路のノイズ等により、
特定のブロックのみに著しい画質劣化が生しることがな
い。更には、同じ伝送様式のブロックをまとめて伝送す
るので、伝送様式を指定する情報に誤り、伝送路での妨
害があっても、復元画像への影響を少なくできる。

〔実施例〕

以下、図面を参照して本発明の一実施例を説明する。尚
、ここで扱う画像情報信号はＮＴＳＣ方式のテレビ信号
をコンポーネント復調した後に時分割多重した信号であ
り、１フイールドのテレビ画面を複数のブロックに分割
する際、そのブロックは４×４個の画素からなるものと
する。

第１図はアナログ伝送路を用いる伝送系における一実施
例の送信側の構成ブロック図を示す。入力されたアナロ
グ画像信号は、Ａ／Ｄ変換器１０によりディジタル信号
に変換され、Ｅモードのディジタル・ビデオ信号として
追加画素メモリ１２、Ｃモード・ブリフィルタ１４及び
ブロック歪発生回路１６に印加される。追加画素メモリ
１２は、１フイ一ルド分のＥモードでのディジタル・ビ
デオ信号を記憶する。Ｃモード・ブリフィルタ１４は、
Ｅモードのディジタル・ビデオ信号の高周波成分を除去
する二次元ロー・パス・フィルタである。当該Ｃモード
・ブリフィルタ１４により平均化されたＥモード信号は
、間引き回路１８に印加され、そこで第３図（ｂｌに示
すような１／４画素分の信号に間引かれる。間引き回路
１８の出力（Ｃモード信号）は、基本画素メモリ２０に
記憶されると共に、Ｃモード補間回路２２にも印加され
る。

Ｃモード補間回路２２はＣモードで伝送される画素（第
３図（ｂｌのＯ印の画素）を使って、間引き回路１８で
間引かれた画素（第３図（ｂｌのＸ印の画素）データを
形成する。

ブロック歪発生回路１６は、Ｃモード補間回路２２から
の、補間処理されたＣモード信号と、対応する画素の真
値とをブロック単位で比較し、その差情報を出力し、ブ
ロック歪メモリ２４はそれをブロック歪情報として記憶
する。詳しくは後述するが、ブロック歪メモリ２４には
、各ブロックのブロック歪が、ＮＴＳＣ方式等のテレビ
信号の走査順序に準拠して読み出され得るように格納さ
れる。

ブロック歪発生回路１６が発生ずるブロック歪情報は、
闇値設定回路２６にも印加される。１フイ一ルド分のビ
デオ信号の伝送時間を一定にするためには、Ｅモードで
伝送する画素ブロック数と、Ｃモードで伝送する画素ブ
ロック数の比を一定にする必要があるが、闇値設定回路
２６は、各ブロックに伝送モードを割り当てる基準とな
るブロック歪の闇値を設定する。例えば、Ｃモードで伝
送する画素ブロック数を全体の２７３、Ｅモードで伝送
する画素ブロック数を１７３に設定すれば、全体として
の伝送データ数（圧縮率）は１／２・（２／３　Ｘ　１
／４＋１／３　ｘ　１　）となる。従って、各ブロック
歪をその絶対値の大きい順に並べて、上位１／３の所の
値を闇値とし、ブロック歪が当該闇値よ、り大きいブロ
ックはＥモードで伝送し、闇値以下のブロックはＣモー
ドで伝送するようにすればよい。

闇値設定回路２６により設定された闇値は比較回路２８
に印加される。アドレス発生回路３０はクロック発生回
路３２の発生するクロック信号に同期して、後述するよ
うなアドレス信号を発生し、ブロック歪メモリ２４は当
該アドレス信号に応じて、対応するブロックのブロック
歪を出力する。

第４図はアドレス発生回路３０の発生するアドレス信号
と画面を分割するブロックとの対応関係を示す。画面の
水平方向のブロック毎のアドレスをＸ、垂直方向のライ
ン毎のアドレスをｙとする。

つまりＸは４画素毎にインクリメントし、ｙは水平走査
線毎にインクリメントする。アドレス発生回路３０は（
ｘｏ＋ｙｏ）＋（Ｘ＋＋Ｙｏ）　、−、（ｘｎ　＋Ｙｏ
）＋（Ｘｏ＋ｙ＋）、−・というように、テレビ信号の
走査に準拠してライン順にアドレス信号を発生する。ブ
ロック歪メモリ２４はこのアドレス信号に応答して、対
応するブロックのブロック歪を出力する。

比較回路２８は、ブロック歪メモリ２４から読み出され
たブロック歪と、闇値設定回路２６からの闇値とを比較
し、ブロック歪が闇値より大きい場合にはＥモード、闇
値以下の場合にはＣモードを指定するモード指定信号を
出力する。このモード指定信号は伝送器３４及びＥモー
ド・ブロック・アドレス取込回路３６に印加される。

Ｅモード・ブロック・アドレス取込回路３６にはアドレ
ス発生回路３０の発生するアドレス信号も印加されてお
り、取込回路３６は、モード指定信号がＥモードを指定
する場合に当該アドレス信号を取り込んで、シフト・レ
ジスタ３８及びアドレス比較回路４０に印加する、所謂
ゲート回路である。シフト・レジスタ３８は、取込回路
３６からアドレス信号が入力される毎に、前Ｅモード・
ブロックのアドレス信号を出力し、と同時に、入力され
たＥモード・ブロックのアドレス信号を記憶・保持する
。アドレス比較回路４０は、シフト・レジスタ３８から
の前Ｅモード・ブロックのアドレス信号と、Ｅモード・
ブロック・アドレス取込回路３６から出力される現Ｅモ
ード・ブロックのアドレス信号とを比較する。

今仮に、比較回路２８が出力するモード指定信号が第５
図のようになっているとする。すると、第４図の第１ラ
インでは（Ｘｏ＋！１０）と（ｘｍ−ｚｙｏ）がＥモー
ド・ブロック・アドレス取込回路３６を通過し、アドレ
ス比較回路４０に印加される。アドレス比較回路４０は
入力される２つのアドレス信号のｙ成分を比較し、一致
する場合には”０”を出力し、一致しない場合には１”
を出力する。

つまり、アドレス比較回路４０の出力により、水平ライ
ン単位で最後に発生するＥモード・ブロックのアドレス
を検出できる。第６図は、第４図を第５図のモード指定
に応じて処理した場合の、アドレス比較回路４０の出力
を示す。アドレス比較回路４０から出力されるコントロ
ール・ビットは、最初の１ライン分分だけコントロール
・ビット・メモリ４２に記憶され、シフト・レジスタ３
８から出力されるアドレス信号は、当該コントロール・
ビットに対応するようにＥモード・ブロック・アドレス
・メモリ４４に最初の１ライン分だけが記憶される。こ
の処理は、４ライン期間毎、即ち垂直方向でのブロック
単位毎に行われる。

以上のようにして、第５図に示すモード指定に応じて伝
送されるべき画素の画面上での配置は、第７図のように
なる。しかし、本実施例では、全ブロックについて、Ｃ
モードに相当する基本画素のデータを伝送し、次に、Ｅ
モードに相当するブロックについて、その構成画素のデ
ータを伝送する。従って、先ず第８図に○印で示す画素
のデータがライン順に伝送され、次に、第９図に○印で
示す画素のデータが同様にライン順に伝送される。

第８図の画素データは基本画素メモリ２０に記憶されて
おり、第９図の画素データは追加画素メモリ１２に記憶
されているので、これらの記憶データを第１０図に示す
順で読み出すことになる。

次に、基本画素メモリ２０及び追加画素メモリ１２の読
出動作を説明する。基本画素メモリ２０の読出はシステ
ム・コントローラ４６により制御される。システム・コ
ントローラ４６は、クロック発生回路３２からのクロッ
ク信号に同期して、０．５フイ一ルド期間内に１フイ一
ルド分のＣモードのデータをテレビ信号に準拠して水平
ライン毎に順次、メモリ２０からスイッチ４８に出力さ
せる。スイッチ４８のデータはＤ／Ａ変換器４９に印加
される。システム・コントローラ４６１ままた、スイッ
チ４８の切換を制御しており、メモリ２０の続出を行っ
ている０、５フイ一ルド期間では、スイッチ４８はＣ接
点側に接続する。

メモリ２０からのＣモード・データの続出が終了すると
、スイッチ４８はＥ接点側に切り換わり、Ｅモード伝送
すべきブロックのデータを追加画素メモリ１２から読み
出す。即ち、追加画素メモリ１２には、入力された１フ
イ一ルド分のビデオ信号が記憶されているので、Ｅモー
ドに割り当てられたブロックのデータを選択的に読み出
す必要がある。本実施例では、画素ブロックは４×４個
の画素からなり、伝送時には、ブロックにまたがりテレ
ビ信号に準拠したライン毎の順序で信号を送出するので
、水平に並ぶブロックの内、どのブロックがＥモード伝
送であるかを知る必要がある。

本実施例では、コントロール・ビット・メモリ４２のコ
ントロール・ビット・データによって知ることができる
。

追加画素メモリ１２の続出開始時には、Ｅモード・ブロ
ック・アドレス・メモリ４４及びコントロール・ビット
・メモリ４２にそれぞれ記憶されているアドレス信号及
びコントロール・ビット・データがアドレス発生回路５
０に供給され、コントロール・ビット・データカぴｏ”
のときには、読出アドレス信号が追加画素メモリ１２に
印加されてＥモード・データが読み出され、コントロー
ル・ビット・データが１”のときには、メモリ４４から
出力されるアドレス信号がそのラインの最終Ｅモード・
ブロックのアドレス信号であると判定され、以下、３ラ
イン分の追加画素メモリ１２の続出アドレスは、当該第
１ラインのアドレス信号を用いた演算により算出され、
追加画素メモリ１２の続出がテレビ信号に準拠し水平方
向に順次行われる。このような動作が４ライン毎に繰り
返し行われる。追加画素メモリ１２から読み出されたデ
ータは、スイッチ４８を介してＤ／Ａ変換器４９に印加
される。

以上のようにして、基本画素メモリ２ｏがらのＣモード
・データ及び追加画素メモリ１２からのＥモード・デー
タは、第１０図に示すように、時系列にＤ／Ａ変換器４
９に印加され、再びアナログ信号に変換されてから伝送
器３４に供給される。

伝送器３４は、比較回路２８の出力するモード指定信号
をモード情報信号としてＤ／Ａ変換器４９からの画像デ
ータと共に伝送路に送出する。この動作が、１フイ一ル
ド期間毎に行われる。

Ｃモードに相当する画素情報を１画面分まとめて伝送し
てから、より詳細なＥモード・ブロックの情報を伝送す
るので、仮に伝送路上での妨害などによりモード情報が
誤った場合でも、全ブロックについて、少なくともＣモ
ード伝送に相当する画質での画像を復元できる。また、
テレビ信号に準拠して、ブロック間にまたがって水平方
向に１ラインずつ伝送するので、ジッタ等の時間軸変動
の影響が画面の一部において発生するということは無く
なる。更には、コントール・ビットを用いることにより
、追加画素メモリ１２からの読出が簡単になり、Ｊフィ
ールド分の続出アドレス蓄積用のメモリを用意する必要
が無く、送信部の構成が簡単になる。

第１１図は受信系の構成ブロック図を示す。伝送路から
の伝送信号は、分離回路６０でＣ，Ｅモードのアナログ
・ビデオ信号とモード情報信号とに分離され、アナログ
・ビデオ信号はＡ／Ｄ変換器６２でディジタル信号に変
換され、モード情報信号はモード・メモリ６４に記憶さ
れる。６４は０゜５フイールド毎に切り換わるスイッチ
であり、前半の０．５フイールドではＡ側に接続し、後
半の０゜５フイールドではＢ側に接続する。これにより
、Ｃモード・データは基本画素メモリ６６に記憶され、
Ｅモード・データは追加画素メモリ６８に記憶される。

モード・メモリ６４の読出は、伝送された画像情報から
元の画像を復元するためのフィールド・メモリ７４の書
込タイミングと同期させる必要があるので、モード・メ
モリ６４の続出アドレスを発生ずるアドレス発生回路８
４は、書込アドレス発生回路８０からフィールド・メモ
リ７４に供給される書込アドレスに同期して、当該続出
アドレスを発生する。７８はクロック発生回路である。

Ｅモード検出回路８６は、モード・メモリ６４から読み
出されたモード情報信号からＥモードのモード情報を検
出し、検出信号をアドレス・カウンタ８８及びスイッチ
７２の切換制御端子に印加する。アドレス・カウンタ８
８は、Ｅモード検出信号に応じてカウント・アップし、
そのカウント値は、続出アドレスとして追加画素メモリ
６８に印加される。これにより、追加画素メモリ６８が
らＥモードのデータが読み出され、スイッチ７２に供給
される。

他方、メモリ続出制御回路８２は、クロック発生回路７
８の発生するクロック信号に応じて、基本画素メモリ６
６の続出アドレス信号を発生し、これにより、メモリ６
６がらＣモード・データが読み出され、Ｃモード補間回
路７０に供給される。

Ｃモード補間回路７ｏは、伝送されなかった画素を、伝
送情報を用いて補間処理し、スイッチ７２に供給する。

スイッチ７２は、Ｅモード検出回路８６の検出信号によ
り、ＥモードのときにはＧ接点に接続し、Ｃモードのと
きにはＦ接点に接続するので、フィールド・メモリ７４
には、Ｅモードの伝送ブロックでは全ての画素データが
格納され、Ｃモードの伝送ブロックでは受信した基本画
素データ及びそれから形成した補間データが格納される
。つまり、フィールド・メモリ７４にば１フイ一ルド分
の復元画像が収容される。メモリ続出制御回路８２によ
りメモリ７４の記憶データを順に読み出し、Ｄ／Ａ変換
器７６でアナログ信号に変換する。以下、１フイールド
毎に同様の動作が行われ、受信信号から送信画像が復元
される。

〔発明の効果〕

以上の説明から容易に理解出来るように、本発明によれ
ば、伝送路上での妨害に強く、画像劣化の生じにくい画
像情報伝送システムを提供できる。

【図面の簡単な説明】

第１図は本発明の伝送システムにおける送信系の構成ブ
ロック図、第２図は〆ＴＡＴ方式の基本概念の説明図、
第３図は二次元ＴＡＴでのデータ伝送パターンを示す図
、第４図は画面を分割するブロックとアドレスとの関係
図、第５図は伝送モードの割当状態を例示する図、第６
図はコントロール・ビットの説明図、第７図は伝送され
る画素の配置図、第８図はＣモードで伝送される画素の
配置図、第９図はＥモードで伝送される画素の配置図、
第１０図は伝送順序の説明図、第１１図は受信系の構成
ブロック図である。 １２−追加画素メモリ　２０・−基本画素メモリ２４−
ブロック歪メモリ　２６−闇値設定回路３６−・−Ｅモ
ード・ブロック・アドレス取込回路３８−シフト・レジ
スタ　４０−アドレス比較回路　４２−・−コントロー
ル・ビット・メモリ４４・−Ｅモード・ブロック・アド
レス・メモリ　５０−追加画素メモリ・アドレス発生回
路　４６−システム・コントローラ Ｃつ

Claims (1)

【特許請求の範囲】
1. 複数の画素より構成される１画面分の画像情報を１つの
   ブロックが所定個の画素からなる複数のブロックに分割
   し、各ブロックに対し伝送情報量の異なる複数種の情報
   伝送様式の何れかを、１画面分の情報伝送量が一定とな
   るように割り当てる画像情報伝送システムであって、１
   画面分の画像情報を記憶する第１記憶手段と、当該第１
   記憶手段の記憶データを各ブロックにまたがって画面横
   方向に読み出すためのアドレスを発生する第１アドレス
   発生手段と、所定の伝送様式に対応するブロックの画像
   情報を記憶する第２記憶手段と、第１アドレス発生手段
   の発生する各ブロックのアドレスを記憶するアドレス記
   憶手段と、第１アドレス発生手段の発生するアドレスと
   当該アドレス記憶手段に記憶するアドレスとから第２記
   憶手段の書込アドレスを発生する第２アドレス発生手段
   とを具備することを特徴とする画像情報伝送システム。