JP2594561B2 - 画像メモリ装置 - Google Patents
画像メモリ装置Info
- Publication number
- JP2594561B2 JP2594561B2 JP62137432A JP13743287A JP2594561B2 JP 2594561 B2 JP2594561 B2 JP 2594561B2 JP 62137432 A JP62137432 A JP 62137432A JP 13743287 A JP13743287 A JP 13743287A JP 2594561 B2 JP2594561 B2 JP 2594561B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- memory
- parallel
- circuit
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Image Input (AREA)
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体メモリを用いた画像メモリ装置に係
り、特に動きのある映像信号を実時間で入出力すること
ができる動画像メモリ装置に関する。こうした装置はコ
ンピュータなどの演算回路と組み合わされて、画像処理
・生成装置や、特殊効果装置，方式変換装置などとして
利用される。
り、特に動きのある映像信号を実時間で入出力すること
ができる動画像メモリ装置に関する。こうした装置はコ
ンピュータなどの演算回路と組み合わされて、画像処理
・生成装置や、特殊効果装置，方式変換装置などとして
利用される。
従来、この種の画像メモリ装置は取り扱う映像信号の
方式や信号のサンプリング周波数によって固有の構成を
持っており、一種類の映像信号しか扱えないいわば専用
のメモリ装置であった。それは、第６図に示すようにメ
モリに対するアドレス発生回路が画面の水平方向の画素
をアクセスするための水平アドレス発生部と、垂直の走
査線を選択するための垂直アドレス発生部と、フレーム
またはフィールドをカウントするフレームアドレス発生
部とから構成されているためである。この種のメモリ構
成法に関する文献はいくつかあるが、例えば（金子ほ
か、“大規模画像メモリを備えた汎用動画像処理システ
ム",信学論vol.J68−D,No.4）がある。
方式や信号のサンプリング周波数によって固有の構成を
持っており、一種類の映像信号しか扱えないいわば専用
のメモリ装置であった。それは、第６図に示すようにメ
モリに対するアドレス発生回路が画面の水平方向の画素
をアクセスするための水平アドレス発生部と、垂直の走
査線を選択するための垂直アドレス発生部と、フレーム
またはフィールドをカウントするフレームアドレス発生
部とから構成されているためである。この種のメモリ構
成法に関する文献はいくつかあるが、例えば（金子ほ
か、“大規模画像メモリを備えた汎用動画像処理システ
ム",信学論vol.J68−D,No.4）がある。
このようにアドレス発生回路を、取り扱う映像信号の
画面の構成に合わせるように実現することによって、例
えばコンピュータによって画像メモリ内のデータをアク
セスするときにその位置を捕らえ易いというメリットが
ある。しかし、明細書冒頭に述べたように画像のサイズ
が与えられ、それに従って設計したメモリ装置は汎用性
を失うという欠点がある。
画面の構成に合わせるように実現することによって、例
えばコンピュータによって画像メモリ内のデータをアク
セスするときにその位置を捕らえ易いというメリットが
ある。しかし、明細書冒頭に述べたように画像のサイズ
が与えられ、それに従って設計したメモリ装置は汎用性
を失うという欠点がある。
本発明では、一つメモリ装置を映像信号の方式などデ
ータの形態に無関係に、しかもある一定のサンプリング
周波数以下であればどんな信号でも実時間で入出力でき
るようなメモリ装置を提供しようとするものである。
ータの形態に無関係に、しかもある一定のサンプリング
周波数以下であればどんな信号でも実時間で入出力でき
るようなメモリ装置を提供しようとするものである。
次に、本発明の実施例について図面を参照して説明す
る。第１図は本発明の第１の実施例を示す図で、複数の
メモリIC1と、直列に入力されてくる映像信号を並列に
変換する直並列変換回路２と、メモリIC1から読み出さ
れた並列の映像データを直列に変換し出力する並直列変
換回路３と、メモリIC1の書き込みアドレスを発生する
書き込みアドレス発生回路４と、読み出しアドレスを発
生する読み出しアドレス発生回路５と、直並列変換回路
２や書き込みアドレス発生回路４を駆動する書き込みク
ロック７を書き込みフレームパルスでゲートをかける書
き込みゲート回路６と、並直列変換回路３や読み出しア
ドレス発生回路５を駆動する読み出しクロック９を読み
出しフレームパルスでゲートをかける読み出しゲート回
路７と、映像補完回路11から構成される。
る。第１図は本発明の第１の実施例を示す図で、複数の
メモリIC1と、直列に入力されてくる映像信号を並列に
変換する直並列変換回路２と、メモリIC1から読み出さ
れた並列の映像データを直列に変換し出力する並直列変
換回路３と、メモリIC1の書き込みアドレスを発生する
書き込みアドレス発生回路４と、読み出しアドレスを発
生する読み出しアドレス発生回路５と、直並列変換回路
２や書き込みアドレス発生回路４を駆動する書き込みク
ロック７を書き込みフレームパルスでゲートをかける書
き込みゲート回路６と、並直列変換回路３や読み出しア
ドレス発生回路５を駆動する読み出しクロック９を読み
出しフレームパルスでゲートをかける読み出しゲート回
路７と、映像補完回路11から構成される。
ここで、映像信号のサンプリング周期をts、メモリIC
1のアクセスタイムをtaとすると、通常ta＞tsである。
そのため、単に映像信号をメモリIC1に接続するだけで
は、つぎつぎと到来してくる映像信号を止めることなく
書き込むことができない。そこで、メモリIC1を図に示
すように複数用意し、これらを並列に動作させる。並列
の相数をｎとすると、並列動作によりメモリのアクセス
タイムが実効的にta/nに縮小される。従って、ta/n＜ts
にすることができ実時間での書込み読出しができる。
1のアクセスタイムをtaとすると、通常ta＞tsである。
そのため、単に映像信号をメモリIC1に接続するだけで
は、つぎつぎと到来してくる映像信号を止めることなく
書き込むことができない。そこで、メモリIC1を図に示
すように複数用意し、これらを並列に動作させる。並列
の相数をｎとすると、並列動作によりメモリのアクセス
タイムが実効的にta/nに縮小される。従って、ta/n＜ts
にすることができ実時間での書込み読出しができる。
ｎの値は、この画像メモリ装置で使用すると考えられ
る各種の映像信号の最高のサンプリング周波数tsmaxと
適用するメモリIC1のtaを上式に代入することが決定さ
れる。
る各種の映像信号の最高のサンプリング周波数tsmaxと
適用するメモリIC1のtaを上式に代入することが決定さ
れる。
このようにメモリIC1を並列に動作させるために、図
の直並列変換回路2,並直列変換回路３が必要となる。こ
れらの回路は、映像信号のサンプリング周波数に一致し
たクロック（それぞれ書き込みクロック7,読み出しクロ
ック９）によって動作する。そして、ｎ・tsごとにメモ
リIC1に書き込んだり、読み出したりする。
の直並列変換回路2,並直列変換回路３が必要となる。こ
れらの回路は、映像信号のサンプリング周波数に一致し
たクロック（それぞれ書き込みクロック7,読み出しクロ
ック９）によって動作する。そして、ｎ・tsごとにメモ
リIC1に書き込んだり、読み出したりする。
また、書き込みアドレス発生回路４は、ｎ・tsごとに
カウントアップするカウンターであり、書き込みクロッ
ク７により駆動される。発生したアドレスはメモリIC1
に供給される。これにより映像信号は、メモリに順次書
き込まれる。読み出しアドレス発生回路５についても同
様である。
カウントアップするカウンターであり、書き込みクロッ
ク７により駆動される。発生したアドレスはメモリIC1
に供給される。これにより映像信号は、メモリに順次書
き込まれる。読み出しアドレス発生回路５についても同
様である。
以上に述べた構成によって、tsmax以下のサンプリン
グ周波数を持つあらゆる映像信号を実時間に入出力でき
るが、これは映像信号を一次元情報として扱い同期信号
の部分も記憶するようにしたためである。従って、入力
データは映像信号に限らず音声などの連続データでも扱
える。
グ周波数を持つあらゆる映像信号を実時間に入出力でき
るが、これは映像信号を一次元情報として扱い同期信号
の部分も記憶するようにしたためである。従って、入力
データは映像信号に限らず音声などの連続データでも扱
える。
しかし例えば、動画像をメモリ装置に記憶し、その中
から１枚の静止画だけを出力したい場合がある。言い替
えれば、複数のフレームが１次元情報として記憶されて
いるメモリ装置からある１フレームの映像だけを読み出
したいと言ったような場合である。このときメモリIC1
にはフレームという区切りなしに画像情報が記憶されて
おり、上記のような並列動作をしているとフレームのス
タート点や終了点を自由に取り出せなくなる。
から１枚の静止画だけを出力したい場合がある。言い替
えれば、複数のフレームが１次元情報として記憶されて
いるメモリ装置からある１フレームの映像だけを読み出
したいと言ったような場合である。このときメモリIC1
にはフレームという区切りなしに画像情報が記憶されて
おり、上記のような並列動作をしているとフレームのス
タート点や終了点を自由に取り出せなくなる。
そこで、第２図のようなフレームパルスを使用して、
パルスが０レベルの期間、直並列変換回路２や書き込み
アドレス発生回路４の動作を停止し、この期間の映像信
号をメモリ内に書き込まないようにする。この動作は、
例えば第１図の書き込みゲート回路６によって、書き込
みパルスを直並列変換回路２や書込みアドレス発生回路
４に供給しないようにすれば実現できる。
パルスが０レベルの期間、直並列変換回路２や書き込み
アドレス発生回路４の動作を停止し、この期間の映像信
号をメモリ内に書き込まないようにする。この動作は、
例えば第１図の書き込みゲート回路６によって、書き込
みパルスを直並列変換回路２や書込みアドレス発生回路
４に供給しないようにすれば実現できる。
一方、読み出し側についても同様に読み出しフレーム
パルスの制御によって読みだシステムを一旦停止するよ
うにする。停止の期間は、他のデータで補完するように
する。例えば、停止直前の映像信号をホールドして出力
する。
パルスの制御によって読みだシステムを一旦停止するよ
うにする。停止の期間は、他のデータで補完するように
する。例えば、停止直前の映像信号をホールドして出力
する。
ここでフレームパルスのパルス幅tfは、ある入力の映
像信号の水平方向のサンプリング画素数をp,走査線数を
ｌとし、modulo（x,y）なる関数を整数ｘを整数ｙで割
った時の剰余を表すものとすると、 tf＝modulo（ｐ・l,n） で与えられる。つまり、メモリには並列相数であるｎ倍
のデータ数のフレーム画像が記憶される。
像信号の水平方向のサンプリング画素数をp,走査線数を
ｌとし、modulo（x,y）なる関数を整数ｘを整数ｙで割
った時の剰余を表すものとすると、 tf＝modulo（ｐ・l,n） で与えられる。つまり、メモリには並列相数であるｎ倍
のデータ数のフレーム画像が記憶される。
この様なフレームパルスによる制御回路を設けても、
メモリ装置への入力映像信号とこれに同期したクロック
やフレームパルスを供給してやればよく、これに従って
各回路が動作するので、装置の汎用性は失われない。
メモリ装置への入力映像信号とこれに同期したクロック
やフレームパルスを供給してやればよく、これに従って
各回路が動作するので、装置の汎用性は失われない。
第１図に示した第１の実施例では、フレームパルスを
使用して書き込み、読み出しを制御していたが、フィー
ルドパルスでもよい。これを第３図に示すと、図のよう
に、インターレースの映像信号のうち、奇数フィールド
のフィールドパルス幅をtf,偶数フィールドでは垂直期
間の１ライン分＋tfとすると、メモリ内のデータに奇数
フィールド，偶数フィールドの区別がなくなり、便利な
ことがある。この場合、映像補完回路11での１ライン分
の補完データは停止直前の１ラインデータを繰り返して
もよい。
使用して書き込み、読み出しを制御していたが、フィー
ルドパルスでもよい。これを第３図に示すと、図のよう
に、インターレースの映像信号のうち、奇数フィールド
のフィールドパルス幅をtf,偶数フィールドでは垂直期
間の１ライン分＋tfとすると、メモリ内のデータに奇数
フィールド，偶数フィールドの区別がなくなり、便利な
ことがある。この場合、映像補完回路11での１ライン分
の補完データは停止直前の１ラインデータを繰り返して
もよい。
以上の実施例では、ひとつの映像信号を扱う装置を示
していたが、R,G,B信号やY,C1,C2信号などのコンポーネ
ント信号を扱うことも可能である。第３の実施例を示し
た第４図はこの構成を示したものである。
していたが、R,G,B信号やY,C1,C2信号などのコンポーネ
ント信号を扱うことも可能である。第３の実施例を示し
た第４図はこの構成を示したものである。
更に、このコンポーネント信号用の装置を使用して、
NTSC信号などのコンポジット信号を処理する場合、第５
図のように構成することによって３つの画像メモリ装置
を有効に使用することができる。つまり、３相の直並列
変換回路を使って映像信号の各メモリ装置に入力するレ
ートを1/3に落として記憶するものである。この様にす
ることができるのも、本発明の構成がサンプリング周波
数に無関係に実時間で入出力できるからである。
NTSC信号などのコンポジット信号を処理する場合、第５
図のように構成することによって３つの画像メモリ装置
を有効に使用することができる。つまり、３相の直並列
変換回路を使って映像信号の各メモリ装置に入力するレ
ートを1/3に落として記憶するものである。この様にす
ることができるのも、本発明の構成がサンプリング周波
数に無関係に実時間で入出力できるからである。
本発明によれば、以上説明したようにハイビジョン信
号,NTSC信号，コンポーネント信号など映像信号の形式
を選ばず、またサンプリング周波数も選ばない汎用の画
像メモリ装置ができる。従って、いろいろな映像信号を
扱わなければならない分野、たとえば、ニューメディア
時間の放送局での番組制作システムや研究所における画
像処理装置などを実現する場合に経済的に行える。
号,NTSC信号，コンポーネント信号など映像信号の形式
を選ばず、またサンプリング周波数も選ばない汎用の画
像メモリ装置ができる。従って、いろいろな映像信号を
扱わなければならない分野、たとえば、ニューメディア
時間の放送局での番組制作システムや研究所における画
像処理装置などを実現する場合に経済的に行える。
第１図は本発明の一実施例の画像メモリ装置の構成を示
す図、第２図は第１図の実施例における書き込みまたは
読みだしのフレームパルスのタイミングチャートを示す
図、第３図は本発明の第２の実施例の動作を示す図で、
第１の実施例におけるフレームパルスをフィールドパル
スに変えた場合のタイミングチャートを示す図、第４図
は本発明の第３の実施例を示す図でコンポーネント方式
の映像信号を扱う場合の構成図、第５図は第４図の構成
を使ってコンポジット信号用の画像メモリ装置を構成す
る場合を示す図、第６図は従来の画像メモリ装置の構成
を説明する図。
す図、第２図は第１図の実施例における書き込みまたは
読みだしのフレームパルスのタイミングチャートを示す
図、第３図は本発明の第２の実施例の動作を示す図で、
第１の実施例におけるフレームパルスをフィールドパル
スに変えた場合のタイミングチャートを示す図、第４図
は本発明の第３の実施例を示す図でコンポーネント方式
の映像信号を扱う場合の構成図、第５図は第４図の構成
を使ってコンポジット信号用の画像メモリ装置を構成す
る場合を示す図、第６図は従来の画像メモリ装置の構成
を説明する図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 榎並 和雅 東京都世田谷区砧１丁目10番11号 日本 放送協会放送技術研究所内 (72)発明者 井沢 弘道 東京都世田谷区砧１丁目10番11号 日本 放送協会放送技術研究所内 (72)発明者 平林 洋志 東京都世田谷区砧１丁目10番11号 日本 放送協会放送技術研究所内 審査官 安田 太 (56)参考文献 特開 昭62−11977（ＪＰ，Ａ) 特開 昭58−62685（ＪＰ，Ａ)
Claims (1)
- 【請求項１】メモリのアクセスタイムよりも短いサンプ
リング周期を持つディジタル映像信号を実時間に書き込
んだり、読み出したりできるようにした画像メモリ装置
であって、 入力されてくるディジタル映像信号を並列の信号列に変
換する直並列変換回路と、 前記並列の信号列を並列動作で記憶するメモリ回路と、 前記メモリ回路に前記ディジタル映像信号を書き込むに
あたり、映像信号の同期信号の部分も含めて書き込むよ
うに制御するとともに、フレームまたはフィールドの周
期を前記メモリ回路が記憶する並列の信号列の数で割っ
た場合に生じる剰余の周期は前記メモリ回路の書き込み
動作を停止し、その期間をデータだけは書き込まないよ
うに制御するようにした書き込み制御回路と、 前記メモリ回路から映像信号を読み出すにあたり、上記
の剰余の期間は前記メモリ回路からの読み出しを停止
し、他のデータでこの期間を補完するようにした読みだ
し制御回路とを有するメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62137432A JP2594561B2 (ja) | 1987-05-29 | 1987-05-29 | 画像メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62137432A JP2594561B2 (ja) | 1987-05-29 | 1987-05-29 | 画像メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63300289A JPS63300289A (ja) | 1988-12-07 |
| JP2594561B2 true JP2594561B2 (ja) | 1997-03-26 |
Family
ID=15198485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62137432A Expired - Lifetime JP2594561B2 (ja) | 1987-05-29 | 1987-05-29 | 画像メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2594561B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0834575B2 (ja) * | 1988-09-30 | 1996-03-29 | 東光株式会社 | 画像入出力方法および装置 |
| JPH0479565A (ja) * | 1990-07-20 | 1992-03-12 | Pioneer Electron Corp | 静止画ファイルシステム |
-
1987
- 1987-05-29 JP JP62137432A patent/JP2594561B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63300289A (ja) | 1988-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4589020A (en) | TV video data input apparatus | |
| JPS6210470B2 (ja) | ||
| JP2594561B2 (ja) | 画像メモリ装置 | |
| US6912000B1 (en) | Picture processing apparatus | |
| JPS61114351A (ja) | メモリ制御装置 | |
| JP2853743B2 (ja) | ビデオプリンタ | |
| JP2943659B2 (ja) | ディジタル信号記録再生装置 | |
| JP3104001B2 (ja) | ラインバッファ及びこれを用いた画像処理装置 | |
| JP2610182B2 (ja) | ビデオ走査周波数変換装置 | |
| JPH06118899A (ja) | 映像信号処理回路 | |
| JP3052628B2 (ja) | デジタル信号処理回路 | |
| JP2989193B2 (ja) | 画像メモリインターリーブ入出力回路 | |
| JPH0627932A (ja) | フレームメモリ制御装置 | |
| JPH087547B2 (ja) | 表示メモリアドレス装置 | |
| JPH0348518B2 (ja) | ||
| JPH0828792B2 (ja) | 画像読取り装置 | |
| JPH0622285A (ja) | 解像度変換回路 | |
| JPH03249886A (ja) | データ処理装置 | |
| JPS5897086A (ja) | 画像メモリ用デ−タ転送回路 | |
| JPH0515353B2 (ja) | ||
| JPS63148292A (ja) | 画像メモリアクセス装置 | |
| JPS63671A (ja) | 画像処理装置 | |
| JPS5923379A (ja) | 表示メモリのデ−タ読出し制御装置 | |
| KR19980031968A (ko) | 영상데이터의 처리장치 및 그 방법 | |
| JP2000295526A (ja) | 画像合成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 11 |