JPS63671A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、画像処理装置に関する。

〔従来の技術〕

画像処理装置には、高速で画像データを転送するための
バス、いわゆる画像バスが存在する。この画像バスは、
例えばＡ／Ｄ変換器でデジタイズされた画像データを画
像メモリへ転送する場合や、画像メモリの内容をＡ／Ｄ
変換器へ転送してＣＲＴに表示する場合、あるいは高速
プロセッサで処理を行う場合等にビデオレートまたはそ
れに準する転送レートでデータ転送を行うためのもので
、通常この画像バスはデータバスだけで構成されている
。

第３図はこのような従来の画像処理装置の構成を示すブ
ロック図である。ＣＰＵ　１が接続されているＣＰＵバ
ス２は、データバス２−１、アドレスバス２−２および
コントロールバス２−３から成り、このＣＰＵバス２に
Ｄ／Ａ変換器３、画像メモリ４−１．４−２．Ａ／Ｄ変
換器５および画像処理用プロセッサ６が接続され、ＣＰ
（Ｊｌがら制御コマンドが与えられるようになっている
。また、Ｄ／Ａ変換器３、画像メモリ４−１．４−２゜
Ａ／Ｄ変換器５および画像処理用プロセッサ６はデータ
バスのみより成る画像バス７にも接続されている。画像
メモリ４−１．４−２は、内部にアドレス制御回路８−
１．８−２を具え、これらアドレス制御回路８−１．８
−２ハ、ＣＰ　ｔＪ　ｌ＜　ス２を通してのＤ／Ａ変換
器３、Ａ／Ｄ変換器５、画像処理用プロセッサ６からの
同期信号をトリガとして動作するようになっている。

すなわち、この画像処理装置においては、Ｄ／Ａ変換器
３、Ａ／Ｄ変換器５、画像処理用プロセッサ６からＣＰ
Ｕバス２を介して画像メモリ４−１．４−２に同期信号
を送り、これをトリガとして画像メモリ内部のアドレス
制御回路８−１．８−２を動作させてデータの受は渡し
、すなわち画像バス７上のデータの取込み、画像バス７
へのデータの出力を行うようにしている。

（発明が解決しようとする問題点） このように、従来の画像処理装置においては、画像バス
にアドレス線を持たないため、画像切出し等の部分アド
レス発生が必要な場合には、画像メモリ側でアドレスコ
ントロールする必要がある。

このため、画像メモリが複数になると同等の機能の回路
を複数持つことになって無駄が多くなると共に、構成が
複雑となり高価になるという問題がある。

この発明は、このような従来の問題点に着目してなされ
たもので、無駄な回路を少なくでき、したがって構成が
簡単にできると共に、装置全体を安価にできる画像処理
装置を提供することを目的とする。

Ｃ問題点を解決するための手段〕 上記目的を達成するため、この発明では画像バスを少な
くともデータバスとアドレスバスとをもって構成する。

（作用〕 このように、画像バスにアドレスバスを設ければ、これ
に画像バスで必要な全てのアドレスを発生するアドレス
ユニットを接続することができるので、画像メモリ毎に
アドレス制御回路を設ける必要がなくなり、したがって
無駄な回路を少なくでき、構成を簡単にできると共に装
置全体を安価にできる。

〔実施例〕

第１図はこの発明の一実施例を示すブロック図である。

ＣＰ　Ｕ　１１が接続されているＣＰＬＩバス１２は、
データバス　１２−１、アドレスバス１２−２およびコ
ントロールバス１２−３から成り、このＣＰＵバス１２
にＤ／Ａ変換器１３、画像メモリ１７、Ａ／Ｄ変換器１
５−１．１５−２および画像処理用プロセッサ１６を接
続すると共に、ｃ　ｐ　ｕ　１ｉからの指示により複数
種類のアドレスを発生するアドレスユニット１７を接続
する。Ａ／Ｄ変換器１ｓ−ｉ、Ｂよび１５−２は走査方
式の異なる２種類のＴＶカメラに対応するもので、Ａ／
Ｄ変換器１５−１にはインターレース方式のＴＶカメラ
が、Ａ／Ｄ変換器１５−２にはノンインターレース方式
のＴＶカメラが接続される。

この実施例では、画像バス１８をデータバス１８−１、
アドレスバス１８−２およびコントロールバス１８−３
とをもって構成し、Ｄ／Ａ変換器１３、Ａ／Ｄ変換器１
５−１．１５−２および画像処理用プロセッサ１６をデ
ータバス１８−１とコントロールバス１８−３に、画像
メモリ１４をデーバス１８−１とアドレスバス１８−２
に、アドレスユニット１７をアドレスバス１８−２に接
続する。

以下、この実施例の動作を説明する。

例えば、Ａ／Ｄ変換器１５−１でデジタイズされたイン
ターレース方式のＴＶカメラからの画像データを画像メ
モリ１４に入力する場合には、Ａ／Ｄ変換器１５−１に
接続されているＴＶカメラの同期信号からＡ／Ｄ変換の
動作を示すクロック信号を作り、これをＣＰＵバス１２
のコントロールバス１２−３に出力する。なお、アドレ
スユニット１１には予めＣＰＬｌｌｌよりＡ／Ｄ変換器
１５−１のアドレスを発生するように指示を与えておく
。アドレスユニット１１はコントロールバス１２−３か
らのクロック信号を検出して、内部のアドレスカウンタ
を動作させ、これにより画像メモリ１４への書込みアド
レスを順に発生して画像バス１８のアドレスバス１８−
２を駆動する。

これと同期して、Ａ／Ｄ変換器１５−１はデジタイズさ
れた画像データおよびライト信号を画像バス１８のデー
タバス１８−１およびコントロールバス１８−３にそれ
ぞれ出力し、これにより画像メモリ１４は画像バス１８
上のアドレスに従って一画面分のデータを取込む。

Ｄ／Ａ変換器１３にデータを出力する場合には、ＣＰ　
ｔＪ　１１によりアドレスユニット１７からＤ／Ａ変換
器１３のアドレスを発生させ、これによりＤ／Ａ変換器
１３から表示のタイミングに従ってクロック信号をＣＰ
Ｕバス１２のコントロールバス１２−３に、ライト信号
を画像バス１８のコントロールバス１８−３に出力させ
る。アドレスユニット１７はＣＰＵバス１２からのクロ
ック信号により内部のアドレスカウンタを動作させ、こ
れにより画像バス１８のアドレスバス１８−２に画像メ
モリ１４の読出しアドレスを順に出力する。画像メモリ
１４は、この画像バス１８のアドレスに従って順にデー
タを画像バス１８のデータバス１８−１に出力し、これ
をＤ／Ａ変換器１３で取込んでアナログ信号に変換して
ＣＲＴ　（図示せず）に出力する。

また、画像処理用プロセッサ１６による画像処理動作も
同様で、プロセッサ１６からクロック信号およびリード
／ライト信号をＣＰＵバス１２のコントロールバス１２
−３および画像バス１８のコントロールバス１８−３に
それぞれ出力すると共に、アドレスユニット１７からは
画像メモリ１４に対する読出し／書込みのアドレスを画
像バス１８のアドレスバス１８−２に出力し、これによ
りプロセッサ１６により画像メモリ１４をアクセスして
画像データを処理し、その処理結果を同じ画像メモリ１
４に書込む。

以上の例では、画像メモリを１枚としたが、これを複数
にすることは可能であり、これによって例えば、画像処
理に関しては画像間演算等の処理が可能となる。この場
合、異なる画像メモリを交互にアクセスする必要がある
が、これは画像バス１８のアドレス空間を大きくとって
複数画面のアドレシングを可能とするか、画像メモリの
時分割アクセスを行う等の方法によってより効率の良い
処理が可能となる。

この実施例によれば、画像バスにアドレスバスを設ける
と共に、このアドレスバスにアドレス発生機能を１つに
まとめたアドレスユニットを接続するようにしたので、
画像メモリが複数になっても全体の回路を少なくでき、
したがって構成を簡単にできると共に装置全体を安価に
できる。

第２図は第１図に示したアドレスユニット１７の一例の
構成を示すブロック図である。この例では、画像バス１
８を時分割で用いる場合の回路構成を示している。時分
割の方法は、１つのバスのサイクルを２つに分割し、各
装置が分割された期間（タイムスロット）を選択して用
いる。ここでは、２つあるタイムスロットをφ１．φ２
と呼ぶことにする。また、扱う画像は５１２Ｘ　５１２
画素の画像とする。

先ず、第２図に示すアドレスユニットの構成について説
明する。

このアドレスユニットは、２つのタイムスロットφ４．
φ２に対して互いに独立にアドレスを発生するための同
一構成より成るアドレス回路２１−１゜２１−２と、こ
れらアドレス回路を制御するためのコントロールレジス
タ２２およびバッファコントロール回路２３とから成る
。また、各アドレス回路は、その−方のアドレス回路２
１−１の構成を示すように、アドレスコントロール回路
２４、アドレスカウンタ２５、加算器２６および出力バ
ッフ７２７から成る。コントロールレジスタ２２はｃ　
ｐ　ｕ　ｉｉからの制御情報、すなわちＤ／Ａ変換器１
３、Ａ／Ｄ変換器１５−１．１５−２、画像処理用プロ
セッサ１６のアドレスのモード指定、タイムスロットφ
４．φ２の指定、アドレスユニットの動作指示等を保持
し、アドレス回路２１−１．２１−２のアドレスコント
ロール回路２４にアドレスモードの指定信号を、アドレ
スカウンタ２５に動作開始信号を与えると共に、バッフ
ァコントロール回路２３に動作開始信号を与える。アド
レスコントロール回路２４は、コントロールレジスタ２
３に保持されているアドレスモードの指定信号に応じて
アドレス発生回路（アドレスカウンタ２５、加算器２６
）を制御する。また、アドレスカウンタ２５はＤ／Ａ変
換器１３、Ａ／Ｄ変換器１５−１．１５−２、画像処理
用プロセッサ１６から出力されるクロック信号を受けて
アドレスを発生し、これを加算器２６に出力する。加算
器２６は、アドレスカウンタ２５の出力に一定値を足し
込む場合に用いられるが、通常はアドレスカウンタ２５
の出力をそのまま出力バッファ２１に出力する。この出
力バッファ２７のゲートをバッフ７コントロール回路２
３によりタイムスロットφ４．φ２のタイミングで制御
して画像バス１８のアドレスバス１８−２にアドレスを
出力する。

以下、このアドレスユニットの動作を、タイムスロット
φ、でインターレース用Ａ／Ｄ変換器１５−１が画像メ
モリ１４をアクセスする場合を例にとって説明する。

先ず、ＣＰＵ１１からコントロールレジスタ２２に、タ
イムスロットφ、にＡ／Ｄ変換器１５−１のアドレスを
発生する指示および動作開始の指示を与える。

コントロールレジスタ２２はこれら指示をそのまま出力
し、アドレスカウンタ２５は動作開始指示によりカウン
タをクリアしクロック信号の入力を待つ。

また、アドレスコントロール回路２４はインクレース用
のＡ／Ｄ変換器１５−１のアドレス発生を行うようにセ
ットされる。Ａ／Ｄ変換器１５−１からクロック信号が
出力されると、それがアドレスカウンタ２５で順次カウ
ントされ、その内容が加算器２６および出力バッフ７２
１を通してタイムスロットφ１のタイミングで画像アド
レスバス１８−２に出力される。

アドレスカウンタ２５はクロック信号を５１２アドレス
カウントした時点でキャリー信号をアドレスコントロー
ル回路２４に出力する。これにより、アドレスコントロ
ール回路２４はアドレスカウンタ２５の内容に５１２（
１０進）を加算して再びアドレスカウンタ２５にロード
して次のラインのアドレスを順次カウントさせる。なお
、水平、垂直のブランキング期間中はＡ／Ｄ変換器１５
−１からのクロックはＨレベルを保つ。

１フイールドのアドレスを発生した時点で、アドレスカ
ウンタ２５はアドレスコントロール回路２４にキャリー
信号を出力し、これによりアドレスカウンタ２５の内容
を５１２にセットする。次のフィールドが始まると、Ａ
／Ｄ変換器１５−１は再びクロック信号を出力し始め、
アドレスカウンタ２５は１番目のフィールドと同様、５
１２アドレスをカウントした後、５１２を加算する動作
を繰り返えす。以上により、１フレ一ム分のアドレスを
出力する。１フレ一ム分の画像データを変換し終わると
、△／Ｄ変換器１５−１はライト信号の出力を止め、Ａ
／Ｄ変換器１５−１のコントロールレジスタ（図示せず
）に変換終了のフラグを立てて動作を停止する。ＣＰＵ
１１はこれを読んでアドレスユニット１７のコントロー
ルレジスタ２２の動作指示を取下げる。

Ｄ／Ａ変換器１３が画像メモリ１４をアクセスする場合
のアドレスユニットの動作も同様で、Ｄ／Ａ変換器１３
からのクロック信号をカウントし、５１２アドレス毎に
次の走査線までの値５１２を加算するように動作する。

以上のアドレス発生はインターレース方式で説明したが
、ノンインターレース方式の場合は５１２アドレス毎の
足し込みをやめ、リニアなアドレスを発生するようにア
ドレスコントロール回路２４を設定すれば良い。また、
画像処理用プロセッサ１６がアクセスする場合のアドレ
スもアドレスコントロール回路２４の設定を変えること
により複数のアドレスパターンの発生が可能である。更
に、タイムスロットφ５．φ２の両方のアドレスを発生
する場合は、アドレスユニット１７内の２つのアドレス
回路２１−１．２１−２を別々に動作設定すれば良い。

これにより、異なった２つの装置が同時に動作可能とな
り、例えば１つの画像メモリにＡ／Ｄ変換器から画像を
入力し、同時にＤ／Ａ変換器でＯＲ丁に表示することが
できる。このために、アドレスカウンタ用のクロック信
号は２系統必要となっている。

（発明の効果〕 以上述べたように、この発明によれば、画像バスを少な
くともデータバスとアドレスバスとをもって構成したの
で、このアドレスバスに画像データ用のバスで必要な全
てのアドレスを発生するアドレスユニットを接続でき、
これにより複数の画像メモリをアクセスすることができ
る。したがって、画像メモリ毎にアドレス制御回路を設
ける必要がなくなるので、無駄な回路を少なくでき、構
成を簡単にできると共に装置全体を安価にできる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
は第１図に示すアドレスユニットの一例の構成を示すブ
ロック図、 第３図は従来の技術を説明するブロック図である。 １１・・・ｃ　ｐ　Ｕ　　　　　　　１２・・・ＣＰＵ
バス１３・・・Ｄ／Ａ変換器　　　１４・・・画像メモ
リ１５−１．１５−２・・・Ａ／Ｄ変換器１６・・・画
像処理用プロセッサ １７・・・アドレスユニット　１８・・・画像バス２１
−１．２１−２・・・アドレス回路２２・・・コントロ
ールレジスタ ２３・・・バッファコントロール ２４・・・アドレスコントロール回路 ２５・・・アドレスカウンタ　２６・・・加算器２７・
・・出力バッフ７

Claims (1)

1. 【特許請求の範囲】 １、少なくとも画像データ用のデータバスとアドレスバ
   スとを有する画像バスを具えることを特徴とする画像処
   理装置。 ２、前記画像データ用のアドレスバスに、画像データ用
   のバスで必要な全てのアドレスを発生するアドレスユニ
   ットを接続して成る特許請求の範囲第１項記載の画像処
   理装置。