JP2906869B2 - データ並べ換え装置 - Google Patents
データ並べ換え装置Info
- Publication number
- JP2906869B2 JP2906869B2 JP27692792A JP27692792A JP2906869B2 JP 2906869 B2 JP2906869 B2 JP 2906869B2 JP 27692792 A JP27692792 A JP 27692792A JP 27692792 A JP27692792 A JP 27692792A JP 2906869 B2 JP2906869 B2 JP 2906869B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- image
- output
- page
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Image Input (AREA)
- Image Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、画像情報を高能率符号
化して記録または伝送する際に用いるデータ並べ換え装
置に関するものである。
化して記録または伝送する際に用いるデータ並べ換え装
置に関するものである。
【０００２】
【従来の技術】画像情報はそのデータ量が非常に大きい
ため、伝送または記録する場合に、データ量を削減する
ために高能率符号化を用いることが多い。高能率符号化
は画像情報の持つ冗長成分を除去してデータ量を圧縮す
る手段である。高能率符号化としては、入力された標本
値をまず隣接する複数の画素からなるブロックに分割
し、各ブロック毎に直行変換して各直行変換毎に符号化
する方法がある。このようなブロック単位で符号化する
場合には、まず入力される画像データを符号化に適した
ブロックの順番に並べ換える必要がある。特に高能率符
号化の効率の向上や、誤りの影響の分散などを図るため
ブロック単位で並べ換えることも重要となる。
ため、伝送または記録する場合に、データ量を削減する
ために高能率符号化を用いることが多い。高能率符号化
は画像情報の持つ冗長成分を除去してデータ量を圧縮す
る手段である。高能率符号化としては、入力された標本
値をまず隣接する複数の画素からなるブロックに分割
し、各ブロック毎に直行変換して各直行変換毎に符号化
する方法がある。このようなブロック単位で符号化する
場合には、まず入力される画像データを符号化に適した
ブロックの順番に並べ換える必要がある。特に高能率符
号化の効率の向上や、誤りの影響の分散などを図るため
ブロック単位で並べ換えることも重要となる。
【０００３】ここでＴＶ信号を２フィールド集めて１ペ
ージとし、２フィールド単位で１つのブロックを構成す
る例について述べる。図２はこの従来例のブロック化の
説明図である。図２のようにこのブロックは画面上で隣
接する水平８画素、垂直４ライン、時間軸方向２フィー
ルドからなる合計６４画素から出来ている。次に従来の
並べ換え装置を図３に示す。
ージとし、２フィールド単位で１つのブロックを構成す
る例について述べる。図２はこの従来例のブロック化の
説明図である。図２のようにこのブロックは画面上で隣
接する水平８画素、垂直４ライン、時間軸方向２フィー
ルドからなる合計６４画素から出来ている。次に従来の
並べ換え装置を図３に示す。
【０００４】図３の１１は画像入力部、１２は入力スイ
ッチ、１３は第１ページメモリ、１４は第２ページメモ
リ、１５は出力スイッチ、１６は画像出力部、１７はア
ドレス制御部である。ＴＶ信号はまず第１フィールドの
１番上のラインから順に１ラインずつ入力され、第１フ
ィールドのすべてのラインの入力が終わってから第２フ
ィールドの入力が開始される。このため図３では、まず
画像入力部１１から入力される画像データを入力スイッ
チ１２で第１ページメモリ１３に入力する。これと同時
に第２ページメモリ１４に記録されていた前ページの画
像データは並べ換えられて出力スイッチ１５を介して画
像出力部１６へ出力される。また上記２つのページメモ
リの入出力アドレスはアドレス制御部１７で制御されて
画像データは図２のようなブロックに並べ換えられる。
このようにして１ページ分の画像データの入出力が終わ
ると入力スイッチ１２および出力スイッチ１５を切り換
えて、第１ページメモリ１３を出力メモリ、第２ページ
メモリ１４を入力メモリとして前ページと同様の処理を
行う。以後１ページ毎に入出力メモリを切り換えながら
並べ換えを行うことによって、連続して入力される動画
像を並べ換えることが可能になる。
ッチ、１３は第１ページメモリ、１４は第２ページメモ
リ、１５は出力スイッチ、１６は画像出力部、１７はア
ドレス制御部である。ＴＶ信号はまず第１フィールドの
１番上のラインから順に１ラインずつ入力され、第１フ
ィールドのすべてのラインの入力が終わってから第２フ
ィールドの入力が開始される。このため図３では、まず
画像入力部１１から入力される画像データを入力スイッ
チ１２で第１ページメモリ１３に入力する。これと同時
に第２ページメモリ１４に記録されていた前ページの画
像データは並べ換えられて出力スイッチ１５を介して画
像出力部１６へ出力される。また上記２つのページメモ
リの入出力アドレスはアドレス制御部１７で制御されて
画像データは図２のようなブロックに並べ換えられる。
このようにして１ページ分の画像データの入出力が終わ
ると入力スイッチ１２および出力スイッチ１５を切り換
えて、第１ページメモリ１３を出力メモリ、第２ページ
メモリ１４を入力メモリとして前ページと同様の処理を
行う。以後１ページ毎に入出力メモリを切り換えながら
並べ換えを行うことによって、連続して入力される動画
像を並べ換えることが可能になる。
【０００５】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、２フィールド（１ページ）の画像データ
の並べ換えに４フィールド（２ページ）分の画像メモリ
が必要になる。また画像情報はデータ量が大きいため、
並べ換えように大きいメモリが必要となり、メモリコス
トや消費電力が増大するという課題を有していた。
来の構成では、２フィールド（１ページ）の画像データ
の並べ換えに４フィールド（２ページ）分の画像メモリ
が必要になる。また画像情報はデータ量が大きいため、
並べ換えように大きいメモリが必要となり、メモリコス
トや消費電力が増大するという課題を有していた。
【０００６】本発明は上記のような課題を解決するため
に、比較的簡単な制御で回路規模や消費電力を大幅に減
少させることができるデータ並べ換え装置を提供するこ
とを目的とする。
に、比較的簡単な制御で回路規模や消費電力を大幅に減
少させることができるデータ並べ換え装置を提供するこ
とを目的とする。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に本発明は、１フィールドまたは複数のフィールドを１
ページとする場合に、入力される動画像データを各ペー
ジ毎に１ページ分の画像メモリに記録してからブロック
単位で並べ換えて出力し、一定時間後に次の画像データ
を画像メモリに書込み、１ページの画像データをｍ個の
大ブロックに分割し、大ブロック毎に並べ換える第１並
べ換え手段と、大ブロック内で並べ換える第２並べ換え
手段とを備え、第１並べ換え手段で画像メモリの上位ア
ドレスを制御し、第２並べ換え手段で画像メモリの下位
アドレスを制御し、１ページ分の画像メモリとｍ個の大
ブロックに対する画像メモリの上位アドレスを記録する
アドレスメモリａとアドレスメモリｂを備え、アドレス
メモリａとアドレスメモリｂのデータはお互い襷掛けに
接続されておりアドレスメモリａから出力されたデータ
（画像メモリの上位アドレス）がアドレスメモリｂに入
力されアドレスメモリｂから出力されたデータがアドレ
スメモリａに入力され、アドレスメモリの書込みアドレ
スは順番に行い読み出しアドレスは一定の規則に従って
行われ、ｉ番目に読出すアドレスメモリのアドレスをＡ
ｉとするとＡｉ＝ｆ（ｉ）なる関数で変換されるアドレ
ス変換手段と、任意の整数ｎに対して第ｎページ目の画
像データを画像メモリに記録する際に、画像メモリに記
録されている第ｎ−１ページ目の画像データで既に出力
された画像データのアドレスに第ｎページ目の画像デー
タを入力する画像データ入力手段と、アドレスメモリａ
からの出力とアドレスメモリｂからの出力を一定時間毎
に切り換える切り換え手段と、画像メモリに画像データ
の書込みを行う時間まで画像メモリのアドレスを出力す
るタイミングを遅延する遅延手段と、画像メモリの下位
アドレスを生成し上位アドレスと共に出力し画像メモリ
の読み出しを制御する出力アドレス生成手段と、画像メ
モリの下位アドレスを生成し遅延手段からの上位アドレ
スと共に出力し画像メモリの書込みを制御する入力アド
レス生成手段と、出力アドレス生成手段によって得られ
た画像メモリに記録されている画像データを出力する画
像データ出力手段とを備えたものである。
に本発明は、１フィールドまたは複数のフィールドを１
ページとする場合に、入力される動画像データを各ペー
ジ毎に１ページ分の画像メモリに記録してからブロック
単位で並べ換えて出力し、一定時間後に次の画像データ
を画像メモリに書込み、１ページの画像データをｍ個の
大ブロックに分割し、大ブロック毎に並べ換える第１並
べ換え手段と、大ブロック内で並べ換える第２並べ換え
手段とを備え、第１並べ換え手段で画像メモリの上位ア
ドレスを制御し、第２並べ換え手段で画像メモリの下位
アドレスを制御し、１ページ分の画像メモリとｍ個の大
ブロックに対する画像メモリの上位アドレスを記録する
アドレスメモリａとアドレスメモリｂを備え、アドレス
メモリａとアドレスメモリｂのデータはお互い襷掛けに
接続されておりアドレスメモリａから出力されたデータ
（画像メモリの上位アドレス）がアドレスメモリｂに入
力されアドレスメモリｂから出力されたデータがアドレ
スメモリａに入力され、アドレスメモリの書込みアドレ
スは順番に行い読み出しアドレスは一定の規則に従って
行われ、ｉ番目に読出すアドレスメモリのアドレスをＡ
ｉとするとＡｉ＝ｆ（ｉ）なる関数で変換されるアドレ
ス変換手段と、任意の整数ｎに対して第ｎページ目の画
像データを画像メモリに記録する際に、画像メモリに記
録されている第ｎ−１ページ目の画像データで既に出力
された画像データのアドレスに第ｎページ目の画像デー
タを入力する画像データ入力手段と、アドレスメモリａ
からの出力とアドレスメモリｂからの出力を一定時間毎
に切り換える切り換え手段と、画像メモリに画像データ
の書込みを行う時間まで画像メモリのアドレスを出力す
るタイミングを遅延する遅延手段と、画像メモリの下位
アドレスを生成し上位アドレスと共に出力し画像メモリ
の読み出しを制御する出力アドレス生成手段と、画像メ
モリの下位アドレスを生成し遅延手段からの上位アドレ
スと共に出力し画像メモリの書込みを制御する入力アド
レス生成手段と、出力アドレス生成手段によって得られ
た画像メモリに記録されている画像データを出力する画
像データ出力手段とを備えたものである。
【０００８】
【作用】上記のような構成により本発明では、入力画像
データに対する画像メモリのアドレスを既に出力された
画像データの記憶してあった画像メモリのアドレスに割
当てる。これによって１ページの並べ換えを１ページ分
の画像メモリで実現できるため、従来例の１／２のメモ
リ量で動画像の並べ換えが可能になる。また各ページの
入出力アドレスはアドレスメモリに記憶された前ページ
の画像メモリのアドレスを用いて簡単に生成できる。こ
れによって比較的簡単な制御で回路規模や消費電力を大
幅に減少させることが可能になる。
データに対する画像メモリのアドレスを既に出力された
画像データの記憶してあった画像メモリのアドレスに割
当てる。これによって１ページの並べ換えを１ページ分
の画像メモリで実現できるため、従来例の１／２のメモ
リ量で動画像の並べ換えが可能になる。また各ページの
入出力アドレスはアドレスメモリに記憶された前ページ
の画像メモリのアドレスを用いて簡単に生成できる。こ
れによって比較的簡単な制御で回路規模や消費電力を大
幅に減少させることが可能になる。
【０００９】
【実施例】以下、本発明の一実施例について説明する。
【００１０】図１は、本実施例を示すブロック図であ
る。図１において、１は画像入力部、２は１ページ分の
画像メモリ、３は画像出力部、４は入力アドレス生成
部、５は出力アドレス生成部、６は遅延回路、７は切り
換えスイッチ、８はアドレスメモリ、９はアドレスメモ
リ、１０はアドレス変換部である。画像メモリ２に記録
されている第ｎ−１ページ目の画像データは、アドレス
変換部１０によって生成されるアドレスが示すアドレス
メモリ８またはアドレスメモリ９のデータ（画像メモリ
２の上位アドレス）と出力アドレス生成部５で生成され
る下位アドレスが示す画像メモリ２の画像データを画像
出力部３から出力する。また画像メモリ２の画像データ
が出力された一定時間後、その同一アドレスに対して画
像入力部１から第ｎページ目の画像データを入力する。
またアドレスメモリ８から出力されたデータはアドレス
メモリ９に入力される。もしくはアドレスメモリ９から
出力されたデータはアドレスメモリ８に入力される。こ
の動作はページ毎に切り換る。
る。図１において、１は画像入力部、２は１ページ分の
画像メモリ、３は画像出力部、４は入力アドレス生成
部、５は出力アドレス生成部、６は遅延回路、７は切り
換えスイッチ、８はアドレスメモリ、９はアドレスメモ
リ、１０はアドレス変換部である。画像メモリ２に記録
されている第ｎ−１ページ目の画像データは、アドレス
変換部１０によって生成されるアドレスが示すアドレス
メモリ８またはアドレスメモリ９のデータ（画像メモリ
２の上位アドレス）と出力アドレス生成部５で生成され
る下位アドレスが示す画像メモリ２の画像データを画像
出力部３から出力する。また画像メモリ２の画像データ
が出力された一定時間後、その同一アドレスに対して画
像入力部１から第ｎページ目の画像データを入力する。
またアドレスメモリ８から出力されたデータはアドレス
メモリ９に入力される。もしくはアドレスメモリ９から
出力されたデータはアドレスメモリ８に入力される。こ
の動作はページ毎に切り換る。
【００１１】次に図１のブロック図の動作を具体的に説
明する。説明を簡単にするため、この並べ換え装置に入
力される画像データは１フィールドが水平８画素、垂直
４ラインからなり、図２に示すように２フィールドの画
像データを集めて６４画素のブロックに並べ換えるもの
とする。従って第ｎ−１ページ目の入力される順番とア
ドレスメモリの入力アドレスと画像メモリ２の入力アド
レス（アドレスメモリの出力データ）と画像データの入
力番号と第ｎ−１ページ目の出力される順番とアドレス
メモリの出力アドレスと画像メモリ２の出力アドレス
（アドレスメモリの出力データ）と画像データの出力番
号は（表１）のように表わされ、第ｎページ目の状態は
（表２）のように表わされる。
明する。説明を簡単にするため、この並べ換え装置に入
力される画像データは１フィールドが水平８画素、垂直
４ラインからなり、図２に示すように２フィールドの画
像データを集めて６４画素のブロックに並べ換えるもの
とする。従って第ｎ−１ページ目の入力される順番とア
ドレスメモリの入力アドレスと画像メモリ２の入力アド
レス（アドレスメモリの出力データ）と画像データの入
力番号と第ｎ−１ページ目の出力される順番とアドレス
メモリの出力アドレスと画像メモリ２の出力アドレス
（アドレスメモリの出力データ）と画像データの出力番
号は（表１）のように表わされ、第ｎページ目の状態は
（表２）のように表わされる。
【００１２】
【表１】
【００１３】
【表２】
【００１４】この（表１）、（表２）に示す順番で入出
力順番を制御すると２フィールドからなる６４画素のブ
ロックが構成できる。つまり画像メモリ２に対するある
ページの入力番号と出力番号の関係が常に同じになるよ
うにすればよい。（表１）と（表２）よりアドレスメモ
リの入力アドレスと出力アドレスは各ページ毎に同じで
そのアドレスメモリの出力データである画像メモリ２の
入力アドレスと出力アドレスだけが変化していく。アド
レスメモリ８とアドレスメモリ９の出力データはお互い
襷掛けに接続されており、各々のアドレスメモリはペー
ジ毎に切り換られ、たとえば（表１）をアドレスメモリ
８の動作とすれば（表１）のアドレスメモリの出力デー
タ（画像メモリ２の出力アドレス）はアドレスメモリ９
の動作である（表２）の入力データ（画像メモリ２の入
力アドレス）になる。あるページのｉ番目のアドレスメ
モリ８の入力アドレスがｉであるとき、そのページのｉ
番目に出力されるアドレスメモリ８の出力アドレスＡｉ
は以下の関数ｆで表わされる。
力順番を制御すると２フィールドからなる６４画素のブ
ロックが構成できる。つまり画像メモリ２に対するある
ページの入力番号と出力番号の関係が常に同じになるよ
うにすればよい。（表１）と（表２）よりアドレスメモ
リの入力アドレスと出力アドレスは各ページ毎に同じで
そのアドレスメモリの出力データである画像メモリ２の
入力アドレスと出力アドレスだけが変化していく。アド
レスメモリ８とアドレスメモリ９の出力データはお互い
襷掛けに接続されており、各々のアドレスメモリはペー
ジ毎に切り換られ、たとえば（表１）をアドレスメモリ
８の動作とすれば（表１）のアドレスメモリの出力デー
タ（画像メモリ２の出力アドレス）はアドレスメモリ９
の動作である（表２）の入力データ（画像メモリ２の入
力アドレス）になる。あるページのｉ番目のアドレスメ
モリ８の入力アドレスがｉであるとき、そのページのｉ
番目に出力されるアドレスメモリ８の出力アドレスＡｉ
は以下の関数ｆで表わされる。
【００１５】Ａｉ＝ｆ（ｉ）＝４×ｉ−ｐ×７ ただしｐは、Ａｉが負の数にならない最大の整数とす
る。図１のアドレス変換部１０はこの関数ｆを用いて、
アドレスメモリの出力アドレスを生成しアドレスメモリ
を制御することにより画像メモリ２の上位の入出力アド
レスを生成する。まず第１番目のページでは入力アドレ
ス生成部４で生成した初期アドレスを使用して画像デー
タを画像メモリ２に書込み、前記初期アドレスをアドレ
スメモリａ８に書込む。書込み終了後第２番目のページ
の画像データが画像メモリ２に入力される前に先行して
第１番目のページの画像データの読み出しを行うため、
アドレスメモリ８からのデータは読み出し切り換えスイ
ッチ７を通り、一方は出力アドレス生成部５に入力さ
れ、ここで生成された画像メモリ２の下位アドレスと切
り換えスイッチ７から出力された画像メモリ２の上位ア
ドレスで示される画像メモリ２に記憶した画像データを
読出す。
る。図１のアドレス変換部１０はこの関数ｆを用いて、
アドレスメモリの出力アドレスを生成しアドレスメモリ
を制御することにより画像メモリ２の上位の入出力アド
レスを生成する。まず第１番目のページでは入力アドレ
ス生成部４で生成した初期アドレスを使用して画像デー
タを画像メモリ２に書込み、前記初期アドレスをアドレ
スメモリａ８に書込む。書込み終了後第２番目のページ
の画像データが画像メモリ２に入力される前に先行して
第１番目のページの画像データの読み出しを行うため、
アドレスメモリ８からのデータは読み出し切り換えスイ
ッチ７を通り、一方は出力アドレス生成部５に入力さ
れ、ここで生成された画像メモリ２の下位アドレスと切
り換えスイッチ７から出力された画像メモリ２の上位ア
ドレスで示される画像メモリ２に記憶した画像データを
読出す。
【００１６】またアドレスメモリ８から読出されたデー
タはアドレスメモリ９に書込まれる。もう一方は遅延回
路６に入力され、画像メモリ２に第２ページ目の画像デ
ータを書込むときに入力アドレス生成部４に上位アドレ
スを出力し、ここで生成した画像メモリ２の下位アドレ
スと共に画像メモリ２を制御して第２番目のページの画
像データを書込む。書込み終了後第３番目のページの画
像データが画像メモリ２に入力される前に先行して第２
ページ目の画像データの読み出しを行うため、アドレス
メモリ９からのデータは読み出し切り換えスイッチ７を
通り、一方は出力アドレス生成部５に入力され、ここで
生成された画像メモリ２の下位アドレスと切り換えスイ
ッチ７から出力された画像メモリ２の上位アドレスで示
される画像メモリ２に記憶した画像データを読出す。
タはアドレスメモリ９に書込まれる。もう一方は遅延回
路６に入力され、画像メモリ２に第２ページ目の画像デ
ータを書込むときに入力アドレス生成部４に上位アドレ
スを出力し、ここで生成した画像メモリ２の下位アドレ
スと共に画像メモリ２を制御して第２番目のページの画
像データを書込む。書込み終了後第３番目のページの画
像データが画像メモリ２に入力される前に先行して第２
ページ目の画像データの読み出しを行うため、アドレス
メモリ９からのデータは読み出し切り換えスイッチ７を
通り、一方は出力アドレス生成部５に入力され、ここで
生成された画像メモリ２の下位アドレスと切り換えスイ
ッチ７から出力された画像メモリ２の上位アドレスで示
される画像メモリ２に記憶した画像データを読出す。
【００１７】またアドレスメモリ９から読み出されたデ
ータはアドレスメモリ８に書込まれる。もう一方は遅延
回路６に入力され、画像メモリ２に第３ページ目の画像
データを書込むときに入力アドレス生成部４に上位アド
レスを出力し、ここで生成した画像メモリ２の下位アド
レスと共に画像メモリ２を制御して第３番目のページの
画像データを書込む。以下この動作が繰返される。
ータはアドレスメモリ８に書込まれる。もう一方は遅延
回路６に入力され、画像メモリ２に第３ページ目の画像
データを書込むときに入力アドレス生成部４に上位アド
レスを出力し、ここで生成した画像メモリ２の下位アド
レスと共に画像メモリ２を制御して第３番目のページの
画像データを書込む。以下この動作が繰返される。
【００１８】
【発明の効果】上記のような構成により本発明では、入
力画像データに対するアドレスを既に出力された画像デ
ータのアドレスに割当てる。これによって１ページの並
べ換えを１ページ分の画像メモリで実現できるため、従
来の１／２のメモリ量で動画像の並べ換えが可能にな
る。また各ページの入出力アドレスはアドレスメモリに
記録された前ページのアドレスを用いて簡単に生成でき
る。これによって比較的簡単な制御で回路規模や消費電
力を大幅に減少させることが可能になる。
力画像データに対するアドレスを既に出力された画像デ
ータのアドレスに割当てる。これによって１ページの並
べ換えを１ページ分の画像メモリで実現できるため、従
来の１／２のメモリ量で動画像の並べ換えが可能にな
る。また各ページの入出力アドレスはアドレスメモリに
記録された前ページのアドレスを用いて簡単に生成でき
る。これによって比較的簡単な制御で回路規模や消費電
力を大幅に減少させることが可能になる。
【図１】本発明の一実施例のデータ並べ換え装置の構成
を示すブロック図
を示すブロック図
【図２】従来のブロック化の構成を示す模式図
【図３】従来のデータ並べ換え装置を示すブロック図
１ 画像入力部 ２ 画像メモリ ３ 画像出力部 ４ 入力アドレス生成部 ５ 出力アドレス生成部 ６ 遅延回路 ７ 切り換えスイッチ ８ アドレスメモリ ９ アドレスメモリ １０ アドレス変換部
Claims (1)
- 【請求項１】１フィールドまたは複数のフィールドを１
ページとする場合に、入力される動画像データを前記各
ページ毎に１ページ分の画像メモリに記録してからブロ
ック単位で並べ換えて出力し、一定時間後に次の画像デ
ータを前記画像メモリに書込み、前記１ページの画像デ
ータをｍ個の大ブロックに分割して前記大ブロック毎に
並べ換える第１並べ換え手段と、前記大ブロック内で並
べ換える第２並べ換え手段とを備え、前記第１並べ換え
手段で前記画像メモリの上位アドレスを制御し、前記第
２並べ換え手段で前記画像メモリの下位アドレスを制御
し、前記１ページ分の画像メモリと前記ｍ個の大ブロッ
クに対する画像メモリの上位アドレスを記録するアドレ
スメモリａとアドレスメモリｂとを備え、前記アドレス
メモリａと前記アドレスメモリｂのデータはお互い襷掛
けに接続されており前記アドレスメモリａから出力され
たデータ（前記画像メモリの上位アドレス）が前記アド
レスメモリｂに入力され前記アドレスメモリｂから出力
されたデータが前記アドレスメモリａに入力され、アド
レスメモリの書込みアドレスは順番に行い読み出しアド
レスは一定の規則に従って行われ、ｉ番目に読出すアド
レスメモリのアドレスをＡｉとするとＡｉ＝ｆ（ｉ）な
る関数で変換されるアドレス変換手段と、任意の整数ｎ
に対して第ｎページ目の画像データを前記画像メモリに
記録する際に、前記画像メモリに記録されている第ｎ−
１ページ目の画像データで既に出力された画像データの
アドレスに前記第ｎページ目の画像データを入力する画
像データ入力手段と、前記アドレスメモリａからの出力
と前記アドレスメモリｂからの出力を一定時間毎に切り
換える切り換え手段と、前記画像メモリに画像データの
書込みを行う時間まで前記画像メモリのアドレスを出力
するタイミングを遅延する遅延手段と、画像メモリの下
位アドレスを生成し上位アドレスと共に出力し画像メモ
リの読み出しを制御する出力アドレス生成手段と、前記
画像メモリの下位アドレスを生成し遅延手段からの上位
アドレスと共に出力し画像メモリの書込みを制御する入
力アドレス生成手段と、前記出力アドレス生成手段によ
って得られた画像メモリに記録されている画像データを
出力する画像データ出力手段とを備えた事を特徴とする
データ並べ換え装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27692792A JP2906869B2 (ja) | 1992-10-15 | 1992-10-15 | データ並べ換え装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27692792A JP2906869B2 (ja) | 1992-10-15 | 1992-10-15 | データ並べ換え装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06133291A JPH06133291A (ja) | 1994-05-13 |
| JP2906869B2 true JP2906869B2 (ja) | 1999-06-21 |
Family
ID=17576344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27692792A Expired - Fee Related JP2906869B2 (ja) | 1992-10-15 | 1992-10-15 | データ並べ換え装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2906869B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007271988A (ja) * | 2006-03-31 | 2007-10-18 | Topcon Corp | 画像データ処理方法、画像データ処理装置、画像表示方法、画像表示装置、コンピュータプログラム、荷電粒子ビーム装置、データ処理方法、データ処理装置 |
-
1992
- 1992-10-15 JP JP27692792A patent/JP2906869B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007271988A (ja) * | 2006-03-31 | 2007-10-18 | Topcon Corp | 画像データ処理方法、画像データ処理装置、画像表示方法、画像表示装置、コンピュータプログラム、荷電粒子ビーム装置、データ処理方法、データ処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06133291A (ja) | 1994-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940011603B1 (ko) | 데이터 셔플링장치 | |
| US6557086B1 (en) | Memory write and read control | |
| JP2906869B2 (ja) | データ並べ換え装置 | |
| JP2738136B2 (ja) | ブロック化装置 | |
| JP3052628B2 (ja) | デジタル信号処理回路 | |
| JP2553777B2 (ja) | データ並べ替え装置 | |
| KR970057943A (ko) | 동영상 부호화장치에 있어서 신호처리방법 및 회로 | |
| JP3146772B2 (ja) | デジタル信号処理回路 | |
| JP3291070B2 (ja) | データ転置装置 | |
| JPH0479616A (ja) | データ並べ替え装置 | |
| JP2573700B2 (ja) | 画像記録および再生装置 | |
| JP2573701B2 (ja) | 画像記録および再生装置 | |
| JP3081665B2 (ja) | フレームメモリ装置 | |
| JP2943659B2 (ja) | ディジタル信号記録再生装置 | |
| JPS6250791A (ja) | ダイナミツク型半導体メモリ装置 | |
| JPH09251545A (ja) | 画像処理装置 | |
| JPH0563959A (ja) | 画像処理方法および装置 | |
| JP3427586B2 (ja) | データ処理装置及び記憶装置 | |
| JPS60162287A (ja) | 画像メモリのアクセス処理装置 | |
| JPH09130592A (ja) | 画像処理装置 | |
| JPH05207264A (ja) | 縦横変換用画像メモリ装置 | |
| JPS63300289A (ja) | 画像メモリ装置 | |
| JPH08147269A (ja) | 直交変換装置 | |
| JPS63137376A (ja) | 高速回転回路 | |
| JPH0131830B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |