JPH0828792B2

JPH0828792B2 - 画像読取り装置

Info

Publication number: JPH0828792B2
Application number: JP62192293A
Authority: JP
Inventors: 浩杉田; 敏伊藤
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1987-07-31
Filing date: 1987-07-31
Publication date: 1996-03-21
Anticipated expiration: 2011-03-21
Also published as: JPS6436260A

Description

【発明の詳細な説明】（産業上の利用分野）この発明は画像読取り装置に関し、特にCCDチップを
複数個千鳥状に並べた密着型イメージセンサにおいて、
その副走査方向の拡大または縮小を任意に行うことが出
来るようにした画像読取り装置に関する。

（従来の技術）従来の画像読取り装置の一例を、以下に説明する。第
５図はCCDチップを複数個千鳥状に並べた密着型イメー
ジセンサの概念図をしめす。図示の例では、４個のCCD
チップが千鳥状に並べられており、第１列目のCCD1とCC
D3と第２列目のCCD2とCCD4との間は、４ライン分の間隔
が設けられている。したがって、該密着型イメージセン
サを用いて画像の読取りを行う時には、第１列目のCCD1
とCCD3で読取った情報を４ライン分遅延して、第２列目
のCCD2とCCD4で読取った情報と整合させることが必要と
なる。

第６図は前記遅延を達成するための構成を有するCCD
チップの構成図、第７図は該CCDチップを駆動するため
に供給される信号のタイミングチャートを示す。

CCDチップは第６図から明らかなように、フォトダイ
オードアレイからなる感光部と、障壁電極と、蓄積電極
と、７段のラインシフトゲート１〜７と、シフトゲート
と、転送部である水平CCDレジスタと、前記障壁電極と
蓄積電極とに駆動信号を与える駆動信号発生回路と、前
記７段のラインシフトゲート１〜７、シフトゲート、水
平CCDレジスタ等に接続された駆動信号供給用端子と、
イメージ信号取出し用の端子等から構成されている。

次に、第７図を参照して前記の構成を有する従来の画
像読取り装置の動作を説明する。なお、同図（１）は第
１列目のCCD1とCCD3に印加される信号のタイミングチャ
ート、同図（２）は第２列目のCCD2とCCD4に印加される
信号のタイミングチャートを示す。

いま、時刻t0において、CCD1とCCD3のラインシフトゲ
ート１にφv1の駆動信号が印加されると、該ラインシフ
トゲート１に保持されていたイメージデータＩ・Ｄは次
のラインシフトゲート２に転送される。次いで、ライン
シフトゲート２にφv2の駆動信号が印加されると、前記
イメージデータＩ・Ｄは次のラインシフトゲート３に転
送される。同様に、ラインシフトゲート３にφv3の駆動
信号が印加されると、前記イメージデータＩ・Ｄは次の
ラインシフトゲート４に転送される。

該ラインシフトゲート３にφv3の駆動信号を印加した
後は、次の１ライン読取り時間（＝光信号蓄積時間）Ｔ
の始点であるt1時間の後に、ラインシフトゲート４にφ
v4の駆動信号が印加される。これによって、該ラインシ
フトゲート４に保持されていた前記イメージデータＩ・
Ｄはラインシフトゲート５に転送される。次に、さらに
次の１ライン読取り時間後の始点であるt2時間の後に、
ラインシフトゲート５にφv5の駆動信号が印加される。
このため、該ラインシフトゲート５に保持されていた前
記イメージデータはラインシフトゲート６に転送され
る。さらに、次の１ライン読取り時間終了の直前にライ
ンシフトゲート６にφv6の駆動信号が印加されるので、
前記イメージデータはラインシフトゲート７に転送され
る。

次の１ライン読取り時間後のt3時間（図示されていな
い）の後には、ラインシフトゲート７にφv7の駆動信号
が印加される。これによって、前記イメージデータはシ
フトゲートに転送される。さらに次の１ライン読取り時
間後のt4時間（図示されていない）の後には、前記イメ
ージデータは該シフトゲートから水平CCDシフトレジス
タに転送され、該水平CCDシフトレジスタから読出され
る。

以上のように、第１列目のCCD1とCCD3によって読取ら
れたイメージデータは、４ライン分遅延されて水平CCD
シフトレジスタから読出される。

一方、第２列目のCCD2とCCD4によって読取られたイメ
ージデータは、第７図から明らかなように、遅延を受け
ずに水平CCDシフトレジスタから読出される。

したがって、前記第５図に示されている密着型イメー
ジセンサから、連続した１ラインの原稿情報を読取るこ
とができる。

（発明が解決しようとする問題点）さて、前記のような密着型イメージセンサを用いて拡
大、または縮小を行う時には、主走査方向の拡大または
縮小は読取られた画素を重複させて挿入したりまたは間
引いたりして行われるが、副走査方向についてはその走
査速度を変えて行っている。

このように、読取り画像を拡大または縮小する場合
は、副走査方向の走査速度を変えることが行われるが、
この場合第１列目のCCDと第２列目のCCDとの読取り位置
のずれ量は４ラインでなくなり、従来の前記第７図に示
した駆動信号では副走査方向の拡大または縮小画像デー
タを得ることが出来ないという問題があった。

本発明の目的は、前記した従来技術の問題点を除去
し、任意の縮倍率に対応した適正な遅延時間を第１列目
のCCDに付与することのできる画像読取り装置を提供す
ることにある。

（問題点を解決するための手段および作用）本発明は、前記目的を達成するために、設定された縮
倍率に対応した適正な遅延時間を１ライン読取り時間Ｔ
を単位として求める手段と、該遅延時間の整数部と小数
部とから第１列目のCCDに印加する読取りデータシフト
のための駆動信号を生成する手段とを具備した点に特徴
がある。

上記の構成において、該遅延時間の小数部から遅延時
間の端数を求め、該CCDの第１番目の駆動信号の発生の
タイミングを決定する。一方、該遅延時間の整数部から
１ライン単位の遅延時間を求め、これにより該CCDの第
２〜ｎ（ｎは整数）番目の駆動信号の発生のタイミング
を決定する。

以上の動作により、副走査方向の拡縮時に、副走査の
速度を変えても、読取り位置のずれを正確に補正でき
る。

（実施例）以下に、図面を参照して、本発明を説明する。まず、
本発明の原理を説明する。

本発明の画像読取り装置は第５図に示されいるような
複数個の千鳥状に配置されたCCDチップからなる密着型
イメージセンサを含んでいるとする。該密着型イメージ
センサのCCDチップの副走査方向の位置ずれが250μｍ、
１ライン読取り時間（＝光信号蓄積時間）がＴ秒、等倍
時の副走査方向の走査速度がVmm/秒、副走査方向の倍率
をＭ倍とすると、該倍率Ｍの時の副走査速度Ｖ′は次の
ようになる。

Ｖ′＝V/M（mm/秒）さて、等倍で読取っている時に、第１列目のCCDの読
取り情報を第２列目のそれに対して4T秒遅延させること
が必要であるとすると、倍率Ｍの時の遅延時間Ｔ′は次
のようになる。

250/V:4T＝250/（V/M）:T′ よって、Ｔ′＝4M・Ｔ（秒）となる。

例えば、50％縮小の時はＭ＝0.5となり、遅延時間
Ｔ′はＴ′＝2Tとなる。また、95％縮小のときはＭ＝0.
95となりＴ′＝3.8Tとなる。

そこで、本発明では、前者の場合（Ｍ＝0.5の場合）
は遅延時間Ｔ′が前記Ｔの倍数であるので、例えば第３
図のようにラインシフトゲート１〜７に印加する駆動パ
ルスφv1〜φv7の順序を変えることにより制御する。一
方、後者の場合（Ｍ＝0.95の場合）は遅延時間Ｔ′が前
記Ｔの倍数でないので、第４図のように第１列目のCCD1
およびCCD3のφv1を第２列目のCCD2および４のそれより
0.2Tだけ早めることにより達成する。なお、該第２列目
のCCD2および４に印加される駆動パルスは第７図と同じ
である。

以上が、本発明の原理である。

次に、本発明の一実施例を第１図を参照して説明す
る。図において、１は倍率設定手段であり、該倍率設定
手段１から所望の倍率がオペレータによって入力され
る。２は制御回路であり、通常はマイクロコンピュータ
によって構成されている。３はCCDクロックをカウント
するカウンタである。また、４は制御回路２から出力さ
れた数値データＮとカウンタ３のカウント値とを比較す
るコンパレータであり、前記駆動信号のφv1を出力する
タイミングを決定する。

5a〜5nは例えば論理回路構成のPAL（Programable log
ic array）からなるタイミング信号発生手段であり、該
PALの各々は前記カウンタ３の出力信号を入力として駆
動信号φv2〜φv7（例えば、第３図、第４図等のφv2〜
φv7）を、遅延時間の整数倍（例えば、第３図の場合は
２倍、第４図の場合は４倍）に対応して出力する。換言
すれば、前記PAL5a、5b、5c、……はそれぞれ遅延時間
の整数部が２、３、4,……の時の駆動信号φv2〜φv7を
生成する装置である。６はマイクロプレクサであり、制
御回路２から送られて来る選択信号Ｓにより、複数のPA
L5a〜5nの中から必要なものを選択する。この結果、該
マルチプレクサ６からは遅延時間の整数部に対応した駆
動信号φv2〜φv7が出力される。

次に、前記制御回路２の動作を第２図を参照して説明
する。

まず、倍率設定手段１から倍率Ｍの設定があったか否
かの判断が行われる（ステップS1）。倍率の設定がある
と、4T×Ｍの演算がなされ、その演算結果が１ライン読
取り時間Ｔを単位とする整数部M0と小数部M1に分割され
る。なお、４×Ｍの演算結果の小数部が0.5以上の時に
は、該整数部M0に１が加算され、小数部は１から前記小
数部を引いた値に負の符号を付けた値として求められる
（ステップS2）。

次に、前記整数部M0に基づいて生成された前記PAL5a
〜5nの選択信号Ｓが、制御回路３から出力される（ステ
ップS3）。これによって、前記駆動信号φv2〜φv7が得
られる。次いで、前記（小数部M1）×（１ライン分の走
査時間Ｔ）の演算が行われ、該演算結果をCCDのクロッ
クカウント数Ｎに変換する動作が行われる（ステップS
4）。

次に、前記小数部M1が正か負かの判断がなされ（ステ
ップS5）、正の時は該Ｎをコンパレータ４の比較値とし
て出力する（ステップS6）。一方、負の時には（１ライ
ンの画素数−Ｎ）をコンパレータ４の比較値として出力
する（ステップS7）。なお、該１ラインの画素数は前記
１ライン読取り時間Ｔの間に得られるCCDクロックの数
に等しい。

上記した制御回路２の動作をまとめると、設定倍率Ｍ
に４を掛けた値の整数部によってPAL5a〜5nの一つが選
択され、駆動信号φv2〜φv7が生成される。また、設定
倍率Ｍに４を掛けた値の小数部から駆動信号φv1の遅延
時間が決定されることとなる。

次に、本実施例の動作を前記原理の所で説明した縮倍
率が95％縮小の場合を例にして具体的に説明する。

第１図の倍率設定手段１から95％縮小の入力がある
と、制御回路２は第２図のフローチャートの動作をす
る。まず、次の演算が行われる。

4T×Ｍ＝4T×0.95 ＝3.8T ＝（４−0.2）Ｔそこで、整数部M0が４であるので、制御回路２は該整
数部４に対応する駆動信号φv2〜φv7を生成しているPA
Lを選択する信号Ｓをマルチプレクサ６に出力する。

また、該制御回路は（0.2×Ｔ）を前記CCDのクロック
カウント数Ｎに変換する。そして、該0.2の符号が正か
負かの判断行い、本例では負であるので（１ラインの画
素数−Ｎ）の演算をしてその結果をコンパレータ４に送
出する。

コンパレータ４はカウンタ３から送られてくるCCDク
ロックのカウント数が前記（１ラインの画素数−Ｎ）に
等しくなると、一致信号を出力する。この一致信号が出
力されたタイミングで前記駆動信号φv1が前記第１列目
のCCD1およびCCD3に入力される。一方、マルチプレクサ
６から選択された駆動信号φv2〜φv7も前記第１列目の
CCD1および３に入力される。

この結果、前記第１列目のCCD1および３に印加される
駆動信号φv1〜φv7のタイミングは前記第４図のように
なり、副走査方向を95％に縮小することができる。

なお、前記実施例では、本発明をコンパレータとPAL
を用いて実現したが、本発明はこれに限定されず、他の
手段によっても実現できることは勿論である。

また、第２列目のCCDに印加する駆動信号は従来と同
様のパターン、すなわち前記第７図（２）のパターンを
用いることができることは明らかである。

（発明の効果）以上の説明から明らかなように、本発明によれば、CC
Dチップが千鳥状に並んだ密着型イメージセンサの副走
査方向の拡大、縮小を、簡単な手段により実現できる効
果がある。また、副走査方向の拡縮時に、副走査の速度
を変えても、読取り位置のずれを正確に補正できる効果
がある。

【図面の簡単な説明】

第１図は本発明の一実施例の主要部のブロック図、第２
図は第１図の制御回路の動作を示すフローチャート、第
３図は50％縮小時の第１図の出力波形を示す図、第４図
は95％縮小時の第１図の出力波形を示す図、第５図は本
発明に使用される感光部の概念図、第６図はCCDチップ
の構成を示す図、第７図は従来の等倍時の駆動信号のタ
イミングチャートである。１…倍率設定手段、２…制御回路、３…カウンタ、４…
コンパレータ、5a〜5n…PAL、６…マルチプレクサ、

Claims

【特許請求の範囲】

【請求項１】CCDチップを千鳥状に配置した密着型イメ
ージセンサを用いた画像読取り装置において、倍率設定
手段と、設定された倍率と該密着型イメージセンサの等
倍時の遅延時間から該倍率に対する遅延時間を求める手
段と、これを１ライン読取り時間Ｔを単位とする整数部
と小数部に分け、小数部から前記CCDチップの第１の駆
動信号の発生のタイミングを決定する手段と、整数部か
ら前記CCDチップの第２〜ｎ（ただし、ｎは整数）の駆
動信号の発生のタイミングを決定する手段とを具備し、
該CCDチップの駆動信号を縮倍率に対応させて制御する
ようにしたことを特徴とする画像読取り装置。